減少開關電容網(wǎng)絡中非線性反沖的影響的制作方法
【專利摘要】涉及到具有可切換地連接到輸入信號的開關電容網(wǎng)絡的電路的方法和裝置。注入隨機確定抖動量到具有可切換地連接到輸入信號的開關電容網(wǎng)絡的電路。注入抖動后，確定至少一個相關值。相關值表明注入抖動和電路輸出之間的相關程度。減少在開關電容網(wǎng)絡重新連接到輸入信號時由于一定量的電荷反沖到電路引起的失真。減少作為至少一個相關值的函數(shù)來計算。
【專利說明】減少開關電容網(wǎng)絡中非線性反沖的影響
[0001]相關申請交叉引用
[0002]本專利申請根據(jù)美國專利法案35USC§ 119(e)，要求2011年11月14日提交的美國臨時專利申請第61/559，345號的利益，其內容在此通過引用將其整體并入本文。
【背景技術】
[0003]在開關電容網(wǎng)絡中，一個或多個電容在不同信號之間進行切換。在模擬-數(shù)字轉換器(ADC)中，一組電容在采樣級可通過輸入信號源進行充電，然后在保持(放大)級切換連接到參考電壓源。在下一個采樣級，當電容往回切換到輸入信號源，存儲在電容中的剩余電荷可以疊加到在該采樣級輸入信號源的值。在該采樣級結束時，一部分的“反沖”可以由輸入網(wǎng)絡進行采樣，這可能導致該采樣信號的失真、記憶效應和性能退化。由于注入回ADC的電荷量不是輸入值的線性函數(shù)，該反沖是非線性的。因此，只用輸入值(例如，通過測量輸入值)來校正該反沖是不可能的。
[0004]下面將結合圖1-圖3中列舉的常規(guī)的ADC的一部分對非線性反沖的問題進行解釋，其中一個輸入電壓與一組參考電壓進行比較并生成一個數(shù)字輸出。圖1示出一個傳統(tǒng)的多級流水線ADC的方框圖。三級100、110、120依次連接使得一級的輸出可以作為下一級的輸入。為便于說明，僅展示前兩級和最后(第N個)一級。然而，可以這種方式連接任何數(shù)目的級。第一級100連接到模擬輸入電壓Vin，其包括一個ADClO(又名“閃存”)和一個倍增數(shù)字-模擬轉換器(MDAC) 50。該MDAC50包括數(shù)字-模擬轉換器(DAC) 20和放大器30。Vin輸入到ADClO生成DAC20的數(shù)字輸入，然后反過來將ADClO的數(shù)字輸出轉換成模擬信號。然后從Vin中減去DAC20的模擬輸出并將結果輸入到放大器30以生成模擬輸出電壓Vo以輸入到下一級，即級110。級100、110、120可以包括類似的元件，即一個級的模擬輸出輸入到下一級以完成對Vin的模擬-數(shù)字轉換。然而，最后一級，即級120中，可以不包括DAC和放大器，因為ADC的最終輸出是一個可以被生成的數(shù)字信號，例如，直接從ADClO的輸出生成。
[0005]圖2示出一個ADClO的方框圖。Vin通過一組比較器12與取值范圍為7/16*VFS和-7/16*VFS的參考電壓的各個組并行地進行比較，其中VFS是級100的滿量程電壓。每個比較器12的輸出形成ADClO的數(shù)字輸出信號FL的各個位，一共8個位FLO到FL7，它們共同形成一個測溫代碼。然而，在其它實施例中輸出的位數(shù)可以有所不同。在一個實例中，當Vin值為Vl時，F(xiàn)L是00001111，最左邊的位是最有效的，即與圖2中的FL7對應。繼續(xù)這個示例，當Vin值為V2時，F(xiàn)L是00111111。
[0006]圖3是級100的示意圖。盡管在圖1中顯示為一個單線線路，Vin實際上可以作為差分輸入輸入到ADC10，該差分輸入的形式是一對量級相等、極性相反的互補的電壓Vin+/Vin-0 Vin+和Vin-可切換地連接到并行的8個電容8C的各個組(在不同的實施例甚至兩個不同的級中，電容的實際數(shù)目可能有所不同)。在參考共模標準的周圍，電容8C也可切換地連接到量級相等、極性相反的互補的正負參考電壓Vref+和Vref-。該級100的操作如下:在采樣級，Vin+和Vin-連接到所有8個單獨的電容8C的第一終端，放大器30被重置，該電容8C的第二終端被短接在一起并連到共模電壓VCM。在保持級，Vin+和Vin-從電容SC斷開，放大器被激活，如下面所解釋的一樣，根據(jù)Vin+和Vin-的采樣值，電容SC選擇性地連接到Vref+和Vref-。
[0007]通過選擇性地連接響應ADClO輸出的電容8C，DAC20可以將ADClO的數(shù)字輸出轉換成模擬信號。同時，也可以選擇電容8C的連接以反映從Vin到DAC輸出的減少，象征性地顯示為圖1中的求和節(jié)點17。在一個實例中，當Vin值為Vl時(即為了差分實現(xiàn)，Vin+減去Vin-等于VI)，八個電容8C的各組中的四個電容連接到Vref+，四個電容連接到Vref-。另一方面，當Vin值為V2時，該組電容8C中與Vin+關聯(lián)的6個電容連接到Vref+，兩個電容連接到Vref-。相對地，當V in等于V2時，該組電容8C中與Vin-關聯(lián)的6個電容連接到Vref-,兩個電容連接到Vref+。從這個例子中可以看出，當Vin等于Vl時,在下個采樣級電容8C重新連接到Vin+和Vin-，由于電容的貢獻相互抵消，零電荷轉回到輸入電路。然而，當Vin等于V2時，6C*Vref-2C*Vref的凈電荷，即4C*Vref轉回到輸入電路(即，反沖)。
[0008]根據(jù)采樣頻率和輸入源的特性，輸入源不能總是完全吸收反沖電荷。如果在下一個采樣被抽取時干擾不能被完全地吸收，通過將殘留電荷傳輸回ADC使得Vin失真。如先前所述的與DAC20相關的操作，殘留電荷量取決于ADClO的輸出，即之前由ADClO輸入的量化值。
[0009]減少反沖的一種已知方法是使用一個開關將電容8C —起縮短，以便在重新連接電容到輸入電路之前，盡可能多地釋放電荷。這種方法的缺點是減少了用于連接到Vin的時間，因此，獲得輸入信號更加困難。此外，控制開關在連接回輸入電路之前將采樣電容(電容8C)短路的控制信號的時序，難以精確控制。
[0010]減少反沖的另一種已知的方法是使用一組獨立的電容，從所使用的DAC采樣輸入，例如，除了采樣電容(電容8C)之外，還提供了一組專用的DAC電容。然而，這降低了MDAC放大器的反饋系數(shù)和并導致信號-噪聲比(SNR)下降。

【發(fā)明內容】

[0011]本發(fā)明的實施例提供一種用于減少由于一定量的電荷反沖到具有可切換地連接到輸入信號的開關電容網(wǎng)絡的電路引起的失真。
[0012]本發(fā)明的一個實施例提出了一種方法，其包括如下步驟:注入隨機確定抖動量到具有可切換地連接到輸入信號的開關電容網(wǎng)絡的電路，注入抖動后，在該開關電容網(wǎng)絡從輸入信號斷開時，確定至少一個表明注入抖動和電路輸出之間的相關程度的相關值。該方法進一步包括減少在開關電容網(wǎng)絡重新連接到輸入信號時由于一定量的電荷反沖到電路引起的失真。減少的量作為至少一個相關值的函數(shù)來計算。
[0013]本發(fā)明的一個實施例提出了一種裝置，其包括硬件配置、相關電路和校正電路。硬件配置注入隨機確定抖動量到具有可切換地連接到輸入信號的開關電容網(wǎng)絡的第一電路。相關電路在抖動注入后，在該開關電容網(wǎng)絡從輸入信號斷開時，確定至少一個表明注入抖動和電路輸出之間的相關程度的相關值。校正電路減少在開關電容網(wǎng)絡重新連接到輸入信號時由于一定量的電荷反沖到電路引起的失真。減少的量作為至少一個相關值的函數(shù)來計笪
ο【專利附圖】

【附圖說明】
[0014]圖1示出傳統(tǒng)的流水線ADC的方框圖。
[0015]圖2示出圖1中的ADC的ADC組件(閃存)的方框圖。
[0016]圖3示出圖1中的ADC的第一級的示意圖。
[0017]圖4示出本發(fā)明用于減少反沖的示例性系統(tǒng)。
[0018]圖5A示出圖1中使用抖動注入到DAC的一個示例性的反沖減少裝置的第一電路配置。
[0019]圖5B示出圖5A中的反沖減少布置的第二電路配置。
[0020]圖6A示出圖1中使用抖動注入到DAC的另一個示例性的反沖減少裝置的第一電
路配置。
[0021]圖6B示出圖6A中的反沖減少裝置的第二電路配置。
[0022]圖7示出使用抖動注入到DAC的減少反沖的示例性方法。
[0023]圖8示出將抖動作為模擬信號注入圖1中閃存的示例性布置。
[0024]圖9示出另一個將抖動作為模擬信號注入圖1中閃存的示例性布置。
[0025]圖10示出另一個將抖動作為數(shù)字信號注入圖1中閃存的示例性布置。
[0026]圖11示出另一個使用抖動注入到圖1中閃存的減少反沖的示例性方法。
【具體實施方式】
[0027]本發(fā)明涉及一種開關電容網(wǎng)絡中減少反沖和記憶的系統(tǒng)和方法。圖4示出了根據(jù)本發(fā)明的示例性系統(tǒng)150。該系統(tǒng)150包括上面描述中與圖1-圖3相關的三個級100、110、120，除反沖減少電路200外。電路200可包括隨機數(shù)值生成器210、相關電路230、存儲器240、延遲電路250和校正電路260。系統(tǒng)150進一步包括構造電路220。
[0028]隨機數(shù)值生成器210輸出隨機數(shù)字RN，其可能是使用，例如偽隨機算法，生成的數(shù)值。
[0029]構造電路220被配置為將來自每一個級的數(shù)字信號(D1、D2、D3)組合起來并形成一個表示Vin的數(shù)字版本的組合數(shù)字信號。D1、D2、D3可通過對ADClO的FL輸出編碼為任何二進制碼生成，其是測溫代碼。構造電路220的操作和執(zhí)行與流水線ADC中使用的傳統(tǒng)構造電路類似，這里將進行深入討論。
[0030]相關電路230配置為從構造電路220接收組合數(shù)字信號并將隨機數(shù)值RN關聯(lián)到整體的ADC輸出，即構造電路220的輸出。因此，相關電路230可接收一個作為額外輸入的RN值。其相關性可以使用任何統(tǒng)計上的相關技術來執(zhí)行。在一個實施例中，所使用的相關技術是最小均方(LMS)。采用LMS算法，相關電路230可以確定一個說明RN和ADC輸出之間的相關性程度的增益系數(shù)GC。GC然后輸出到校正電路260。
[0031]延遲電路250包括延遲元件，例如，緩沖級，用于延遲RN到相關電路230的傳輸，以允許構造電路220有足夠的時間以生成組合數(shù)字信號。
[0032]在另一個實施例中，相關電路230將RN關聯(lián)到M級至N級的組合數(shù)字輸出，其中M是從2到N的任意一個整數(shù)。盡管使用整個ADC輸出更可取，因為它是Vin最準確的表示(即到第一級100的輸入)，因此能最準確地表示反沖，同樣有可能在沒有組合來自所有級的數(shù)字信號時精確地計算GC，即僅使用M級到N級。[0033]校正電路260包括用于改造ADC輸出(構造電路220的輸出)的電路，以減少反沖。在一個實施例中，校正電路260可生成兩個校正值其為RN、GC和第一級100的ADClO輸出(即Dl)的函數(shù)，然后將校正值應用于構造電路220的輸出。例如，校正電路260可以作為一個數(shù)字減法器來執(zhí)行，從由構造電路220所生成的組合數(shù)字信號中減去校正值，從而生成最終的(校正的)ADC輸出。第一校正值對應于由注入的抖動(將校準電容CCa 150、55連接到基于RN的輸入)引起的反沖。第二校正值相當于來自先前采樣的輸入信號引起的反沖。
[0034]校正電路260包括存儲器240，用于將隨機數(shù)值RN和對應的GC值一起存儲在存儲器240中。在一個實施例中，存儲器240只儲存對應于最近的隨機數(shù)值和增益系數(shù)的單獨一個RN-GC對。然而，任何數(shù)目RN-GC對可被存儲用于在先前的輸入采樣和RN之前移除反沖誤差。
[0035]圖5A是示例性的反沖減少裝置的第一電路配置，在保持級應用于系統(tǒng)150中級100。參照Vin等于V2并且ADClO的輸出是00111111的例子，與Vin+關聯(lián)的6個電容6C連接到Vref+，與Vin+關聯(lián)的兩個電容2C連接到Vref-。同時，與Vin-關聯(lián)的六個電容6C連接到Vref-，與Vin-關聯(lián)的兩個電容2C連接到Vref+。由發(fā)生器210生成的隨機數(shù)值RN確定是否將第一電容CCa 150的第一端連接到Vref+或Vref-。例如，RN可為一位數(shù)值，CCal50在RN等于I時連接到Vref+，在RN等于O時連接到Vref-。RN中的位的數(shù)目在不同的實行中會變化。電容CCal50的第二端可連接到共模電壓VCM。電容CCal50與Vin+有關。一個互補結構可為Vin-提供，其包括依據(jù)RN值而相對連接到Vref+和Vref-的第二電容CCal55。也就是說，當CCal50連接到Vref-，CCal55則連接到Vref+，反之亦然。
[0036]圖5B表示在采樣級圖5A的布置。正如圖3中傳統(tǒng)ADC的情況，Vin+和Vin-連接到它們相應的一組電容8C的第一端，而電容8C的第二端連接到VCM，放大器60是在復位(即，輸出禁用)狀態(tài)。此外，Vin+和Vin-分別連接到CCa 150和CCa 155的第一端，以使先前存儲在每個電容50、55的電荷(即，+/-Vref*CCal)被施加到Vin+和Vin-。在這種方式下，隨機噪聲信號，被稱為抖動，被施加到第一級的DAC20。該抖動以與電容8C對反沖的貢獻相同的方式創(chuàng)建一個反沖。由于抖動的增益表示反沖一個傳輸函數(shù)，其進而表示電容8C的反沖，電容8C貢獻的反沖可由抖動的增益系數(shù)作為ADClO的輸出的函數(shù)基于逐個樣本來確定，其由圖4中的Dl表示。
[0037]圖6A示出了一個示例性的反沖減少裝置的備選的電路配置，在保持級應用于系統(tǒng)150中級100。圖6A的配置與圖5A類似，不同之處在于CCa 150,55的第二端分別連接到放大器60的相應輸入端，而不是VCM。CCal50、55由Vref+和Vref-充電+。
[0038]圖6B示出了圖6A的在采樣級布置。正如與圖5B中的配置，存儲在CCal50、55的電荷被施加到Vin。放大器60的輸入端在這段時間也被短路到VCM。
[0039]通過注入抖動到DAC的反沖校正。
[0040]現(xiàn)在將參照前面所討論的示例系統(tǒng)和設備來描述示例性的減少反沖的方法。然而，本方法也可以在其他系統(tǒng)和設備執(zhí)行，并且可以，例如，被應用到具有開關電容網(wǎng)絡的電路。
[0041]圖7示出了一個減少反沖的示例性方法300，其中，所述抖動被施加到DAC20。在步驟310中，隨機數(shù)值RN是由發(fā)生器210生成的。[0042]在步驟312中，電容CCal50、55在保持級連接到Vref+或Vref-中的任何一個。
[0043]在步驟314中，進入采樣級，因此CCal50、55從參考電壓斷開連接，而分別連接到Vin+ 和 Vin-o
[0044]在步驟316中，ADC的整體輸出從構造電路220獲得，并輸入到相關電路260以將ADC輸出關聯(lián)到來自先前樣本的隨機數(shù)值RN。采用LMS算法來執(zhí)行關聯(lián)，相關電路260生成增益系數(shù)GC。例如，關聯(lián)可按如下建立:
[0045]GCn+1 (k，k_l) = GCn (k，k_l) μ *Vdk_l* [Vdk_l*GCn (k，k~l) Vink] (I)
[0046]其中GC(k，k_l)是對應于由樣本k_l (即先前樣本)貢獻到樣本k(即當前樣本)的反沖的增益系數(shù)，μ為LMS的步長常數(shù)，Vdk-1等于前一個樣本(例如RNk-1)期間所施加的抖動，Vink是ADC目前的數(shù)字輸出(即構造電路220生成于步驟314的樣本的輸出)。GC的初始值可以被設置為零，或者備選的，為預先確定的最小值。
[0047]在上述等式(I)中，η可與k不同，取決于GC被更新的有多頻繁。例如，如果GC對每個樣本被計算一次，則η是始終等于k (假定η和k從相同的初始值例如零開始)。然而，如果GC被以一個與采樣速率不同的速率更新，那么η和k值將不同。
[0048]在步驟318中，增益系數(shù)GC和隨機數(shù)值RN被存儲在存儲器230中，用于下一個樣本的校正。應當指出的是，LMS算法可應用于比立即處理樣本更早的樣本。這當級100的采樣速率比較高的時候是有益的。在這種情況下，反沖來自于不同樣本的累積貢獻。相應的，存儲器230可以被配置為存儲多個GC-RN對和數(shù)字輸出(例如Dl)，每個對應于一個不同的樣本。采用舊樣本的關聯(lián)可按如下建立:
[0049]GCn+1 (k, k_a) = GCn (k，k_a) μ *Vdk_a* [Vdk_a*GCn Vink] (2)
[0050]其中GC(k，k-a)是對應于由樣本k_a貢獻到樣本k的反沖的增益系數(shù)，Vdk-a為施加于前“a”個樣本抖動。
[0051]隨著時間的推移，增益系數(shù)的GC趨向于收斂到一個基本恒定的值。因此，等式(2)的一個備選方案是從對應于更近的存儲效應的GC外推更早的GC，通過假定ADC和ADC的輸入源對輸入和校驗引入的反沖線性響應。例如，假設一個過阻尼輸入網(wǎng)絡，采用GC(k，k-l)和GC(k，k-2)的計算值，可以外推GC(k，k-3)的值。使用外推的GC(k，k-3)，連同存儲的Dlk-3和RNk-3，可執(zhí)彳T關聯(lián)。
[0052]在步驟320中，從抖動以及先前輸入生成的反沖貢獻被計算。貢獻中減去當前的ADC輸出。如果抖動是用圖5A和5B的方式注入。則他下面的等式適用:
[0053]KBl = RNk-1*GCn (k, k_I)
[0054]KB2 = GCn (k，k_I) *8C/CCa I*D Ik_I
[0055]其中KBl是先前注入抖動到當前ADC輸出的貢獻，KB2是先前樣本到當前ADC輸出的貢獻，RNk-1先前樣本所采用的隨機數(shù)，GCn (k，k-1)是基于先前樣本計算的增益系數(shù)，Dlk-1是對應于由ADClO從先前的樣本在級100所生成的Vin的數(shù)字值的數(shù)字數(shù)據(jù)。KBl和KB2可以由校正電路24從整個ADC輸出(構造電路220的輸出)減去。具體而言，構造電路220的輸出等于輸入信號(Vin)加KBl和KB2的數(shù)字值。因此，如果KBl和KB2相減，Vin的數(shù)字值可以作為最終的ADC輸出得到。以這種方式，反沖由通過電容50、55、8C傾入輸入網(wǎng)絡的電荷在數(shù)字域中除去。
[0056]由輸入和抖動計算的反沖貢獻將取決于抖動注入是如何實現(xiàn)的而不同。例如，如果抖動使用圖6A和6B所示的布置注入，以下等式適用:
[0057]Vd = RNk*CCa l/8C*Vref
[0058]KBl = GCn(k, k-1hRNk-^Vref
[0059]KB2 = GCn(k, k-1) ^Dl^^C/CCa l*Vref
[0060]在這種情況下，最終的ADC輸出可以通過從構造電路220的輸出減去Vd、KBl和KB2來獲得。Vd表現(xiàn)為附加項，因為在保持級CCal50、55的第二端子被連接到輸入端放大器60。
[0061]在替代實施例中，GCs可以基于非線性響應計算。在實踐中，電荷采樣回到下一個采樣相位的量可能以非線性方式依賴于反沖和/或所述輸入信號的幅度。
[0062]經(jīng)適當修改反沖校正可以做到以補償這種非線性的依賴性。例如，不計算單一的GC值，對于每個相關的時間周期(例如，每次注入)，多個GC值可以被計算，每個對應非線性系數(shù)(例如，6(；、0211、60311等，其中GCn是線性響應的系數(shù)、GC2n是二階非線性系數(shù)、C3n是三階非線性系數(shù)等)因此，多個GCs，可能形成了一套包括一階(線性)增益系數(shù)和至少一個高階(非線性)增益系數(shù)(例如:C3N)。
[0063]抖動注入到閃存反沖校正
[0064]在上述示例系統(tǒng)和方法中，反沖校正是通過注入抖動到DAC執(zhí)行的，例如，通過使用基于隨機數(shù)值RN被選擇性地連接到VREF+和VREF-的校準電容CCal。在下面描述的替代實施例中，有可能在ADC別處，例如在第一級100的閃存(例如，到ADClO的輸入)注入抖動。
[0065]圖8示出將抖動作為模擬信號注入ADClO的示例性布置。該裝置包括采樣電容Cfl_in60和抖動電容Cfl_di th62。每個電容60、62的第一端子可在輸入Vin和接地信號例如Vs s或共模電壓(VCM_FL)切換地連接，基于一對控制信號Ql和Q2?？刂菩盘朡1、Q2可以交替脈沖，這樣，當Cfl_in60被連接到Vi n,Cfl_di th62連接到抖動電壓Vdith,并使得兩個電容60、62同時連接到VCM_FL。電容60、62的第二端連接在一起，表征ADClO輸出加上注入抖動的組合信號響應于Ql被傳送給比較器12的的第一輸入端。比較器12的第二輸入端連接到參考電壓Vtrip，它表示為每個比較器12的跳變點，例如，參照圖2，最上面的電容12的跳變點是7/16*VFSVdith可以是任何隨機確定的電壓，類似于使用隨機數(shù)值RN在前面的實施例所生成的附加電壓。
[0066]圖9示出另一個將抖動作為模擬信號注入ADClO的示例性布置。圖9的布置括類似于圖8中的fl_in60。然而,不是通過Cfl_di th62注入抖動，抖動可以通過直接控制比較器12的跳變點，通過疊加Vdith到Vtrip注入。
[0067]圖10示出將抖動作為數(shù)字信號注入ADClO的示例性布置。正如圖8和圖9中的布置，圖10的布置括Cfl_in60。然而，抖動注入是通過在和節(jié)點64組合1-位RN與比較器12的1-位輸出。組合可以作為一個異或(XOR)操作，或其它邏輯或算術運算操作，例如，二進制加法。這可在比較器12任一來執(zhí)行，同時留下剩余的比較器12相同。它也可以被應用到ADClO的組合輸出(FL0-FL7)，例如作為1-位RN。
[0068]圖11示出了根據(jù)本發(fā)明的降低反沖的示例方法400。方法400可與圖8_圖10的
任意布置一起使用。
[0069]在步驟410中，隨機數(shù)值RN和相應的隨機抖動電壓Vdi th可能會生成。如本領域普通技術人員應當理解，Vdith是數(shù)字RN的簡單模擬表征。例如RN和Vdith可以由常數(shù)相關，使得當Rn = I,
[0070]Vdi th = Vref/16 和當 RN = O, Vdi th = -Vref/16。
[0071]在步驟412，其對應于保持級中，抖動被注入到ADClO的輸入或輸出。
[0072]在步驟414，整體ADC輸出被測量并與RN關聯(lián)(適當延遲)以生成增益系數(shù)的GC。步驟414可以類似于方法300的步驟316，不同之處在于計算GC時常數(shù)可縮放RN。
[0073]在416，D1、RN和增益系數(shù)GC被存儲在，例如，存儲器230中。
[0074]在418，它對應于隨后的保持級，從注入抖動而生成的反沖貢獻被計算。該反沖貢獻，由校正電路260從ADC輸出中減去。由于ADClO輸出FL控制DAC的電容8C，KB2可被計算為DUGCn(I^k-1)tj KBl可與圖5A、5B中相同，除了它可基于(Vdith/Vref的)縮放，BP, (Vdith/Vref)*RNk_!*GCn-(k, k-1)。
[0075]當與圖8、圖9和圖10的布置一起使用，方法400完成抖動注入和相應反沖減少而不需要在采樣網(wǎng)絡附加電容，例如，CCal50、55。這在不需要在輸入網(wǎng)絡加載附加電容的情況下可能是有利的。
[0076]在前面的說明書中，參考具體的示例性實施例對本發(fā)明進行了描述。然而，顯而易見，可以做出各種修改和變化而不脫離如在權利要求中所闡述的本發(fā)明更廣泛的精神和范圍。本文所描述的實施例可以各種組合呈現(xiàn)彼此結合。本說明書和附圖相應地在某種意義應被認為說明性的而非限制性。此外，如本領域的普通技術人員可以理解的，在GC如何被計算做必要的修改后，抖動注入方案(即，抖動注入在DAC與抖動注入在閃存)可被同時施加。
【權利要求】
1.一種方法，包括: 注入隨機確定抖動量到具有可切換地連接到輸入信號的開關電容網(wǎng)絡的電路； 注入抖動后，確定至少一個表明注入抖動和電路輸出之間的相關程度的相關值；和 減少在開關電容網(wǎng)絡重新連接到輸入信號時由于一定量的電荷反沖到電路引起的失真； 其中減少的量作為至少一個相關值的函數(shù)來計算。
2.根據(jù)權利要求1所述的方法，其中，所述抖動作為隨機生成的數(shù)字值的函數(shù)注入。
3.根據(jù)權利要求1所述的方法，其中，所述抖動是通過在所述電路的現(xiàn)有的電壓信號疊加隨機生成的電壓而注入。
4.根據(jù)權利要求1的方法，所述減少的量使用兩個成分計算:當開關電容網(wǎng)絡被預先連接時輸入信號貢獻的反沖量，和由所述抖動本身貢獻的反沖量。
5.根據(jù)權利要求1所述的方法，其中，所述至少一個相關值是增益系數(shù)，其與隨機數(shù)和指示由于開關電容網(wǎng)絡的反沖的數(shù)字值(Dl) —起存儲在存儲器。
6.根據(jù)權利要求1所述的方法，其中，所述至少一個相關值包括第一階(線性)增益系數(shù)和至少一個較高階(線性)增益系數(shù)。
7.根據(jù)權利要求1的方法，其中所述至少一個相關值使用最小均方(LMS)算法確定。
8.根據(jù)權利要求1所述的方法，還包括: 基于至少2個對應于隨后注入的相關值，外推對應于先前注入的相關值；和 計算所述減少的量作為外推相關值的函數(shù)。
9.根據(jù)權利要求1所述的方法，其中:所述電路是多級模擬-數(shù)字轉換器(ADC)，所述抖動注入到位于所述多級ADC的第一級的ADC元件(閃存)。
10.根據(jù)權利要求1的方法，其中所述電路是多級模擬-數(shù)字轉換器(ADC)，所述抖動注入到位于所述多級ADC的第一級的數(shù)字-模擬(DAC)元件。
11.根據(jù)權利要求1的方法，其中所述電路是多級模擬-數(shù)字轉換器(ADC)，所述抖動注入到位于所述多級ADC的第一級的ADC元件(閃存)和位于所述多級ADC的第一級的數(shù)字-模擬(DAC)元件。
12.根據(jù)權利要求1所述的方法，其中所述電路是多級模擬-數(shù)字轉換器(ADC)，所述電路的輸出，在其中注入抖動相關聯(lián)，通過所述多級ADC的第2至第N級的輸出構造的數(shù)字數(shù)據(jù)得到，其中，N是級的總的數(shù)目。
13.一種裝置，包括: 硬件配置，其注入隨機確定抖動量到具有可切換地連接到輸入信號的開關電容網(wǎng)絡的第一電路； 相關電路:其在所述抖動注入后，在所述開關電容網(wǎng)絡從輸入信號斷開時，確定至少一個表明注入抖動和電路輸出之間的相關程度的相關值；和 校正電路:其減少在所述開關電容網(wǎng)絡重新連接到輸入信號時由于一定量的電荷反沖到第一電路引起的失真； 其中所減少的量作為至少一個相關值的函數(shù)來計算。
14.根據(jù)權利要求13所述的裝置，其中，所述抖動作為隨機生成的數(shù)字值的函數(shù)注入。
15.根據(jù)權利要求13所述的裝置，其中，所述抖動是通過在所述第一電路的現(xiàn)有的電壓信號疊加隨機生成的電壓而注入。
16.根據(jù)權利要求13所述的裝置，所述減少的量使用兩個成分計算:當開關電容網(wǎng)絡被預先連接時輸入信號貢獻的反沖量，和由所述抖動本身貢獻的反沖量。
17.根據(jù)權利要求13所述的裝置，其中，所述至少一個相關值是增益系數(shù)，其與隨機數(shù)和指示由于開關電容網(wǎng)絡的反沖的數(shù)字值(Dl) —起存儲在存儲器。
18.根據(jù)權利要求13所述的裝置，其中，所述至少一個相關值包括第一階(線性)增益系數(shù)和至少一個較高階(線性)增益系數(shù)。
19.根據(jù)權利要求13所述的裝置，其中，所述至少一個相關值使用最小均方(LMS)算法確定。
20.根據(jù)權利要 求13所述的裝置，其中: 基于至少2個對應于隨后注入的相關值，外推對應于先前注入的相關值；和 所述減少的量作為外推相關值的函數(shù)計算。
21.根據(jù)權利要求13所述的裝置，其中，所述第一電路是多級模擬-數(shù)字轉換器(ADC)，所述抖動注入到位于所述多級ADC的第一級的ADC元件(閃存)。
22.根據(jù)權利要求13所述的裝置，其中，所述電路是多級模擬-數(shù)字轉換器(ADC)，所述抖動注入到位于所述多級ADC的第一級的數(shù)字-模擬(DAC)元件。
23.根據(jù)權利要求13所述的裝置，其中，所述第一電路是多級模擬-數(shù)字轉換器(ADC)，所述抖動注入到位于所述多級ADC的第一級的ADC元件(閃存)和位于所述多級ADC的第一級的數(shù)字-模擬(DAC)元件。
24.根據(jù)權利要求13所述的裝置，其中，所述第一電路是多級模擬-數(shù)字轉換器(ADC)，所述電路的輸出，在其中注入抖動相關聯(lián)，通過所述多級ADC的第2至第N級的輸出構造的數(shù)字數(shù)據(jù)得到，其中，N是級的總的數(shù)目。
【文檔編號】H03M1/20GK104040896SQ201280055825
【公開日】2014年9月10日 申請日期:2012年9月10日 優(yōu)先權日:2011年11月14日
【發(fā)明者】H·迪恩克, A·M·A·阿里, P·博拉斯卡 申請人:美國亞德諾半導體公司