產(chǎn)生輸出信號的驅(qū)動器電路和方法
【專利摘要】描述了集成電路的驅(qū)動器電路。所述驅(qū)動器電路包括：信號節(jié)點(122)，其經(jīng)耦合以接收所述集成電路的輸出信號；電感器電路(106)，其具有與在第一終端與第二終端之間的電感器(118)串聯(lián)耦合的電阻器(16)，其中所述第一終端耦合到所述信號節(jié)點；靜電放電保護電路(130)，其耦合到所述電感器電路的所述第二終端；以及輸出節(jié)點(104)，其耦合到所述電感器電路的所述第二終端。還公開了一種產(chǎn)生輸出信號的方法。
【專利說明】產(chǎn)生輸出信號的驅(qū)動器電路和方法

【技術領域】
[0001] 本發(fā)明大體上涉及集成電路，并且具體而言涉及產(chǎn)生輸出信號到驅(qū)動器電路和方 法。

【背景技術】
[0002] 驅(qū)動器電路是用于集成電路以發(fā)射信號的。驅(qū)動器電路通常用于在集成電路的輸 出端口生成輸出信號。因為輸出驅(qū)動器耦接到電路，例如，在集成電路外部的傳輸線路，所 以重要的是所述電路是匹配的以確保信號從輸出端口得到正確的傳送。在常規(guī)的串聯(lián)源終 端（SST)驅(qū)動器配置中，三終端配置，或T線圈，變壓器具有連接到驅(qū)動器輸出和輸出端口 的兩個端口，以及連接到靜電放電（ESD)保護裝置的中心抽頭端口。相應地，T線圈是設計 用于集成電路中的最佳回波損耗，并且允許從襯墊中看到的跨阻抗為在最大帶寬處接近50 歐姆。
[0003] 然而，回波損耗的優(yōu)化未必會優(yōu)化驅(qū)動器的瞬態(tài)特征，例如上升和下降時間、過沖 和穩(wěn)定時間。此外，三終端變壓器配置產(chǎn)生一組需要微調(diào)以進行細調(diào)的設計參數(shù)。這些參 數(shù)包含兩個t線圈電感器L1和L2的電感、這些電感器之間的互耦k、電感器的電阻R1和 R2,以及兩個端口之間的橋電容。管理所有這些參數(shù)連同端口寄生電容一起給設計增添了 復雜性，而且對于TX驅(qū)動器性能可能不是關鍵性的。


【發(fā)明內(nèi)容】

[0004] 描述了集成電路的驅(qū)動器電路。所述驅(qū)動器電路包括：信號節(jié)點，其經(jīng)耦合以接收 集成電路的輸出信號；電感器電路，其具有與在第一終端與第二終端之間的電感器串聯(lián)耦 合的電阻器，其中所述第一終端耦合到所述信號節(jié)點；靜電放電保護電路，其耦合到所述電 感器電路的所述第二終端；以及輸出節(jié)點，其耦合到所述電感器電路的所述第二終端。
[0005] 電阻器的第一終端可以連接到信號節(jié)點，電阻器的第二終端可以連接到電感器的 第一終端，并且電感器的第二終端可以連接到輸出節(jié)點。信號節(jié)點可以包括反相器電路的 節(jié)點。靜電放電電路可以包括耦合在輸出節(jié)點與第一參考電勢之間的第一二極管。靜電放 電電路可以包括耦合在輸出節(jié)點與第二參考電勢之間的第二二極管。電感器可以形成在集 成電路的多個金屬層中。所述電感器可以包括形成在多個金屬層中的外部線圈和形成在多 個金屬層中的內(nèi)部線圈。
[0006] 根據(jù)一個替代實施例，集成電路的驅(qū)動器電路包括：信號節(jié)點，其經(jīng)耦合以接收集 成電路的輸出信號；雙端電感器電路，其具有耦合到所述信號節(jié)點的第一終端和耦合到輸 出節(jié)點的第二終端；以及靜電放電保護電路，其耦合到所述輸出節(jié)點。
[0007] 所述雙端電感器電路可以包括與所述信號節(jié)點連接的電阻器的第一終端以及連 接到電感器的第一終端的所述電阻器的第二終端。所述電感器的第二終端可以連接到所述 輸出節(jié)點。靜電放電電路可以包括耦合在所述輸出節(jié)點與第一參考電勢之間的第一二極管 以及耦合在所述輸出節(jié)點與第二參考電勢之間的第二二極管。驅(qū)動器電路可以進一步包 括：第二信號節(jié)點，其經(jīng)耦合以接收集成電路的第二輸出信號；以及第二雙端電感器電路， 其具有耦合到第二信號節(jié)點的第三終端和耦合到第二輸出節(jié)點的第四終端。所述第一輸出 信號和第二輸出信號可以包括差分輸出信號。
[0008] 還描述了一種產(chǎn)生輸出信號的方法。所述方法包括：在信號節(jié)點處接收將由所述 集成電路輸出的信號；將所述信號耦合到電感器電路，所述電感器電路具有第一終端和第 二終端以及與在所述第一終端與所述第二終端之間的電感器串聯(lián)耦合的電阻器，其中所述 電感器電路的所述第一終端耦合到所述信號節(jié)點；并且在耦合到電感器電路的第二終端的 輸出節(jié)點處產(chǎn)生輸出信號。
[0009] 所述方法可以進一步包括借助于靜電放電電路在所述輸出節(jié)點處排放過量電荷。 接收信號可以包括接收將作為輸出信號而輸出的信號。將所述信號耦合到電感器電路可以 包括將所述信號耦合到電阻器的第一終端。產(chǎn)生輸出信號可以包括將電感器的輸出耦合到 輸出節(jié)點，其中所述輸出信號可以是差分輸出信號。

【專利附圖】

【附圖說明】
[0010] 圖1是輸出驅(qū)動器的框圖；
[0011] 圖2是差分輸出驅(qū)動器的框圖；
[0012] 圖3是具有金屬層的集成電路的截面圖；
[0013] 圖4是在集成電路中實施的電感器的第一金屬層的俯視平面圖；
[0014] 圖5是在集成電路中實施的圖4的電感器的第二金屬層的俯視平面圖；
[0015] 圖6是在集成電路中實施的圖4的電感器的第三金屬層的俯視平面圖；
[0016] 圖7是用于生產(chǎn)集成電路的系統(tǒng)；
[0017] 圖8是示出了產(chǎn)生輸出信號的方法的流程圖；以及
[0018] 圖9是示出了在集成電路中實施電感器的方法的流程圖。

【具體實施方式】
[0019] 首先參看圖1，其示出了輸出驅(qū)動器100的框圖。具體而言，驅(qū)動器102經(jīng)配置以 驅(qū)動輸出節(jié)點104,借助于電感器電路106產(chǎn)生輸出信號S。驅(qū)動器102包括如同所示配置 的一系列晶體管108-114以生成將作為輸出信號S輸出的信號。具體而言，反相數(shù)據(jù)（d0 巴）信號耦合到驅(qū)動器電路102的p通道晶體管108的柵極，并且反相時鐘（elk巴）信號 耦合到P通道晶體管110的柵極。時鐘信號還耦合到η通道晶體管112的柵極并且反相數(shù) 據(jù)信號耦合到η通道晶體管114的柵極。
[0020] 電感器電路106包括電阻器116和電感器118。電阻器116的第一終端120 f禹合 到晶體管110和112的漏極處的信號節(jié)點122。將作為輸出信號S生成的信號是在信號節(jié) 點122處生成的。電阻器120的第二終端124耦合到電感器118的第一終端126。電感器 118的第二終端128耦合輸出節(jié)點104。靜電放電電路130也耦合到輸出節(jié)點104。所述 靜電放電電路可以包括耦合在輸出終端104與第一參考電勢（此處表示為vtt)之間的第 一二極管132。第二二極管134耦合在輸出節(jié)點104與第二參考電勢（此處表示為vss)之 間。替代地，ESD保護可以在一個參考電勢上實施，并且是基于其他裝置制造的，例如，硅控 整流器（SCR)、夾具或其他元件。
[0021] 圖1的電路提供用于電壓型SST驅(qū)動器的電感峰化網(wǎng)絡，確保了改進的性能和較 小的電感器占據(jù)面積。圖1的電路顯著地簡化了電感器設計、布局優(yōu)化和調(diào)整/調(diào)試。通 過使用圖1的雙端口電感器電路，使得設計參數(shù)的數(shù)目、布局共祖提取不確定性（layout patristic extraction uncertainty)的影響以及電感器電路的占據(jù)面積降低。圖1的電 路改進了上升/降落時間，例如，從38ps到25ps，這允許SST驅(qū)動器以高達25-30Gbt/s操 作。
[0022] 根據(jù)圖2的實施例，可以使用如同所示的差分輸出驅(qū)動器電路200生成差分輸出 信號。也就是說，除在信號節(jié)點122處接收差分輸入信號的輸入以生成輸出信號P之外，具 有與稱合到輸入122的差分輸入信號相反極性的差分輸入信號稱合到驅(qū)動器電路202的輸 入201。驅(qū)動器202經(jīng)配置以驅(qū)動輸出節(jié)點204,借助于電感器電路206產(chǎn)生輸出信號N。 根據(jù)圖2的實施例，圖1中的電路接收差分輸入信號dp并且產(chǎn)生輸出信號P，而實質(zhì)上與圖 1的電路相同的第二電路接收差分輸入dn并且產(chǎn)生輸出N。
[0023] 具體而言，驅(qū)動器202包括如同所示配置的一系列晶體管208-214。反相數(shù)據(jù)（dn 巴）信號耦合到驅(qū)動器電路202的p通道晶體管208的柵極并且反相時鐘（時鐘巴）信號 耦合到P通道晶體管210,而時鐘信號耦合到η通道晶體管212并且反相數(shù)據(jù)信號耦合到隨 后的通道晶體管214。電感器電路206包括電阻器216和電感器218。電阻器216的第一 終端220耦合到晶體管210和212的漏極處的節(jié)點201。電阻器220的第二終端224耦合 到電感器218的第一終端226。第二終端228耦合到輸出終端204。靜電放電電路230包 括耦合在輸出終端204與第一參考電勢vtt之間的第一二極管232。第二二極管234耦合 在輸出節(jié)點204與第二參考電勢vss之間。
[0024] 現(xiàn)在參看圖3,其示出了集成電路的截面圖。如圖3中所示，提供了具有用于不同 信號類型的導電跡線的金屬層。借助于實例，以實心黑色指示接地跡線，信號跡線由交叉陰 影線指示，并且功率電壓跡線由堅直線指示。金屬層由電介質(zhì)材料間隔開，其中提供第一電 介質(zhì)層302,在這之后可以形成金屬層304。電介質(zhì)層用于分離每個金屬層，其中電介質(zhì)層 306位于金屬層304上方。根據(jù)圖3的實施例，金屬層304包括參考平面，在此實例中該平 面是接地平面。
[0025] 金屬層308隨后被涂覆在電介質(zhì)層306上?？梢钥闯?，金屬層308包括用于耦合 輸入/輸出信號以及功率電壓信號的兩個導電跡線。在將電介質(zhì)層310涂覆在導電跡線上 方之后，涂覆另一金屬層312。另一電介質(zhì)層314被涂覆在金屬層312的導電跡線上方，在 這之后提供用于導引金屬層316的功率和接地信號的更多導電跡線。電介質(zhì)層318隨后被 放置在金屬層316的導電跡線上，并且通過金屬層320提供另一接地參考平面。最后，將導 電跡線提供在電介質(zhì)層322上方，其中金屬層324的導電跡線還導引功率和接地信號?？?以是電介質(zhì)層的保護層326提供在金屬層324的導電跡線上方。通孔，例如通孔327是經(jīng) 實施以在不同金屬層中耦合跡線的導電元件。具有電路元件的襯底328,例如晶體管的阱 區(qū)，舉例來說是提供在金屬跡線的層上的。如下文中將較詳細地參考圖4到圖6描述的，電 感器可以在多個金屬層中實施。
[0026] 現(xiàn)在參看圖4到圖6,其示出了在集成電路中實施的電感器（例如，電感器118)的 第一到第三金屬層的俯視平面圖。由于電感器的環(huán)路是借助于金屬層之間的通孔耦合的， 因此有必要將三附圖一起描述。如同所示電感器的第一終端402和第二終端404提供在第 一層400上。第一終端402位于在第一終端402與第二終端404之間實施的電感器的第一 環(huán)路406的第一端405處。第一層400上的第一環(huán)路406在正方形結構的四個邊上延伸， 其中第二端408位于第一端402附近。雖然示出了用于環(huán)路的正方形結構，但是應理解環(huán) 路406可以是一些其他形狀的，例如，矩形、圓形或任何其他幾何形狀。雖然不同層的環(huán)路 可以具有不同大小，但是每個層中的給定線圈的環(huán)路優(yōu)選地具有相同的形狀，如下文中將 較詳細地描述的。
[0027] 通孔410和412延伸到圖5的第二金屬層500,并且電連接到環(huán)路504的第一端 502。環(huán)路504延伸到第二端506,所述第二端還電連接到通孔508。在圖6的金屬層600 中可以看出，通孔508是耦合到以近似720度或近似兩個完整的環(huán)路延伸到第二端610的 環(huán)路604的第一端602的。作為環(huán)路604的外環(huán)路的第一環(huán)路605延伸到轉角606,而環(huán)路 604的第二部分延伸到第二端610。應注意環(huán)路406、504和605是大致相同大小的并且是 垂直對齊的。另外，環(huán)路513和作為環(huán)路604的內(nèi)環(huán)路的第二環(huán)路608具有相同的大小，并 且所述環(huán)路的尺寸是大致相同的。舉例來說，如果所述環(huán)路具有正方形形狀，那么所述正方 形的側邊是近似相等的，而圓形環(huán)路具有近似相等的直徑。另外，當金屬層400、500和600 中的每一個的金屬跡線是在集成電路中形成的時，環(huán)路504將位于環(huán)路406上方并且大體 上與環(huán)路406對齊，并且環(huán)路605將位于環(huán)路504上方并且大體上與環(huán)路504對齊。雖然 可以參考如同所示相對于所述第一、第二和第三層位于另一層上方或下方的層，但是應理 解所述層是按從第一金屬層到第三金屬層的順序次序布置的，并且第一層或第三層都可以 是三個金屬層的堅直堆疊的頂部層。雖然以三個金屬層示出了電感器，但是如果需要那么 電感器可以是以更多層形成的。
[0028] 位于環(huán)路604的端部610的通孔611延伸到金屬層500的第二環(huán)路513。環(huán)路513 在環(huán)路504內(nèi)從第一端512延伸到第二端514。在第二端514的通孔516延伸到金屬層600 中的環(huán)路613的第一端612。環(huán)路613延伸到第二端614,其中通孔616延伸到圖4和圖5 中所示的通孔518和520。也就是說，金屬跡線522電耦合金屬層500中的通孔616、518和 520。最后，耦合到通孔518和520的金屬跡線414耦合到終端404。
[0029] 應該顯而易見的是，在所描繪的實施例中，所有的環(huán)路在順時針方向上延伸，其中 環(huán)路406、504和605在外環(huán)路中從第一層400延伸到第三層600。環(huán)路406、504和605是 大體上相同的大小和形狀的并且是垂直對齊的。在內(nèi)環(huán)路中從第三層600延伸到第二層 500的環(huán)路608和513是大體上相同的大小和形狀的并且也是垂直對齊的。剩余的內(nèi)部環(huán) 路613放置在第三層600的內(nèi)部線圈內(nèi)。
[0030] 可以看出，環(huán)路406、504和605經(jīng)連接以形成外部線圈，而環(huán)路608和513經(jīng)連接 以形成內(nèi)部線圈。第三層600中的外部線圈、內(nèi)部線圈和剩余的環(huán)路613經(jīng)連接以形成從 終端402延伸到終端404的單個線圈，其中除第三層600的剩余的內(nèi)部環(huán)路613之外的所 有的環(huán)路是鄰近于另一層中的相同大小和形狀的另一環(huán)路的。由于通過電感器的電壓在終 端402與終端404之間是變化的，所以具有最小電壓降的電感器的部分位于緊靠彼此處，由 此降低電感器的寄生電容。
[0031] 現(xiàn)在參看圖7,其示出了用于生產(chǎn)集成電路的系統(tǒng)。系統(tǒng)700包括計算機輔助設計 (CAD)設備702,所述設備可以是適用于運行CAD軟件的任何計算機。CAD設備702接收數(shù) 據(jù)，例如主接腳列表（master pinlist) 704,并且是通過通信鏈路706耦合到半導體制造設 備710的。半導體制造設備710產(chǎn)生具有多個管芯的晶片712，如同所屬領域中眾所周知 的。
[0032] 也經(jīng)耦合以接收主接腳列表704的CAD設備720接收接合圖（bonding diagram) 722和襯底原圖（substrate artwork) 724。CAD設備720是通過通信鏈路726奉禹 合到結合設備730的。通信鏈路706和726可以是任何有線或無線通信鏈路。所述接合設 備通常提供從來自晶片712的管芯到接收管芯的襯底的線接合，如同在下文中參看其他附 圖更詳細地描述的。管芯/襯底732耦合到封裝設備734,所述設備產(chǎn)生完成組件736,例 如集成電路封裝。雖然圖7的系統(tǒng)提供了生產(chǎn)集成電路封裝所需的多種元件，但是應理解 圖7中所示的元件是可以組合的，或者可以提供額外的元件。在任何配置中，圖7的系統(tǒng)允 許產(chǎn)生在金屬層中所需的跡線以實施圖1的電路，并且尤其是圖4到圖6中所示的電感器 的環(huán)路。
[0033] 現(xiàn)在參看圖8,其示出了產(chǎn)生輸出信號的方法的流程圖。在框802處在信號節(jié)點處 接收將由集成電路輸出的信號。在框804處所述信號耦合到具有與電感器電路的第一終端 與第二終端之間的電感器串聯(lián)耦合的電阻器的電感器電路，其中所述電感器電路的第一終 端耦合到信號節(jié)點。在框806處輸出信號是在耦合到電感器電路的第二終端的輸出節(jié)點處 生成的。在框808處輸出節(jié)點處的過量電荷是借助于靜電放電電路排放的。
[0034] 現(xiàn)在參看圖9，其示出了在集成電路中實施電感器的方法的流程圖。在框902處電 感器的第一節(jié)點和第二節(jié)點提供在集成電路的多個金屬層的第一金屬層上。在框904處第 一大小的第一多個環(huán)路提供在集成電路的多個金屬層中。對于所述第一多個環(huán)路中的每個 環(huán)路，在框906處所述環(huán)路的至少一個端部耦合到鄰近金屬層中的環(huán)路的一個端部。在框 908處第二大小的第二多個環(huán)路提供在集成電路的多個金屬層中。對于所述第二多個環(huán)路 中的每個環(huán)路，在框910處所述環(huán)路的至少一個端部耦合到鄰近金屬層中的一個環(huán)路的一 個端部。在框912處所述第一多個環(huán)路的一個環(huán)路的一個端部耦合到所述第二多個環(huán)路的 一個環(huán)路的一個端部。圖8和圖9的方法可以使用如上文所述的圖1到圖7的電路或其他 適合的電路來實施。
[0035] 因此可以理解的是已經(jīng)描述了產(chǎn)生輸出信號的新型且新穎的驅(qū)動器電路和方法。 所屬領域的技術人員將了解大量替代方案和等效物的存在將被視作是并入所公開的發(fā)明 中的。因此，本發(fā)明并非由前述實施例進行限制，而是僅由所附權利要求書進行限制。
【權利要求】
1. 一種集成電路的驅(qū)動器電路，所述驅(qū)動器電路包括： 信號節(jié)點，其經(jīng)耦合以接收所述集成電路的輸出信號； 電感器電路，其具有與在第一終端與第二終端之間的電感器串聯(lián)耦合的電阻器，其中 所述第一終端耦合到所述信號節(jié)點； 靜電放電保護電路，其耦合到所述電感器電路的所述第二終端；以及 輸出節(jié)點，其耦合到所述電感器電路的所述第二終端。
2. 根據(jù)權利要求1所述的驅(qū)動器電路，其中所述電阻器的第一終端連接到所述信號節(jié) 點，所述電阻器的第二終端連接到所述電感器的第一終端，并且所述電感器的第二終端連 接到所述輸出節(jié)點。
3. 根據(jù)權利要求1所述的驅(qū)動器電路，其中所述信號節(jié)點包括反相器電路的節(jié)點。
4. 根據(jù)權利要求1所述的驅(qū)動器電路，其中所述靜電放電電路包括耦合在所述輸出節(jié) 點與第一參考電勢之間的第一二極管。
5. 根據(jù)權利要求4所述的驅(qū)動器電路，其中所述靜電放電電路包括耦合在所述輸出節(jié) 點與第二參考電勢之間的第二二極管。
6. 根據(jù)權利要求1所述的驅(qū)動器電路，其中所述電感器形成在所述集成電路的多個金 屬層中。
7. 根據(jù)權利要求1所述的驅(qū)動器電路，其中所述電感器包括形成在多個金屬層中的外 部線圈和形成在所述多個金屬層中的內(nèi)部線圈。
8. -種集成電路，其包括根據(jù)權利要求1到7中任一權利要求所述的驅(qū)動器電路。
9. 一種系統(tǒng)，其包括根據(jù)權利要求8所述的集成電路。
10. -種在集成電路中產(chǎn)生輸出信號的方法，所述方法包括： 在信號節(jié)點處接收將由所述集成電路輸出的信號； 將所述信號耦合到電感器電路，所述電感器電路具有第一終端和第二終端以及與在所 述第一終端與所述第二終端之間的電感器串聯(lián)耦合的電阻器，其中所述電感器電路的所述 第一終端耦合到所述信號節(jié)點；以及 在耦合到所述電感器電路的所述第二終端的輸出節(jié)點處產(chǎn)生輸出信號。
11. 根據(jù)權利要求10所述的方法，其進一步包括借助于靜電放電電路排放在所述輸出 節(jié)點處的過量電荷。
12. 根據(jù)權利要求10或權利要求11所述的方法，其中接收信號包括接收將作為所述輸 出信號而輸出的信號。
13. 根據(jù)權利要求8到12中任一權利要求所述的方法，其中將所述信號耦合到電感器 電路包括將所述信號耦合到電阻器的第一終端。
14. 根據(jù)權利要求8到13中任一權利要求所述的方法，其中產(chǎn)生輸出信號包括將所述 電感器的輸出耦合到所述輸出節(jié)點。
15. 根據(jù)權利要求8到14中任一權利要求所述的方法，其中產(chǎn)生輸出信號包括產(chǎn)生差 分輸出信號的輸出信號。
【文檔編號】H03K19/0185GK104067518SQ201280066716
【公開日】2014年9月24日 申請日期:2012年8月31日 優(yōu)先權日:2012年1月10日
【發(fā)明者】梵希利·奇里弗, 任承宰 申請人:吉林克斯公司