專利名稱：可自動(dòng)調(diào)整輸出電阻的運(yùn)算放大裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及運(yùn)算放大器的技術(shù)領(lǐng)域，尤指一種可自動(dòng)調(diào)整輸出電阻的運(yùn)算放大裝置。
背景技術(shù)：
運(yùn)算放大器的輸出端常使用頻率補(bǔ)償(Frequency Compensation)來(lái)使閉環(huán)回路增益(closed-loop gain)穩(wěn)定，即在運(yùn)算放大器的輸出端加上一補(bǔ)償電阻Rf來(lái)增加相位安全裕量(Phase Margin, PM)。

圖1為現(xiàn)有的一種運(yùn)算放大器使用補(bǔ)償電阻的示意圖。由圖1可推導(dǎo)其閉環(huán)回路電壓增益(Voltage Gain)的傳遞函數(shù)(transfer function)如下
I
權(quán)利要求
1.一種可自動(dòng)調(diào)整輸出電阻的運(yùn)算放大裝置，其特征在于，包含一運(yùn)算放大器，其輸出端連接至其反相輸入端，其非反相輸入端用于接收一輸入信號(hào);一第一信號(hào)路徑，具有一第一第一端和一第一第二端，所述第一第一端連接至所述運(yùn)算放大器的輸出端，所述第一第二端連接一第一輸出端；一第二信號(hào)路徑，具有一第二第一端和一第二第二端，所述第二第一端連接至所述運(yùn)算放大器的輸出端，所述第二第二端連接所述第一輸出端；以及一第三信號(hào)路徑，具有一第一第三端和一第二第三端，所述第一第三端連接至所述運(yùn)算放大器的輸出端，所述第二第三端連接所述第一輸出端；一控制電路，連接至所述運(yùn)算放大器的非反相輸入端、第二信號(hào)路徑、第三信號(hào)路徑和第一輸出端，依據(jù)所述運(yùn)算放大器的輸出端的電壓和第一輸出端的電壓，以分別控制所述第二信號(hào)路徑和第三信號(hào)路徑的開(kāi)啟和關(guān)閉；其中，所述第一信號(hào)路徑為常開(kāi)狀態(tài)，所述第二信號(hào)路徑和第三信號(hào)路徑為常閉狀態(tài)， 所述第一信號(hào)路徑具有高阻抗，所述第二信號(hào)路徑和第三信號(hào)路徑分別具有低阻抗，以使所述運(yùn)算放大器的輸出端可快速反應(yīng)，且所述運(yùn)算放大器的輸出信號(hào)無(wú)過(guò)沖與下沖現(xiàn)象。
2.如權(quán)利要求1所述的可自動(dòng)調(diào)整輸出電阻的運(yùn)算放大裝置，其特征在于，當(dāng)所述輸入信號(hào)為上升沿時(shí)，所述第二信號(hào)路徑開(kāi)啟，以使所述運(yùn)算放大器的輸出端與所述第一輸出端之間具有所述低阻抗。
3.如權(quán)利要求2所述的可自動(dòng)調(diào)整輸出電阻的運(yùn)算放大裝置，其特征在于，當(dāng)所述輸入信號(hào)為下降沿時(shí)，所述第三信號(hào)路徑開(kāi)啟，以使所述運(yùn)算放大器的輸出端與所述第一輸出端之間具有所述低阻抗。
4.如權(quán)利要求1所述的可自動(dòng)調(diào)整輸出電阻的運(yùn)算放大裝置，其特征在于，所述第二信號(hào)路徑由一第一 PMOS晶體管組成,所述第三信號(hào)路徑系由一第一 NMOS晶體管組成。
5.如權(quán)利要求1所述的可自動(dòng)調(diào)整輸出電阻的運(yùn)算放大裝置，其特征在于，所述控制電路由一第二 NMOS晶體管、一第二 PMOS晶體管、一第三NMOS晶體管、一第三PMOS晶體管、 一第一電流源、一第二電流源、一第三電流源、一第四電流源、一第一反向器和一第二反向器組成。
6.如權(quán)利要求5所述的可自動(dòng)調(diào)整輸出電阻的運(yùn)算放大裝置，其特征在于，所述第二 NMOS晶體管的柵極連接至所述運(yùn)算放大器的非反相輸入端，所述第二 NMOS晶體管的源極連接至所述第一輸出端，所述第一電流源的一端連接至一高電位，所述第一電流源的另一端連接至所述第二 NMOS晶體管的漏極和所述第三PMOS晶體管的柵極，所述第三PMOS晶體管的源極連接至所述高電位，所述第三電流源的一端連接至所述第三PMOS晶體管的漏極， 所述第三電流源的另一端連接至一低電位，所述第一反向器的輸入端連接至所述第三PMOS 晶體管的漏極，所述第一反向器的輸出端連接至所述第一 PMOS晶體管的柵極，并輸出一第一控制信號(hào)。
7.如權(quán)利要求5所述的可自動(dòng)調(diào)整輸出電阻的運(yùn)算放大裝置，其特征在于，所述第二 PMOS晶體管的柵極連接至所述運(yùn)算放大器的非反相輸入端，所述第二 PMOS晶體管的源極連接至所述第一輸出端，所述第二電流源的第一端連接至所述低電位，所述第二電流源的第二端連接至所述第二 PMOS晶體管的漏極和所述第三匪OS晶體管的柵極，所述第三NMOS晶體管的源極連接至所述低電位，所述第四電流源的第一端連接至所述第三NMOS晶體管的漏極，所述第四電流源的第二端連接至所述高電位，所述第二反向器的輸入端連接至所述第三NMOS晶體管的漏極，所述第二反向器的輸出端連接至所述第一 NMOS晶體管的柵極， 并輸出一第二控制信號(hào)。
8.如權(quán)利要求7所述的可自動(dòng)調(diào)整輸出電阻的運(yùn)算放大裝置，其特征在于，當(dāng)所述輸入信號(hào)為上升沿時(shí)，所述第二 NMOS晶體管開(kāi)啟，進(jìn)而所述第二 NMOS晶體管的漏極的電壓被下拉，使得所述第三PMOS晶體管開(kāi)啟，進(jìn)而所述第三PMOS晶體管的漏極的電壓被上拉，使得所述第一控制信號(hào)的電壓為所述低電位，以開(kāi)啟所述第一 PMOS晶體管，進(jìn)而使所述第二信號(hào)路徑開(kāi)啟。
9.如權(quán)利要求8所述的可自動(dòng)調(diào)整輸出電阻的運(yùn)算放大裝置，其特征在于，當(dāng)所述輸入信號(hào)為穩(wěn)態(tài)時(shí)，所述第二NMOS晶體管關(guān)閉，進(jìn)而所述第二NMOS晶體管的漏極的電壓被上拉，使所述第三PMOS晶體管關(guān)閉，進(jìn)而所述第三PMOS晶體管的漏極的電壓被下拉，使得所述第一控制信號(hào)的電壓為所述高電位，以關(guān)閉所述第一 PMOS晶體管，進(jìn)而使所述第二信號(hào)路徑關(guān)閉。
10.如權(quán)利要求7所述的可自動(dòng)調(diào)整輸出電阻的運(yùn)算放大裝置，其特征在于，當(dāng)所述輸入信號(hào)為下降沿時(shí)，所述第二 PMOS晶體管開(kāi)啟，進(jìn)而所述第二 PMOS晶體管的漏極的電壓被上拉，使得該第三NMOS晶體管為開(kāi)啟，該第三NMOS晶體管之漏極的電壓被下拉，使得該第二控制信號(hào)之電壓為該高電位，用以開(kāi)啟該第一 NMOS晶體管，進(jìn)而使得該第三信號(hào)路徑開(kāi)啟O
11.如權(quán)利要求7所述的可自動(dòng)調(diào)整輸出電阻的運(yùn)算放大裝置，其特征在于，當(dāng)所述輸入信號(hào)為穩(wěn)態(tài)時(shí)，所述第二 PMOS晶體管為關(guān)閉，進(jìn)而所述第二PMOS晶體管的漏極的電壓被下拉，使所述第三NMOS晶體管關(guān)閉，進(jìn)而所述第三NMOS晶體管的漏極的電壓被上拉，使得所述第二控制信號(hào)之電壓為所述低電位，以關(guān)閉所述第一匪OS晶體管，進(jìn)而使所述第三信號(hào)路徑關(guān)閉。
12.如權(quán)利要求1所述的可自動(dòng)調(diào)整輸出電阻的運(yùn)算放大裝置，其特征在于，所述第一信號(hào)路徑由一第四PMOS晶體管和一第四NMOS晶體管所組成，所述第四PMOS晶體管的柵極連接至一低電位，所述第四NMOS晶體管的柵極連接至一高電位，以使所述第一信號(hào)路徑為常開(kāi)狀態(tài)。
13.如權(quán)利要求1所述的可自動(dòng)調(diào)整輸出電阻的運(yùn)算放大裝置，其特征在于，所述第一信號(hào)路徑由一電阻組成。
14.一種可自動(dòng)調(diào)整輸出電阻的運(yùn)算放大裝置，其特征在于，包含一運(yùn)算放大器，其輸出端連接至其反相輸入端，其非反相輸入端接收一輸入信號(hào)；第I信號(hào)路徑至第2N信號(hào)路徑，該些信號(hào)路徑分別具有不同的阻抗，該些信號(hào)路徑的一第一端分別連接至所述運(yùn)算放大器的輸出端，該些信號(hào)路徑的一第二端分別連接一第一輸出端；以及一控制電路，連接至所述運(yùn)算放大器的非反相輸入端、所述第I信號(hào)路徑至第2N信號(hào)路徑和所述第一輸出端依據(jù)所述運(yùn)算放大器的輸出端電壓和第一輸出端電壓，以分別控制所述第I信號(hào)路徑至第2N信號(hào)路徑的開(kāi)啟或關(guān)閉。
15.如權(quán)利要求14所述的可自動(dòng)調(diào)整輸出電阻的運(yùn)算放大裝置，其特征在于，第I信號(hào)路徑至第N信號(hào)路徑由PMOS晶體管組成，第N+1信號(hào)路徑至第2N信號(hào)路徑由NMOS晶體管組成。
16.如權(quán)利要求15所述的可自動(dòng)調(diào)整輸出電阻的運(yùn)算放大裝置，其特征在于，當(dāng)所述輸入信號(hào)為上升沿時(shí)，所述控制電路依序地開(kāi)啟所述第I信號(hào)路徑至第N信號(hào)路徑，以使所述運(yùn)算放大器的輸出端與所述第一輸出端之間具有低阻抗。
17.如權(quán)利要求15所述的可自動(dòng)調(diào)整輸出電阻的運(yùn)算放大裝置，其特征在于，當(dāng)所述輸入信號(hào)為下降沿時(shí)，所述控制電路依序地開(kāi)啟所述第N+1信號(hào)路徑至第2N信號(hào)路徑，以使所述運(yùn)算放大器的輸出端與所述第一輸出端之間具有低阻抗。
18.如權(quán)利要求15所述的可自動(dòng)調(diào)整輸出電阻的運(yùn)算放大裝置，其特征在于，所述第I 信號(hào)路徑和第N+1信號(hào)路徑系為常開(kāi)狀態(tài)，其它信號(hào)路徑為常閉狀態(tài)。
全文摘要
本發(fā)明公開(kāi)了一種可自動(dòng)調(diào)整輸出電阻的運(yùn)算放大裝置，其包含一運(yùn)算放大器、一第一信號(hào)路徑、一第二信號(hào)路徑、及一第三信號(hào)路徑。運(yùn)算放大器的輸出端連接至其反相輸入端，其非反相輸入端用于接收一輸入信號(hào)。第一信號(hào)路徑具有高阻抗，第一信號(hào)路徑的一端連接至輸出端，另一端連接一第一輸出端。第二信號(hào)路徑和第三信號(hào)路徑具有低阻抗，第二信號(hào)路徑及第三信號(hào)路徑的一端分別連接至該輸出端，以及第二信號(hào)路徑及第三信號(hào)路徑的另一端皆分別連接該第一輸出端。其中，該第一信號(hào)路徑為常開(kāi)狀態(tài)。當(dāng)輸入信號(hào)為穩(wěn)態(tài)時(shí)，第二信號(hào)路徑和第三信號(hào)路徑關(guān)閉，當(dāng)輸入信號(hào)為瞬時(shí)時(shí)，第二信號(hào)路徑和第三信號(hào)路徑的其中之一開(kāi)啟。
文檔編號(hào)H03F1/56GK103023443SQ201310009549
公開(kāi)日2013年4月3日 申請(qǐng)日期2013年1月10日 優(yōu)先權(quán)日2013年1月10日
發(fā)明者鄭彥誠(chéng), 黃健群 申請(qǐng)人:旭曜科技股份有限公司