專利名稱：有限域平方計(jì)算電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及一種糾錯(cuò)譯碼電路。更具體地，本發(fā)明指示一種具有低延時(shí)特性的Berlekamp-Massey(BM)迭代譯碼電路,用于實(shí)現(xiàn)高速NandFlash存儲(chǔ)設(shè)備的BCH糾錯(cuò)譯碼器，也可以應(yīng)用于通信系統(tǒng)中的BCH糾錯(cuò)譯碼器。
背景技術(shù)：
BCH 碼是 1959 年由 Hocquenghem，1960 年由 Bose 和 Chandhari 分別獨(dú)立提出的一種能糾正多個(gè)隨機(jī)錯(cuò)誤的循環(huán)碼；BCH碼是迄今為止所發(fā)現(xiàn)的一類很好的線性糾錯(cuò)碼類，它的糾錯(cuò)能力強(qiáng)，被廣泛應(yīng)用于電子通信信息領(lǐng)域。近年來(lái)隨著工藝的進(jìn)步，線寬降低，Nand Flash的存儲(chǔ)密度不斷增大，而產(chǎn)生錯(cuò)誤的概率也越來(lái)越大。目前新一代的MLC(Mult1-level cell)Nand Flash已經(jīng)由需要糾正4位(bit)錯(cuò)誤提高到需要糾正8位(bit)錯(cuò)誤，這就使得Nand Flash控制器需要采用糾錯(cuò)能力更強(qiáng)的BCH碼?，F(xiàn)有的BCH譯碼過(guò)程通常分為3步，第一步，接收輸入碼字，計(jì)算校正子；第二步，基于校正子，利用無(wú)逆運(yùn)算的BM(Inversionless BM)算法計(jì)算錯(cuò)誤位置方程；第三步,利用錯(cuò)誤位置方程搜索錯(cuò)誤位置，以對(duì)錯(cuò)誤值進(jìn)行糾錯(cuò)。然而B(niǎo)CH碼的糾錯(cuò)能力越強(qiáng)，BCH解碼器的設(shè)計(jì)就越復(fù)雜，解碼所需時(shí)間就越長(zhǎng)；尤其是BCH中BM迭代譯碼步驟的延時(shí)是與糾錯(cuò)能力的平方成正比的。在高速固態(tài)存儲(chǔ)系統(tǒng)中，BCH解碼的延時(shí)直接導(dǎo)致存儲(chǔ)系統(tǒng)的帶寬和10PS(I/0 operations per second)的降低,整個(gè)存儲(chǔ)系統(tǒng)的延時(shí)增大,上層軟件的IO操作等待時(shí)間變長(zhǎng)。所以在高糾錯(cuò)能力下，如何有效降低BM算法帶來(lái)的延時(shí)，已經(jīng)成為本領(lǐng)域最為關(guān)注的問(wèn)題之一。中國(guó)專利申請(qǐng)200910024526.2 (CN101488762A)公開(kāi)了 “一種面積緊湊且快速的BCH并行譯碼方法”，采用一輪多拍方式迭代運(yùn)算錯(cuò)誤位置多項(xiàng)式，通過(guò)狀態(tài)機(jī)控制單元的配置邏輯與狀態(tài)機(jī)相結(jié)合來(lái)復(fù)用由一個(gè)二輸入有限域乘法器和一個(gè)有限域加法器組成的計(jì)算單元。中國(guó)專利申請(qǐng)200910046088.X(CN101478314A)公開(kāi)了一種“根據(jù) Nand Flash 多余空間來(lái)配置糾錯(cuò)能力的BCH解碼器”，采用無(wú)逆簡(jiǎn)化BM算法迭代算法模塊，求解出錯(cuò)誤位置方程的各系數(shù)；并使用多個(gè)無(wú)限域乘法器，實(shí)現(xiàn)偶數(shù)伴隨式的計(jì)算，無(wú)逆運(yùn)算的BM算法。以上兩篇專利中所涉及到的譯碼電路，都存在較大譯碼延時(shí)。中國(guó)專利申請(qǐng)200910024526.2中采用狀態(tài)機(jī)的控制方式反復(fù)調(diào)用一個(gè)有限域計(jì)算單元，計(jì)算延時(shí)過(guò)大，另外電路中眾多的伴隨式和錯(cuò)誤多項(xiàng)式系數(shù)的排序是通過(guò)狀態(tài)機(jī)來(lái)判斷并輸入給計(jì)算單元的，因此需要采用龐大的多路選通器來(lái)實(shí)現(xiàn)，這種實(shí)現(xiàn)方式將造成電路占用面積過(guò)大。中國(guó)專利申請(qǐng)200910046088.X中的迭代譯碼電路采用串行迭代方式，解碼所需要的延時(shí)較大
發(fā)明內(nèi)容
本發(fā)明公開(kāi)一種高速、低延時(shí)的BM(Berlekamp-Massey)迭代譯碼電路，目的在于解決傳統(tǒng)BCH譯碼器中BM迭代譯碼環(huán)節(jié)，在糾錯(cuò)位個(gè)數(shù)增多情況下，速度變慢，延時(shí)增大的問(wèn)題。為了解決上述目的，本發(fā)明所采用伴隨式計(jì)算處理電路和并行迭代譯碼電路，節(jié)省了 BCH譯碼算法的計(jì)算量，加快了譯碼速度；減少了傳統(tǒng)BM迭代譯碼所需的時(shí)鐘周期個(gè)數(shù)和電路邏輯門(mén)數(shù)。為高速Nand Flash存儲(chǔ)設(shè)備提供糾錯(cuò)能力強(qiáng)，延時(shí)小，糾錯(cuò)數(shù)據(jù)吞吐量大的BM迭代譯碼電路。本發(fā)明實(shí)現(xiàn)了一種用于BCH譯碼器的高速低延時(shí)BM迭代譯碼電路，包括奇數(shù)伴隨式計(jì)算電路(102)、偶數(shù)伴隨式逐次計(jì)算及伴隨式排序電路(104)以及并行迭代譯碼電路
(106)；所述奇數(shù)伴隨式計(jì)算電路(102)用于接收BCH編碼的輸入數(shù)據(jù)，以及計(jì)算所述BCH編碼的輸入數(shù)據(jù)的奇數(shù)伴隨式；耦合到奇數(shù)伴隨式計(jì)算電路(102)的輸出端的所述偶數(shù)伴隨式逐次計(jì)算及伴隨式排序電路(104)，用于計(jì)算所述BCH編碼的輸入數(shù)據(jù)的偶數(shù)伴隨式，并將計(jì)算得到的奇數(shù)伴隨式與偶數(shù)伴隨式輸出給并行迭代譯碼電路(106)，當(dāng)BCH編碼輸入數(shù)據(jù)可糾正t位錯(cuò)誤時(shí)，所述偶數(shù)伴隨式逐次計(jì)算及伴隨式排序電路(104)在第I至第t-Ι次循環(huán)中的第j次
循環(huán)中，當(dāng)j ( t/2時(shí)，輸出伴隨式S2j+1、S2J, S2jm......S1，當(dāng)j > t/2時(shí)，輸出t+Ι個(gè)伴隨
式 S2j+1、SmSm......S2j_t+2、S2j_t+1 ;若伴隨式 S2j+1、SmSm......S1 的數(shù)量不足 t+Ι 個(gè)，余
下部分的輸出為任意值；在t_l次循環(huán)的每次中，包括k個(gè)周期，每個(gè)周期輸出依序號(hào)從大到小輸出P個(gè)伴隨式，k為正整數(shù)，p*k = t+1 ；所述并行迭代譯碼電路(106)基于無(wú)逆運(yùn)算的BM算法利用所述偶數(shù)伴隨式逐次計(jì)算及伴隨式排序電路(104)輸出的伴隨式計(jì)算錯(cuò)誤位置多項(xiàng)式系數(shù)；并行迭代譯碼電路(106)包括第一乘法器組(502)、第二乘法器組(508)、第三乘法器組(509)、多輸入加法器(503)、加法器組(510)、錯(cuò)誤多項(xiàng)式寄存器(511)、錯(cuò)誤多項(xiàng)式位置緩存(512)、輔助多項(xiàng)式緩存(513)、非零差值寄存器(507)以及迭代差值寄存器(504)，所述乘法器和加法器均為GF域內(nèi)運(yùn)算器；對(duì)應(yīng)于所述偶數(shù)伴隨式逐次計(jì)算及伴隨式排序電路(104)的t-Ι次循環(huán)，所述并行迭代譯碼電路(106)進(jìn)行t-Ι次迭代計(jì)算，以及所述并行迭代譯碼電路(106)還進(jìn)行第t次迭代計(jì)算，在每次迭代計(jì)算的k個(gè)周期的每個(gè)周期中，第一乘法器組(502)將所述偶數(shù)伴隨式逐次計(jì)算及伴隨式排序電路(104)的輸出與錯(cuò)誤多項(xiàng)式寄存器(511)存儲(chǔ)的值相乘，多輸入加法器(503)計(jì)算第一乘法器組(502)輸出的P個(gè)積與所述多輸入加法器(503)的前一周期的計(jì)算結(jié)果的和，第三乘法器組(509)將錯(cuò)誤位置多項(xiàng)式緩存(512)的P個(gè)值分別與非零差值寄存器(507)的值相乘，第二乘法器組(508)將輔助多項(xiàng)式緩存(513)的p個(gè)值分別與迭代差值寄存器(504)的值相乘，加法器組(510)將第二乘法器(508)輸出與第三乘法器(509)輸出相加，得到P個(gè)和，并輸出給錯(cuò)誤多項(xiàng)式寄存器(511)，判斷迭代差值寄存器(504)是否等于零或者錯(cuò)誤位置多項(xiàng)式的維數(shù)是否大于迭代次數(shù)j:如果迭代差值寄存器(504)不等于零并且錯(cuò)誤位置多項(xiàng)式的維數(shù)不大于迭代次數(shù)j，則將迭代差值寄存器(504)的值存儲(chǔ)到非零差值寄存器(507)中，錯(cuò)誤多項(xiàng)式寄存器(511)的輸出寄存在錯(cuò)誤位置多項(xiàng)式緩存(512)中，錯(cuò)誤位置多項(xiàng)式緩存(512)將前一周期計(jì)算得到的錯(cuò)誤位置多項(xiàng)式輸出給輔助多項(xiàng)式緩存(513)；如果迭代差值寄存器(504)等于零或者錯(cuò)誤位置多項(xiàng)式的維數(shù)大于迭代次數(shù)j，則不更新非零差值寄存器507內(nèi)的值，也不更新輔助多項(xiàng)式緩存(513)；以及在每次迭代計(jì)算的最后一個(gè)周期，用多輸入加法器(503)的輸出值，對(duì)迭代差值寄存器(504)進(jìn)行更新。本發(fā)明還公開(kāi)了一種GF(213)域的平方計(jì)算電路，包括13個(gè)信號(hào)輸入端，13個(gè)信號(hào)輸出端:對(duì)第1信號(hào)輸入端與第12信號(hào)輸入端求異或,結(jié)果由第I信號(hào)輸出端輸出；對(duì)第8信號(hào)輸入端與第12信號(hào)輸入端以及第13信號(hào)輸入端求異或，結(jié)果由第2信號(hào)輸出端輸出；對(duì)第2信號(hào)輸入端與第8信號(hào)輸入端求異或，結(jié)果由第3信號(hào)輸出端輸出；對(duì)第9信號(hào)輸入端與第12信號(hào)輸入端以及第13信號(hào)輸入端求異或，結(jié)果由第4信號(hào)輸出端輸出；對(duì)第3信號(hào)輸入端、第8信號(hào)輸入端、第9信號(hào)輸入端、第12信號(hào)輸入端、第13信號(hào)輸入端求異或，結(jié)果由第5信號(hào)輸出端輸出；對(duì)第8信號(hào)輸入端與第10信號(hào)輸入端求異或，結(jié)果由第6信號(hào)輸出端輸出；對(duì)第4信號(hào)輸入端、第9信號(hào)輸入端、第10信號(hào)輸入端與第13信號(hào)輸入端求異或，結(jié)果由第7信號(hào)輸出端輸出；對(duì)第9信號(hào)輸入端與第11信號(hào)輸入端求異或,結(jié)果由第8信號(hào)輸出端輸出；對(duì)第5信號(hào)輸入端、第10信號(hào)輸入端與第11信號(hào)輸入端求異或，結(jié)果由第9信號(hào)輸出端輸出；對(duì)第10信號(hào)輸入端與第12信號(hào)輸入端求異或，結(jié)果由第10信號(hào)輸出端輸出；對(duì)第6信號(hào)輸入端、第11信號(hào)輸入端與第12信號(hào)輸入端求異或,結(jié)果由第11信號(hào)輸出端輸出；對(duì)第11信號(hào)輸入端與第13信號(hào)輸入端求異或,結(jié)果由第12信號(hào)輸出端輸出；對(duì)第7信號(hào)輸入端、第12信號(hào)輸入端與第13信號(hào)輸入端求異或,結(jié)果由第13信號(hào)輸出端輸出。本發(fā)明還公開(kāi)了一種BCH譯碼器的高速BM迭代譯碼器，包括奇數(shù)伴隨式計(jì)算電路
(102)、偶數(shù)伴隨式逐次計(jì)算及伴隨式排序電路(104)以及并行迭代譯碼電路(106)；所述奇數(shù)伴隨式計(jì)算電路(102)用于接收BCH編碼的輸入數(shù)據(jù)，以及計(jì)算所述BCH編碼的輸入數(shù)據(jù)的奇數(shù)伴隨式； 耦合到奇數(shù)伴隨式計(jì)算電路(102)的輸出端的所述偶數(shù)伴隨式逐次計(jì)算及伴隨式排序電路(104)，用于當(dāng)所述BCH編碼的輸入數(shù)據(jù)的奇數(shù)伴隨式不全為O時(shí)，計(jì)算所述BCH編碼的輸入數(shù)據(jù)的偶數(shù)伴隨式，并將計(jì)算得到的奇數(shù)伴隨式與偶數(shù)伴隨式輸出給并行迭代譯碼電路(106)；所述偶數(shù)伴隨式逐次計(jì)算及伴隨式排序電路(104)包括2t_2個(gè)第一排序寄存器單元RSiQ ^p-1)和I個(gè)第二排序寄存器單元RSP_1; P表示所述偶數(shù)伴隨式計(jì)算及伴隨式排序電路(104)的并行度，所述的BM迭代譯碼電路的糾錯(cuò)能力為t，以及，所述2t-2個(gè)第一排序寄存器單元RSi (i Φ p-Ι)的每個(gè)接收排序寄存器單元RSi_p和排序寄存器單元RSi+t+3_p的輸出，所述第二排序寄存器單元RSlri接收第一排序寄存器單元RS2t_2和排序寄存器單元
RSt> RSt_1、RSt_2......RS3的輸出，以及來(lái)自所述奇數(shù)伴隨式計(jì)算電路(102)的奇數(shù)伴隨式
S1;在所述偶數(shù)伴隨式逐次計(jì)算及伴隨式排序電路(104)的t-Ι次循環(huán)的每次的第一周期，選擇排序寄存器單元RSi+t+3_p的輸出作為所述第一排序寄存器單元RSi (i Φ p-Ι)的輸出，在每次循環(huán)的其他k-Ι個(gè)周期，選擇排序寄存器單元RSi_p的輸出作為所述第一排序寄存器單元RSi (i Φ p-Ι)的輸出；在t次循環(huán)的每次的第一周期，對(duì)應(yīng)于循環(huán)次數(shù)，依次計(jì)算伴隨式S1、排序寄存器
單元RSt、RSt_1、RSt_2......RS4, RS3的輸出的平方，作為第二排序寄存器單元RSlri的輸出，
在每次循環(huán)的其他k-Ι個(gè)周期，選擇第一排序寄存器單元RS2t_2的輸出作為第二排序寄存器單元RSlri的輸出；排序寄存器單元RSp RS2......RS& RSp的輸出作為所述偶數(shù)伴隨式逐次計(jì)算及
伴隨式排序電路(104)的輸出，以及k*p = t+l，k、p均為正整數(shù)；所述并行迭代譯碼電路(106)基于無(wú)逆運(yùn)算的BM算法利用所述偶數(shù)伴隨式逐次計(jì)算及伴隨式排序電路(104)輸出的奇數(shù)伴隨式與偶數(shù)伴隨式計(jì)算錯(cuò)誤位置多項(xiàng)式系數(shù)；并行迭代譯碼電路(106)包括第一乘法器組(502)、第二乘法器組(508)、第三乘法器組(509)、多輸入加法器(503)、加法器組(510)、錯(cuò)誤多項(xiàng)式寄存器(511)、錯(cuò)誤多項(xiàng)式位置緩存(512)、輔助多項(xiàng)式緩存(513)、非零差值寄存器(507)以及迭代差值寄存器(504)，所述乘法器和加法器均為GF域內(nèi)運(yùn)算器；對(duì)應(yīng)于所述偶數(shù)伴隨式逐次計(jì)算及伴隨式排序電路(104)的t-Ι次循環(huán)，所述并行迭代譯碼電路(106)進(jìn)行t-Ι次迭代計(jì)算，以及所述并行迭代譯碼電路(106)還進(jìn)行第t次迭代計(jì)算，在每次迭代計(jì)算的k個(gè)周期的每個(gè)周期中，第一乘法器組(502)將所述偶數(shù)伴隨式逐次計(jì)算及伴隨式排序電路(104)的輸出與錯(cuò)誤多項(xiàng)式寄存器(511)存儲(chǔ)的值相乘，多輸入加法器(503)計(jì)算第一乘法器組(502)輸出的P個(gè)積與所述多輸入加法器(503)的前一周期的計(jì)算結(jié)果的和，第三乘法器組(509)將錯(cuò)誤位置多項(xiàng)式緩存(512)的P個(gè)值分別與非零差值寄存器(507)的值相乘，第二乘法器組(508)將輔助多項(xiàng)式緩存(513)的p個(gè)值分別與迭代差值寄存器(504)的值相乘，加法器組(510)將第二乘法器(508)輸出與第三乘法器(509)輸出相加，得到P個(gè)和，并輸出給錯(cuò)誤多項(xiàng)式寄存器(511)，判斷迭代差值寄存器(504)是否等于零或者錯(cuò)誤位置多項(xiàng)式的維數(shù)是否大于迭代次數(shù)j:如果迭代差值寄存器(504)不等于零并且錯(cuò)誤位置多項(xiàng)式的維數(shù)不大于迭代次數(shù)j，則將迭代差值寄存器(504)的值存儲(chǔ)到非零差值寄存器(507)中，錯(cuò)誤多項(xiàng)式寄存器(511)的輸出寄存在錯(cuò)誤位置多項(xiàng)式緩存(512)中，錯(cuò)誤位置多項(xiàng)式緩存(512)將前一周期計(jì)算得到的錯(cuò)誤位置多項(xiàng)式輸出給輔助多項(xiàng)式緩存(513)；如果迭代差值寄存器(504)等于零或者錯(cuò)誤位置多項(xiàng)式的維數(shù)大于迭代次數(shù)j，則不更新非零差值寄存器507內(nèi)的值，也不更新輔助多項(xiàng)式緩存(513)；以及在每次迭代計(jì)算的最后一個(gè)周期，用多輸入加法器(503)的輸出值，對(duì)迭代差值寄存器(504)進(jìn)行更新。本發(fā)明還公開(kāi)了一種用于BCH譯碼器的BM迭代譯碼電路，包括奇數(shù)伴隨式計(jì)算電路(102)、偶數(shù)伴隨式逐次計(jì)算及伴隨式排序電路(104)以及并行迭代譯碼電路(106)；所述奇數(shù)伴隨式計(jì)算電路(102)用于接收BCH編碼的輸入數(shù)據(jù)，以及計(jì)算所述BCH編碼的輸入數(shù)據(jù)的奇數(shù)伴隨式；
所述偶數(shù)伴隨式逐次計(jì)算及伴隨式排序電路(104)，計(jì)算所述BCH編碼的輸入數(shù)據(jù)的偶數(shù)伴隨式，在一個(gè)周期內(nèi)，將P個(gè)伴隨式按照順序輸出給并行迭代譯碼電路(106)，其中P為所述BCH譯碼器的并行度；所述并行迭代譯碼電路(106)，用于計(jì)算所述BCH編碼的輸入數(shù)據(jù)的錯(cuò)誤方程式系數(shù)，其特征在于，在一個(gè)時(shí)鐘周期內(nèi)，所述并行迭代譯碼電路(106)將P個(gè)伴隨式轉(zhuǎn)化為P個(gè)錯(cuò)誤方程系數(shù)。本發(fā)明極大程度的減少了求解錯(cuò)誤位置方程所需的時(shí)鐘周期，降低了電路系統(tǒng)解延時(shí)，有效提高了 BCH解碼器的數(shù)據(jù)吞吐量。


當(dāng)連同附圖閱讀時(shí)，通過(guò)參考后面對(duì)示出性的實(shí)施例的詳細(xì)描述，將最佳地理解本發(fā)明以及優(yōu)選的使用模式和其進(jìn)一步的目的和優(yōu)點(diǎn)，其中附圖包括:圖1示出了本發(fā)明的迭代譯碼電路基本結(jié)構(gòu)示意圖；圖2示出了本發(fā)明的奇數(shù)伴隨式計(jì)算電路；圖3示出了本發(fā)明的偶數(shù)伴隨式逐次計(jì)算及伴隨式排序電路(糾錯(cuò)能力t = 15，并行度P = 4)；圖4示出了本發(fā)明的求解錯(cuò)誤位置多項(xiàng)式的迭代譯碼流程圖；圖5示出了本發(fā)明的并行迭代譯碼電路結(jié)構(gòu)圖(糾錯(cuò)能力t = 15，并行度p = 4)；圖6示出了本發(fā)明的偶數(shù)伴隨式逐次計(jì)算及伴隨式排序電路；圖7示出了本發(fā)明的并行迭代譯碼電路結(jié)構(gòu)圖。
具體實(shí)施例方式圖1是示出了本發(fā)明Berlekamp-Massey迭代譯碼電路的基本結(jié)構(gòu)示意圖。本發(fā)明所設(shè)計(jì)的迭代電路主要包含三個(gè)部分，奇數(shù)伴隨式的計(jì)算電路102、偶數(shù)伴隨式逐次計(jì)算及伴隨式排序電路104、并行迭代譯碼電路106。當(dāng)攜帶多位校驗(yàn)位信息的二進(jìn)制BCH編碼數(shù)據(jù)101輸入到迭代譯碼電路時(shí)，首先由奇數(shù)伴隨式計(jì)算電路102計(jì)算出該BCH編碼數(shù)據(jù)的奇數(shù)伴隨式103，當(dāng)數(shù)據(jù)中沒(méi)有錯(cuò)誤位時(shí)，所有奇數(shù)伴隨式均為0，跳出迭代譯碼。當(dāng)數(shù)據(jù)中出現(xiàn)錯(cuò)誤位時(shí)，奇數(shù)伴隨式不全為0，此時(shí)將奇數(shù)伴隨式輸入到偶數(shù)伴隨式逐次計(jì)算及伴隨式排序電路104，求出偶數(shù)伴隨式，并且按照一定順序并行輸出伴隨式105 (包括奇數(shù)伴隨式和偶數(shù)伴隨式)。該伴隨式的輸出作為并行迭代譯碼電路106的輸入，由并行迭代譯碼電路106計(jì)算出錯(cuò)誤位置方程107。1.奇數(shù)伴隨式計(jì)算電路BCH譯碼的第一個(gè)步驟為計(jì)算伴隨式。一個(gè)長(zhǎng)度為η位的二進(jìn)制發(fā)送碼字C(X)可以用多項(xiàng)式表示為C (X) = (ClriXlri+...+0^+00)其中Clri, cn_2......C0 e (0,1),為二進(jìn)制發(fā)送碼字的編碼。
通過(guò)信道后，譯碼器接收到的數(shù)據(jù)為R(x) =C (X)+E (X) = Ctv1Xlri+...+!T1X+!^)其中E(X) = GlriXlri+...+elX+e0)是信道產(chǎn)生的錯(cuò)誤圖樣，因此伴隨式可以表示為:Si = R(Qi) =CUXai) =E(Qi)式中Si為伴隨式，Cii多項(xiàng)式方程C(X)的根(CUi) = O)，因此對(duì)于無(wú)信道錯(cuò)誤(E(x) = O)的BCH輸入數(shù)據(jù)來(lái)說(shuō)，伴隨式為0，即Si = O0伴隨式的計(jì)算公式可以轉(zhuǎn)換成:Si = R ( a O = ( a n_1+rn_2 ( a n^r1 a ^r0-------------(I)= (...(rn_! a '+r^) a '+...+r^ a '+r0這表明可以通過(guò)乘法-加法循環(huán)計(jì)算操作來(lái)求得伴隨式。將輸入數(shù)據(jù)的最高位IV1與a 1相乘(GF域乘法)，計(jì)算結(jié)果與下一個(gè)輸入數(shù)據(jù)位rn_2相加；計(jì)算結(jié)果再與a 1相乘...以此類推，直到最后一位A，計(jì)算完成。圖2是示出了本發(fā)明的奇數(shù)伴隨式計(jì)算電路，其中輸入并行數(shù)據(jù)201為BCH編碼字節(jié)(Sbit)，該數(shù)據(jù)中可能包含多個(gè)錯(cuò)誤位。對(duì)于能夠糾正t個(gè)錯(cuò)誤位的二進(jìn)制BCH編碼，
需要計(jì)算t個(gè)奇數(shù)伴隨式，S1, S3, S5......S2t_i。當(dāng)BCH編碼數(shù)據(jù)并行輸入到奇數(shù)伴隨計(jì)算
電路時(shí)，首先經(jīng)過(guò)RC( a O組合邏輯電路202計(jì)算出8次乘法-加法循環(huán)計(jì)算的結(jié)果:RC(a ') = (...(Rn_m(a ') a '+^1) aa、..+rn_m_7) a ^rn言8所屬領(lǐng)域技術(shù)人員將容易意識(shí)到的是，這里每次輸入一個(gè)字節(jié)(8比特)的BCH編碼數(shù)據(jù)，以及對(duì)該I字節(jié)BCH編碼輸入，由RC (a O組合邏輯電路202執(zhí)行的乘法-加法循環(huán)計(jì)算的次數(shù)相應(yīng)為8 (與每次輸入的比特?cái)?shù)相同)，僅僅是為便于表達(dá)的需要而作為舉例，也可以采用其他比特?cái)?shù)B作為輸入數(shù)據(jù)的數(shù)量，并相應(yīng)地進(jìn)行B次乘法-加法循環(huán)計(jì)算。在圖2的奇數(shù)伴隨式計(jì)算電路的計(jì)算過(guò)程中，在一個(gè)周期內(nèi)，RCUi)計(jì)算電路 202 計(jì)算(...(Rn_m(a ”.a '+^1) aa '+...+rn_m_7) a '+r^,其中rn-m-2.- - r_m_8為輸入的一個(gè)字節(jié)的8個(gè)比特，Rn_m( a O為前一次計(jì)算存儲(chǔ)在寄存器203中的數(shù)據(jù)，RCUi)的計(jì)算結(jié)果為Rn^Ui)存儲(chǔ)在寄存器203中；在下一個(gè)周期，當(dāng)另外一個(gè)字節(jié)的數(shù)據(jù)輸入時(shí)，同樣進(jìn)行此操作，依次循環(huán)，直到最后一個(gè)字節(jié)數(shù)據(jù)輸入完成，寄存器內(nèi)的數(shù)據(jù)即為該BCH編碼數(shù)據(jù)的奇數(shù)伴隨式204。根據(jù)前面公式，當(dāng)無(wú)錯(cuò)誤出現(xiàn)時(shí)Si = O ;因此當(dāng)奇數(shù)伴隨式全為O時(shí)，表明數(shù)據(jù)無(wú)錯(cuò)誤需要糾正，跳出該迭代譯碼電路。當(dāng)奇數(shù)伴隨式不全為O時(shí)，這些奇數(shù)伴隨式將會(huì)被發(fā)送到偶數(shù)伴隨式逐次計(jì)算及伴隨式排序電路104進(jìn)行處理。2.偶數(shù)伴隨式逐次計(jì)算及伴隨式排序電路偶數(shù)伴隨式逐次計(jì)算及伴隨式排序電路104的主要特點(diǎn)是，伴隨式在按照一定順序并行輸出的同時(shí)，只采用一個(gè)GF域平方計(jì)算單元，逐次計(jì)算出偶數(shù)伴隨式。對(duì)于BCH編碼偶數(shù)伴隨式求解有如下GF域計(jì)算公式，
權(quán)利要求
1.一種GF(213)域的平方計(jì)算電路，包括13個(gè)信號(hào)輸入端，13個(gè)信號(hào)輸出端: 對(duì)第I信號(hào)輸入端與第12信號(hào)輸入端求異或，結(jié)果由第I信號(hào)輸出端輸出； 對(duì)第8信號(hào)輸入端與第12信號(hào)輸入端以及第13信號(hào)輸入端求異或，結(jié)果由第2信號(hào)輸出端輸出； 對(duì)第2信號(hào)輸入端與第8信號(hào)輸入端求異或，結(jié)果由第3信號(hào)輸出端輸出； 對(duì)第9信號(hào)輸入端與第12信號(hào)輸入端以及第13信號(hào)輸入端求異或，結(jié)果由第4信號(hào)輸出端輸出； 對(duì)第3信號(hào)輸入端、第8信號(hào)輸入端、第9信號(hào)輸入端、第12信號(hào)輸入端、第13信號(hào)輸入端求異或，結(jié)果由第5信號(hào)輸出端輸出； 對(duì)第8信號(hào)輸入端與第10信號(hào)輸入端求異或，結(jié)果由第6信號(hào)輸出端輸出； 對(duì)第4信號(hào)輸入端、第9信號(hào)輸入端、第10信號(hào)輸入端與第13信號(hào)輸入端求異或，結(jié)果由第7信號(hào)輸出端輸出； 對(duì)第9信號(hào)輸入端與第11信號(hào)輸入端求異或，結(jié)果由第8信號(hào)輸出端輸出； 對(duì)第5信號(hào)輸入端、第10信號(hào)輸入端與第11信號(hào)輸入端求異或，結(jié)果由第9信號(hào)輸出端輸出； 對(duì)第10信號(hào)輸入端與第12信號(hào)輸入端求異或,結(jié)果由第10信號(hào)輸出端輸出； 對(duì)第6信號(hào)輸入端、第11信號(hào)輸入端與第12信號(hào)輸入端求異或，結(jié)果由第11信號(hào)輸出端輸出； 對(duì)第11信號(hào)輸入端與第13信號(hào)輸入端求異或，結(jié)果由第12信號(hào)輸出端輸出； 對(duì)第7信號(hào)輸入端、第12信號(hào)輸入端與第13信號(hào)輸入端求異或，結(jié)果由第13信號(hào)輸出端輸出。
全文摘要
本發(fā)明公開(kāi)了GF(213)域的平方計(jì)算電路，包括多個(gè)異或門(mén)，13個(gè)信號(hào)輸入端，13個(gè)信號(hào)輸出端。
文檔編號(hào)H03M13/15GK103138770SQ20131003951
公開(kāi)日2013年6月5日 申請(qǐng)日期2010年1月12日 優(yōu)先權(quán)日2010年1月12日
發(fā)明者殷雪冰 申請(qǐng)人:北京憶恒創(chuàng)源科技有限公司