專利名稱：一種基于雙歸一化修正因子的ldpc譯碼器及譯碼方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種譯碼器及一種譯碼方法，尤其涉及一種基于雙歸一化修正因子的LDPC譯碼器結(jié)構(gòu)及一種譯碼方法。
背景技術(shù)：
隨著人們對通信的更新、更高的要求，無線與移動通信應用的持續(xù)快速發(fā)展，研究和應用新技術(shù)以提高無線通信的頻譜利用率，最大限度地利用各種資源，為未來需求提供大容量通信能力，是全球無線通信技術(shù)領(lǐng)域的研究熱點。LDPC (Low Density Parity Check Code，低密度奇偶校驗碼，簡稱 “LDPC”)最早由R.Gallager在1962年提出。但此后長期被人們忽視，直到1996年被Mkay、Neal等人重新“發(fā)現(xiàn)”。LDPC碼是一種基于稀疏奇偶校驗矩陣的分組碼，在采用置信傳播算法進行譯碼時能提供約8dB或者更高的編碼增益，可以用來大大降低無線設備的發(fā)送功率并減少天線尺寸。由于LDPC碼具有接近香農(nóng)極限的優(yōu)異性能，以及具有譯碼復雜度低、譯碼吞吐率高的優(yōu)點，十分便于硬件實現(xiàn)，這使其逐漸成為研究和應用領(lǐng)域的熱點。雙歸一化修正的譯碼器結(jié)構(gòu)，其硬件實現(xiàn)復雜度低、譯碼的誤碼率性能接近置信傳播算法，具有重大的實用意義。但是現(xiàn)有的譯碼器電路復雜，誤碼率較高。

發(fā)明內(nèi)容
為了克服上述現(xiàn)有技術(shù)的不足，本發(fā)明提供一種基于雙歸一化修正因子的LDPC譯碼器，包括信道數(shù)據(jù)存儲模塊，用于接收信道數(shù)據(jù)，并將信道數(shù)據(jù)輸入至變量節(jié)點外信息數(shù)據(jù)存儲模塊及變量運算模塊；變量節(jié)點外信息數(shù)據(jù)存儲模塊，用于接收信道數(shù)據(jù)及變量運算模塊輸出的變量節(jié)點外信息數(shù)據(jù)和變量節(jié)點比特信息數(shù)據(jù)；校驗運算模塊，用于接收變量節(jié)點外信息數(shù)據(jù)和變量節(jié)點信息比特數(shù)據(jù)，并將校驗節(jié)點外信息數(shù)據(jù)輸出至校驗節(jié)點外信息數(shù)據(jù)存儲模塊，所述校驗運算模塊將變量節(jié)點信息比特數(shù)據(jù)進行奇偶校驗，并將奇偶校驗結(jié)果輸出至輸出模塊；校驗節(jié)點外信息數(shù)據(jù)存儲模塊，用于接收所述校驗運算模塊輸出的數(shù)據(jù)并對所述校驗運算模塊輸出的數(shù)據(jù)進行緩存，所述校驗節(jié)點外信息數(shù)據(jù)存儲模塊將數(shù)據(jù)輸出至所述變量運算模塊；所述變量運算模塊，用于接收所述校驗節(jié)點外信息數(shù)據(jù)存儲模塊輸出數(shù)據(jù)和所述信道數(shù)據(jù)存儲模塊所輸出的數(shù)據(jù)，并產(chǎn)生變量節(jié)點外信息數(shù)據(jù)和變量節(jié)點比特信息數(shù)據(jù)，并將變量節(jié)點外信息數(shù)據(jù)和變量節(jié)點比特信息數(shù)據(jù)輸出至所述變量節(jié)點外信息數(shù)據(jù)存儲模塊；所述輸出模塊，用于根據(jù)所述校驗運算單元輸出的奇偶校驗結(jié)果以及迭代次數(shù)控制輸出變量節(jié)點的比特信息數(shù)據(jù)至電路外部。
本發(fā)明的進一步改進為，所述校驗運算模塊包括多個校驗運算單元和兩倍于校驗運算單元的修正運算單元，所述校驗運算單元產(chǎn)生最小值與次小值兩個輸出，每個校驗運算單元與2個所述修正運算單元連接，所述修正運算單元分別完成對所述最小值與所述次小值的修正運算。本發(fā)明的進一步改進為，其中連接于校驗運算單元的第一個修正單元利用歸一化修正因子λ i對所述校驗運算單元中計算得出的最小值進行歸一化修正，其中第二個修正單元利用歸一化修正因子λ 2對所述校驗運算單元中計算得出的次小值進行歸一化修正，所述最小值與次小值分別經(jīng)兩個修正運算單元修正后產(chǎn)生校驗節(jié)點外信息數(shù)據(jù)，所述修正運算單元執(zhí)行乘法修正或減法修正，或執(zhí)行基于乘法、減法的修正。本發(fā)明的進一步改進為，所述信道數(shù)據(jù)存儲模塊在第一次迭代運算中將信道數(shù)據(jù)輸入至所述變量節(jié)點外信息數(shù)據(jù)存儲模塊及所述變量運算模塊，在其他迭代運算中將信道數(shù)據(jù)輸入所述變量運算模塊。本發(fā)明的進一步改進為，所述變量節(jié)點外信息數(shù)據(jù)存儲模塊，在第一次迭代運算中接收信道數(shù)據(jù)存儲模塊輸出的信道數(shù)據(jù)及所述變量運算模塊輸出的變量節(jié)點外信息數(shù)據(jù)和變量節(jié)點比特信息數(shù)據(jù)，在其他迭代運算中接收所述變量運算模塊輸出的變量節(jié)點外信息數(shù)據(jù)和變量節(jié)點比特信息數(shù)據(jù)。本發(fā)明的進一步改進為，所述λ P λ 2滿足以下公式:
權(quán)利要求
1.一種基于雙歸一化修正因子的LDPC譯碼器，其特征在于:包括 信道數(shù)據(jù)存儲模塊，用于接收信道數(shù)據(jù)，并將信道數(shù)據(jù)輸入至變量節(jié)點外信息數(shù)據(jù)存儲模塊及變量運算模塊； 變量節(jié)點外信息數(shù)據(jù)存儲模塊，用于接收信道數(shù)據(jù)及變量運算模塊輸出的變量節(jié)點外信息數(shù)據(jù)和變量節(jié)點比特信息數(shù)據(jù)； 校驗運算模塊，用于接收變量節(jié)點外信息數(shù)據(jù)和變量節(jié)點信息比特數(shù)據(jù)，并將校驗節(jié)點外信息數(shù)據(jù)輸出至校驗節(jié)點外信息數(shù)據(jù)存儲模塊，所述校驗運算模塊將變量節(jié)點信息比特數(shù)據(jù)進行奇偶校驗，并將奇偶校驗結(jié)果輸出至輸出模塊； 校驗節(jié)點外信息數(shù)據(jù)存儲模塊，用于接收所述校驗運算模塊輸出的數(shù)據(jù)并對所述校驗運算模塊輸出的數(shù)據(jù)進行緩存，所述校驗節(jié)點外信息數(shù)據(jù)存儲模塊將數(shù)據(jù)輸出至所述變量運算模塊； 所述變量運算模塊，用于接收所述校驗節(jié)點外信息數(shù)據(jù)存儲模塊輸出數(shù)據(jù)和所述信道數(shù)據(jù)存儲模塊所輸出的數(shù)據(jù)，并產(chǎn)生變量節(jié)點外信息數(shù)據(jù)和變量節(jié)點比特信息數(shù)據(jù)，并將變量節(jié)點外信息數(shù)據(jù)和變量節(jié)點比特信息 數(shù)據(jù)輸出至所述變量節(jié)點外信息數(shù)據(jù)存儲模塊； 所述輸出模塊，用于根據(jù)所述校驗運算單元輸出的奇偶校驗結(jié)果以及迭代次數(shù)控制輸出變量節(jié)點的比特信息數(shù)據(jù)至電路外部。
2.根據(jù)權(quán)利要求1所述基于雙歸一化修正因子的LDPC譯碼器，其特征在于:所述校驗運算模塊包括多個校驗運算單元和兩倍于校驗運算單元的修正運算單元，所述校驗運算單元產(chǎn)生最小值與次小值兩個輸出，每個校驗運算單元與2個所述修正運算單元連接，所述修正運算單元分別完成對所述最小值與所述次小值的修正運算。
3.根據(jù)權(quán)利要求2所述基于雙歸一化修正因子的LDPC譯碼器，其特征在于:其中連接于校驗運算單元的第一個修正單元利用歸一化修正因子λ i對所述校驗運算單元中計算得出的最小值進行歸一化修正，其中第二個修正單元利用歸一化修正因子λ 2對所述校驗運算單元中計算得出的次小值進行歸一化修正，所述最小值與次小值分別經(jīng)兩個修正運算單元修正后產(chǎn)生校驗節(jié)點外信息數(shù)據(jù)，所述修正運算單元執(zhí)行乘法修正或減法修正，或執(zhí)行基于乘法、減法的修正。
4.根據(jù)權(quán)利要求1所述基于雙歸一化修正因子的LDPC譯碼器，其特征在于:所述信道數(shù)據(jù)存儲模塊在第一次迭代運算中將信道數(shù)據(jù)輸入至所述變量節(jié)點外信息數(shù)據(jù)存儲模塊及所述變量運算模塊，在其他迭代運算中將信道數(shù)據(jù)輸入所述變量運算模塊。
5.根據(jù)權(quán)利要求1所述基于雙歸一化修正因子的LDPC譯碼器，其特征在于:所述變量節(jié)點外信息數(shù)據(jù)存儲模塊，在第一次迭代運算中接收信道數(shù)據(jù)存儲模塊輸出的信道數(shù)據(jù)及所述變量運算模塊輸出的變量節(jié)點外信息數(shù)據(jù)和變量節(jié)點比特信息數(shù)據(jù)，在其他迭代運算中接收所述變量運算模塊輸出的變量節(jié)點外信息數(shù)據(jù)和變量節(jié)點比特信息數(shù)據(jù)。
6.根據(jù)權(quán)利要求1所述基于雙歸一化修正因子的LDPC譯碼器，其特征在于:所述λ1、λ 2滿足以下公式:
7.一種使用如權(quán)利要求1所述譯碼器的譯碼方法，包括緩存信道數(shù)據(jù)、迭代運算和數(shù)據(jù)輸出三個步驟，其特征在于:所述迭代運算步驟中進一步包括校驗運算和變量運算，所述校驗運算包括按照校驗矩陣計算相關(guān)變量節(jié)點外信息數(shù)據(jù)中的最小值與次小值，將所述最小值與次小值的結(jié)果分別采用兩個歸一化修正因子λ JP λ 2進行修正后將結(jié)果進行緩存。
8.根據(jù)權(quán)利要求7所述譯碼方法，其特征在于:所述校驗運算模塊包括多個校驗運算單元和兩倍于校驗運算單元的修正運算單元，所述校驗運算單元產(chǎn)生最小值與次小值兩個輸出，每個校驗運算單元與2個所述修正運算單元連接，所述修正運算單元分別完成對所述最小值與所述次小值的修正運算，其中連接于校驗運算單元的第一個修正單元利用歸一化修正因子λ ^寸所述校驗運算單元中計算得出的最小值進行歸一化修正，其中第二個修正單元利用歸一化修正因子λ 2對所述校驗運算單元中計算得出的次小值進行歸一化修正。所述最小值與次小值分別經(jīng)兩個修正運算單元修正后產(chǎn)生校驗節(jié)點外信息數(shù)據(jù)。
9.根據(jù)權(quán)利要求1所述譯碼方法，其特征在于:所述信道數(shù)據(jù)存儲模塊在第一次迭代運算中將信道數(shù)據(jù)輸入至所述變量節(jié)點外信息數(shù)據(jù)存儲模塊及所述變量運算模塊，在其他迭代運算中將信道數(shù)據(jù)輸入所述變量運算模塊。
10.根據(jù)權(quán)利要求1所述譯碼方法，其特征在于:所述變量節(jié)點外信息數(shù)據(jù)存儲模塊，在第一次迭代運算中接收信道數(shù)據(jù)存儲模塊輸出的信道數(shù)據(jù)及所述變量運算模塊輸出的變量節(jié)點外信息數(shù)據(jù)和變量節(jié)點比特信息數(shù)據(jù)，在其他迭代運算中接收所述變量運算模塊輸出的變量節(jié)點外信息數(shù)據(jù) 和變量節(jié)點比特信息數(shù)據(jù)。
全文摘要
本發(fā)明提供一種基于雙歸一化修正因子的LDPC譯碼器及譯碼方法。所述譯碼器電路包括信道數(shù)據(jù)存儲模塊、變量節(jié)點外信息數(shù)據(jù)存儲模塊、基于雙歸一化修正因子λ1和λ2的校驗運算模塊、校驗節(jié)點外信息數(shù)據(jù)存儲模塊、變量運算模塊和輸出模塊，所述譯碼器采用一種雙歸一化修正因子λ1和λ2的譯碼方法，其中第一個修正因子λ1對所述校驗運算單元中計算得出的最小值進行歸一化修正，其中第二個修正因子λ2對所述校驗運算單元中計算得出的次小值進行歸一化修正，所述雙歸一化修正因子λ1和λ2由最小-和算法及置信傳播算法中校驗節(jié)點運算結(jié)果的均值計算得出。本發(fā)明的譯碼器在保證電路復雜度不變的前提下，提高了譯碼器的誤碼率性能。
文檔編號H03M13/11GK103152057SQ201310041628
公開日2013年6月12日 申請日期2013年2月1日 優(yōu)先權(quán)日2013年2月1日
發(fā)明者張巖, 陳金雷 申請人:哈爾濱工業(yè)大學深圳研究生院