本申請要求在2012年2月28日提交的日本專利申請No.2012-041199的優(yōu)先權(quán)，其通過引用被整體合并在此。

背景技術(shù)：
本公開涉及輸出裝置，該輸出裝置與時(shí)鐘信號同步地輸出數(shù)據(jù)信號。

技術(shù)實(shí)現(xiàn)要素：
[要解決的問題]與時(shí)鐘信號同步地輸出數(shù)據(jù)信號的輸出裝置的一個(gè)示例是具有在圖8中所示的配置的輸出裝置。在圖8中所示的輸出裝置120包括輸出緩沖器124和驅(qū)動輸出緩沖器124的驅(qū)動單元122。驅(qū)動單元122包括觸發(fā)器126和驅(qū)動電路，該驅(qū)動電路將從觸發(fā)器126供應(yīng)的驅(qū)動信號的波形整形，并且輸出該信號。在圖8中所示的示例中，反相器128A和128B被用作驅(qū)動電路。雖然未示出，但是輸出緩沖器124使用供應(yīng)上限輸出電壓和下限輸出電壓的電源來運(yùn)行。而驅(qū)動單元122使用與由輸出緩沖器124使用的電源不同的電源來運(yùn)行。即，在驅(qū)動單元122中的觸發(fā)器126與驅(qū)動電路128A和128B使用同一電源來運(yùn)行。如圖9中所示，在驅(qū)動單元122中的觸發(fā)器126中與時(shí)鐘信號的上升沿同步地采樣和保持?jǐn)?shù)據(jù)信號，并且向節(jié)點(diǎn)A輸出所述數(shù)據(jù)信號。向節(jié)點(diǎn)A輸出的數(shù)據(jù)信號被驅(qū)動電路128A和128B反相，并且反相信號被輸出為驅(qū)動信號。驅(qū)動信號被輸入到PMOS（P溝道金屬氧化物半導(dǎo)體（MOS）晶體管）130A和NMOS（n溝道MOS晶體管）130B中的每一個(gè)的柵極。當(dāng)數(shù)據(jù)信號是H（高）電平時(shí)，從觸發(fā)器126輸出的數(shù)據(jù)信號是H（高）。該H電平被驅(qū)動電路128A和128B反相為L（低）電平，并且在輸出緩沖器124中，PMOS130A導(dǎo)通，并且NMOS130B截止。因此，輸出端被連接到上限輸出電壓，并且輸出信號電平變?yōu)镠。相反，當(dāng)數(shù)據(jù)信號是L（低）時(shí)，輸出信號被連接到下限輸出電壓，并且電平變?yōu)長。如在圖9中的時(shí)序圖中所示，從電源向驅(qū)動單元流動的電流的數(shù)量根據(jù)數(shù)據(jù)信號的電平是否改變而變化。該數(shù)量也根據(jù)數(shù)據(jù)信號是否進(jìn)行L至H轉(zhuǎn)變或H至L轉(zhuǎn)變。在圖9中所示的示例中，由驅(qū)動單元消耗的電流在時(shí)鐘信號的上升沿處具有峰值。具體地說，當(dāng)向節(jié)點(diǎn)A輸出的數(shù)據(jù)信號從L改變?yōu)镠時(shí)電流具有最大峰值，當(dāng)向節(jié)點(diǎn)A輸出的數(shù)據(jù)信號從H改變?yōu)長時(shí)電流具有第二最大峰值，并且當(dāng)數(shù)據(jù)信號不改變時(shí)具有最小峰值。以這種方式，由驅(qū)動單元122消耗的電流的數(shù)量根據(jù)向節(jié)點(diǎn)A輸出的數(shù)據(jù)信號的電平而變化。因此，根據(jù)向節(jié)點(diǎn)A輸出的數(shù)據(jù)信號來生成電源的不同數(shù)量的噪聲或在電壓上的波動。結(jié)果，在輸出信號中的抖動或定時(shí)波動增加。這是嚴(yán)重的問題，特別是例如當(dāng)多個(gè)輸出裝置120使用同一電源運(yùn)行時(shí)。在圖10中所示的輸出裝置132中，由驅(qū)動單元122使用的電源的電壓和由輸出緩沖器124使用的電源的電壓不同。因此，在圖8中所示的輸出裝置120中的觸發(fā)器126之前增加電平位移器（L/S）134A和134B。在輸出裝置132中，通過電平位移器134A和134B來移位數(shù)據(jù)信號的電壓電平和時(shí)鐘信號的電壓電平，使得數(shù)據(jù)和時(shí)鐘信號的電壓電平與由輸出緩沖器124使用的電源的電壓匹配。當(dāng)由輸出緩沖器124使用的電源的電壓大于驅(qū)動單元122的電壓時(shí)，因?yàn)橛|發(fā)器126與驅(qū)動電路128A和128B在由輸出緩沖器124使用的電源的電壓下運(yùn)行，所以電流消耗可能增加。結(jié)果，電源噪聲可能增大，并且在輸出電壓信號中的抖動可能大于在圖8中所示的輸出裝置120中的抖動。在日本未審查專利申請公開No.2005-318264（專利文獻(xiàn)）中示出了用于解決如上所述的電源噪聲的問題的現(xiàn)有技術(shù)的一個(gè)示例。如圖11中所示，在本專利文獻(xiàn)中示出的輸出裝置146包括取消數(shù)據(jù)生成電路148、虛輸出緩沖器150A和輸出緩沖器150B。如在圖12中的時(shí)序圖中所示，在輸出裝置146中，數(shù)據(jù)信號與時(shí)鐘信號同步地改變，并且，從輸出緩沖器150B輸出數(shù)據(jù)信號。取消數(shù)據(jù)生成電路148生成取消數(shù)據(jù)信號，當(dāng)數(shù)據(jù)信號不改變時(shí)該取消數(shù)據(jù)信號與時(shí)鐘信號的上升沿同步地改變，并且從虛輸出緩沖器150A輸出該取消數(shù)據(jù)信號。如圖12中的時(shí)序圖中所示，當(dāng)數(shù)據(jù)信號與時(shí)鐘信號的上升沿同步地改變時(shí)電流在輸出緩沖器150B中流動。當(dāng)取消數(shù)據(jù)信號與時(shí)鐘信號的上升沿同步地改變時(shí)，即，當(dāng)數(shù)據(jù)信號不改變時(shí)，在虛輸出緩沖器150A中流動相同數(shù)量的電流。因此，輸出裝置146作為整體與時(shí)鐘信號的每一個(gè)上升沿同步地消耗相同的電流。即，在上述專利文獻(xiàn)中描述的輸出裝置146中，取消數(shù)據(jù)生成電路使得能夠當(dāng)數(shù)據(jù)信號不改變時(shí)在時(shí)鐘信號的上升沿處消耗與當(dāng)數(shù)據(jù)信號改變時(shí)消耗的電流的數(shù)量相同的電流的數(shù)量。由此，實(shí)現(xiàn)了由輸出裝置作為整體消耗的電流的數(shù)量不取決于數(shù)據(jù)信號是否改變或不改變。該技術(shù)可以減小在輸出電壓信號中的抖動。然而，該技術(shù)增大電路規(guī)模，因?yàn)樾枰∠麛?shù)據(jù)生成電路148和虛輸出緩沖器150A。另外，取消數(shù)據(jù)生成電路148生成的在電源中的噪聲可能是問題。[用于解決問題的手段]因此，本發(fā)明的一個(gè)示例性目的是提供一種輸出裝置，該輸出裝置可以減小在輸出信號中的抖動，而不增大電路規(guī)模和電流消耗。根據(jù)本發(fā)明的一個(gè)方面，提供了一種輸出裝置，包括：輸出緩沖器，所述輸出緩沖器包括：在第一電源電壓和輸出輸出信號的輸出端之間連接的第一緩沖器開關(guān)；以及在所述輸出端和第二電源電壓之間連接的第二緩沖器開關(guān)；驅(qū)動單元，所述驅(qū)動單元接收時(shí)鐘信號和數(shù)據(jù)信號，并且與所述時(shí)鐘信號同步地驅(qū)動所述輸出緩沖器，所述驅(qū)動單元包括：第一和第二驅(qū)動電路，所述第一和第二驅(qū)動電路使用同一電源來運(yùn)行，所述第一和第二驅(qū)動電路分別驅(qū)動所述第一和第二緩沖器開關(guān)；以及信號切換裝置，所述信號切換裝置根據(jù)所述數(shù)據(jù)信號的邏輯電平來選擇所述第一和第二驅(qū)動電路中的一個(gè)，并且向所述驅(qū)動電路中的所選擇的一個(gè)供應(yīng)選擇信號，所述選擇信號具有與所述時(shí)鐘信號的邏輯電平的改變同步地改變的選擇信號電平，其中，所述第一和第二驅(qū)動電路中的所選擇的一個(gè)向所述第一和第二緩沖器開關(guān)中的對應(yīng)的一個(gè)輸出驅(qū)動信號，所述驅(qū)動信號具有與所述時(shí)鐘信號的所述邏輯電平同步地改變的驅(qū)動信號電平。根據(jù)本發(fā)明的另一個(gè)方面，提供了一種半導(dǎo)體集成電路，包括多個(gè)根據(jù)權(quán)利要求1至3中的任何一項(xiàng)所述的輸出裝置，其中：在所述多個(gè)驅(qū)動裝置中的所述第一和第二驅(qū)動電路使用同一電源來運(yùn)行。根據(jù)本發(fā)明的另一個(gè)方面，提供了一種半導(dǎo)體集成電路，包括：多個(gè)根據(jù)權(quán)利要求1至3中的任何一項(xiàng)所述的輸出裝置以及求和電路，其中：在所述多個(gè)驅(qū)動裝置中的所述第一和第二驅(qū)動電路使用同一電源來運(yùn)行；所述輸出裝置中的每一個(gè)進(jìn)一步包括電流生成器，當(dāng)所述輸出信號具有第一邏輯電平時(shí)所述電流生成器生成固定的輸出電流；以及所述求和電路將由所述多個(gè)輸出裝置中的每一個(gè)生成的所述輸出電流相加以生成求和的輸出信號。根據(jù)本發(fā)明的另一個(gè)方面，提供了一種數(shù)模轉(zhuǎn)換器，包括：解碼器、多個(gè)根據(jù)權(quán)利要求1至3中的任何一項(xiàng)所述的輸出裝置以及求和電路，其中：所述解碼器接收數(shù)字輸入信號，并且將所述數(shù)字輸入信號轉(zhuǎn)換為將被供應(yīng)到所述多個(gè)輸出裝置中的每一個(gè)的所述數(shù)據(jù)信號；在所述多個(gè)驅(qū)動裝置中的所述第一和第二驅(qū)動電路使用同一電源來運(yùn)行；所述輸出裝置中的每一個(gè)進(jìn)一步包括電流生成器，當(dāng)所述輸出信號具有第一邏輯電平時(shí)所述電流生成器生成固定輸出電流；以及所述求和電路將由所述多個(gè)輸出裝置中的每一個(gè)生成的所述輸出電流相加，以生成與所述輸入數(shù)字信號對應(yīng)的模擬輸出信號。[本發(fā)明的效果]該示例性輸出裝置在時(shí)鐘信號的每一個(gè)邊緣生成基本相同幅度的電源噪聲。因此，可以減小在輸出信號中的抖動的出現(xiàn)。另外，因?yàn)椴恍枰T如取消數(shù)據(jù)生成電路和虛輸出緩沖器的電路，所以電路規(guī)模和電流消耗電流小。因此，示例性輸出裝置在低成本和低電源噪聲上具有優(yōu)點(diǎn)。而且，示例性輸出裝置防止在輸出信號中的抖動的出現(xiàn)，即使當(dāng)輸出不同的數(shù)據(jù)信號的多個(gè)輸出裝置使用同一電源運(yùn)行時(shí)。因此，示例性輸出裝置可以有益地用于構(gòu)造諸如數(shù)模（D/A）轉(zhuǎn)換器的各種電路單元。附圖說明圖1是示出根據(jù)本發(fā)明的實(shí)施例的輸出裝置的示意配置的概念圖；圖2是示出在圖1中所示的輸出裝置的運(yùn)行的示例的時(shí)序圖；圖3是示出根據(jù)本發(fā)明的實(shí)施例的輸出裝置的特定配置的電路圖；圖4是示出驅(qū)動單元的配置的示例的電路圖；圖5是示出吉爾伯特單元（Gilbertcell）的配置的示例的電路圖；圖6是示出根據(jù)本發(fā)明的實(shí)施例的輸出裝置被應(yīng)用到的D/A轉(zhuǎn)換器的配置的電路圖；圖7是示出用于數(shù)據(jù)信號的電平位移器的配置的另一個(gè)示例的電路圖；圖8是示出已知輸出裝置的配置的示例的電路圖；圖9是示出在圖8中所示的輸出裝置的運(yùn)行的示例的時(shí)序圖；圖10是示出另一種已知輸出裝置的配置的示例的電路圖；圖11是示出在專利文獻(xiàn)中描述的輸出裝置的配置的示例的電路圖；以及圖12是示出在圖11中所示的輸出裝置的運(yùn)行的示例的時(shí)序圖。[附圖標(biāo)號]10、30、96、120、132、144、146輸出裝置12、32、122驅(qū)動單元14、34、124輸出緩沖器16信號切換裝置18、18A、18B、48A、48B、128A、128B驅(qū)動電路20A、20B開關(guān)36A上限輸出電壓生成單元36B下限輸出電壓生成單元38電壓至電流轉(zhuǎn)換單元44A、44B、134A、134B電平位移器（L/S）46吉爾伯特單元64、84電流源66A、66B、72A、72B、88A、88B、130APMOS76A、76B、112反相器62A、62B差動放大器68A、68B、70A、70B、74A、74B、130BNMOS78A、78B、110緩沖器80A、80B放大器82A、82B、82C、82D開關(guān)86差動對90數(shù)模轉(zhuǎn)換器92時(shí)鐘分發(fā)單元94數(shù)據(jù)解碼單元98時(shí)鐘緩沖器100時(shí)鐘電平位移器102時(shí)鐘分發(fā)網(wǎng)絡(luò)104、108、126觸發(fā)器106解碼器148取消數(shù)據(jù)生成電路150A虛輸出緩沖器150B輸出緩沖器具體實(shí)施方式下面參考附圖詳細(xì)描述根據(jù)本公開的示例性輸出裝置。圖1是示出根據(jù)本公開的示例性實(shí)施例的輸出裝置的示意配置的概念圖。在圖1中所示的輸出裝置10接收數(shù)據(jù)信號，并且與時(shí)鐘信號同步地輸出與數(shù)據(jù)信號對應(yīng)的電壓信號（輸出信號）。輸出裝置10包括驅(qū)動單元12和輸出緩沖器14。雖然未示出，輸出緩沖器14使用供應(yīng)上限輸出電壓和下限輸出電壓的電源來運(yùn)行。驅(qū)動單元12使用與由輸出緩沖器14使用的電源不同的電源來運(yùn)行。驅(qū)動單元12驅(qū)動輸出緩沖器14。輸出緩沖器14包括第一開關(guān)20A和第二開關(guān)20B，并且輸出電壓信號。驅(qū)動單元12包括信號切換裝置16和驅(qū)動電路18，其輸出用于驅(qū)動輸出緩沖器14的驅(qū)動信號。信號切換裝置16和驅(qū)動電路18使用同一電源運(yùn)行。然而，注意信號切換裝置16和驅(qū)動電路18可以使用不同的電源來運(yùn)行。驅(qū)動電路18包括輸出第一驅(qū)動信號的第一驅(qū)動電路18A和輸出第二驅(qū)動信號的第二驅(qū)動電路18B。信號切換裝置16根據(jù)數(shù)據(jù)信號的電平來進(jìn)行切換，并且起將時(shí)鐘信號輸入到第一和第二驅(qū)動電路18A和18B中的一個(gè)的功能。即，信號切換裝置16向驅(qū)動電路18A和18B中的一個(gè)輸出時(shí)鐘信號，以使得該驅(qū)動電路中的一個(gè)處于活動狀態(tài)。信號切換裝置16向驅(qū)動電路18A和18B中的另一個(gè)輸出使得輸出驅(qū)動信號的驅(qū)動電路中的另一個(gè)處于不活動狀態(tài)的信號。即，驅(qū)動電路18A和18B中的另一個(gè)輸出使得在輸出緩沖器14中的開關(guān)20A和20B中的對應(yīng)的一個(gè)斷開的信號。例如，當(dāng)數(shù)據(jù)信號處于邏輯H電平時(shí)，通過信號切換裝置16的節(jié)點(diǎn)A向第一驅(qū)動電路18A輸入時(shí)鐘信號，而通過節(jié)點(diǎn)B向第二驅(qū)動電路18B輸入邏輯L電平信號。在該情況下，從第一驅(qū)動電路18A輸出作為第一驅(qū)動信號的時(shí)鐘信號，并且，從第二驅(qū)動電路18B輸出作為第二驅(qū)動信號的L信號。當(dāng)數(shù)據(jù)信號是L時(shí)，通過信號切換裝置16的節(jié)點(diǎn)B向第二驅(qū)動電路18B輸入時(shí)鐘信號，而通過節(jié)點(diǎn)A向第一驅(qū)動電路18A輸入L信號。在該情況下，從第一驅(qū)動電路18A輸出作為第一驅(qū)動信號的L信號，并且，從第二驅(qū)動電路18B輸出作為第二驅(qū)動信號的時(shí)鐘信號。即，第一和第二驅(qū)動電路18A和18B中的一個(gè)向輸出緩沖器14輸出作為第一和第二驅(qū)動信號中的一個(gè)的、其電平根據(jù)時(shí)鐘信號的電平而變化的驅(qū)動信號。驅(qū)動電路中的另一個(gè)向輸出緩沖器14輸出L信號。可以例如通過開關(guān)、多路分配器、吉爾伯特單元或電壓倍增器來構(gòu)造信號切換裝置16。輸出緩沖器14包括第一開關(guān)20A和第二開關(guān)20B。被第一驅(qū)動信號驅(qū)動的第一開關(guān)20A被布置于輸出輸出信號的輸出緩沖器14的輸出端和供應(yīng)上限輸出電壓的第一電源之間。被第二驅(qū)動信號驅(qū)動的第二開關(guān)20B被布置于輸出緩沖器14的輸出端和供應(yīng)下限輸出電壓的第二電源之間。第一和第二開關(guān)20A和20B被驅(qū)動使得它們不同時(shí)被導(dǎo)通，以便上限輸出電壓和下限輸出電壓不彼此連接。當(dāng)信號切換裝置16向第一驅(qū)動電路供應(yīng)時(shí)鐘信號時(shí)，第一驅(qū)動信號根據(jù)時(shí)鐘信號的電平而是H或L。當(dāng)?shù)谝或?qū)動信號是H時(shí)，第一開關(guān)20A被導(dǎo)通，并且將輸出裝置10的輸出端連接到上限輸出電壓。另一方面，第二驅(qū)動信號被保持在L電平，并且第二開關(guān)20B被保持?jǐn)嚅_。當(dāng)信號切換裝置16向第二驅(qū)動電路供應(yīng)時(shí)鐘信號時(shí)，第二驅(qū)動信號根據(jù)時(shí)鐘信號的電平而是H或L。當(dāng)?shù)诙?qū)動信號是H時(shí)，第二開關(guān)20B被導(dǎo)通并且將輸出裝置10的輸出端連接到下限輸出電壓。另一方面，第一驅(qū)動信號被保持在L電平上，并且第一開關(guān)20A被保持?jǐn)嚅_。即，信號切換裝置16向第一和第二驅(qū)動電路18A和18B中的被選擇的一個(gè)供應(yīng)時(shí)鐘信號，并且向第一和第二驅(qū)動電路中的另一個(gè)供應(yīng)固定電平信號。因此，驅(qū)動電路中的被選擇的一個(gè)輸出在H和L電平之間改變的驅(qū)動信號，并且在輸出緩沖器14中的開關(guān)20A和20B中的對應(yīng)的一個(gè)被導(dǎo)通和斷開。驅(qū)動電路中的另一個(gè)輸出信號以將開關(guān)中的對應(yīng)的一個(gè)保持?jǐn)嚅_。如圖2中的時(shí)序圖中所示，當(dāng)數(shù)據(jù)信號是H時(shí)，向節(jié)點(diǎn)A輸出時(shí)鐘信號，并且向節(jié)點(diǎn)B輸出L信號。即，時(shí)鐘信號是第一驅(qū)動信號，并且L信號是第二驅(qū)動信號。因此，在輸出緩沖器14中的第一開關(guān)20A根據(jù)時(shí)鐘信號的電平被導(dǎo)通或斷開，而第二開關(guān)20B被保持?jǐn)嚅_。當(dāng)時(shí)鐘信號變?yōu)镠時(shí)，第一開關(guān)20A被導(dǎo)通，并且輸出裝置10的輸出端被連接到上限輸出電壓，并且輸出信號改變?yōu)镠。其后，當(dāng)時(shí)鐘信號變?yōu)長時(shí)，第一開關(guān)20A被斷開。然而，在數(shù)據(jù)信號是H的同時(shí)輸出信號保持H電平，因?yàn)榈诙_關(guān)20B被保持?jǐn)嚅_。另一方面，當(dāng)數(shù)據(jù)信號是L時(shí)，向節(jié)點(diǎn)B輸出時(shí)鐘信號，并且向節(jié)點(diǎn)A輸出L信號。即，時(shí)鐘信號是第二驅(qū)動信號，并且L信號是第一驅(qū)動信號。因此，在輸出緩沖器14中的第二開關(guān)20B根據(jù)時(shí)鐘信號的電平而被導(dǎo)通或斷開，而第一開關(guān)20A被保持?jǐn)嚅_。當(dāng)時(shí)鐘信號變?yōu)镠時(shí)，第二開關(guān)20B被導(dǎo)通，并且輸出裝置10的輸出端被連接到下限輸出電壓，并且輸出信號改變?yōu)長。其后，當(dāng)時(shí)鐘信號改變?yōu)長時(shí)第二開關(guān)20B被斷開。然而，在數(shù)據(jù)信號是L的同時(shí)輸出信號保持L電平，因?yàn)榈谝婚_關(guān)20A被保持?jǐn)嚅_。順便提及，當(dāng)?shù)谝缓偷诙_關(guān)20A和20B被斷開時(shí)，輸出信號節(jié)點(diǎn)是浮置的。然而，在該實(shí)施例中，該開關(guān)中的一個(gè)與時(shí)鐘信號同步地被導(dǎo)通。因此，不必提供用于保持節(jié)點(diǎn)的電勢的電路。從電源向驅(qū)動單元12流動的總的電流是當(dāng)數(shù)據(jù)信號是H時(shí)在時(shí)鐘信號的每一個(gè)上升和下降沿處流動的、用于改變第一驅(qū)動信號的電平所需的電流和當(dāng)數(shù)據(jù)信號是低時(shí)在每一個(gè)上升和下降沿處流動的、用于改變第二驅(qū)動信號的電平所需的電流的和。因此，如圖2中的時(shí)序圖中所示，電流在驅(qū)動單元12中在時(shí)鐘信號的每一個(gè)上升和下降沿處流動。有可能設(shè)計(jì)第一和第二驅(qū)動電路18A和18B使得當(dāng)時(shí)鐘信號從L改變?yōu)镠時(shí)流動的電流的數(shù)量和當(dāng)時(shí)鐘信號從H改變?yōu)長時(shí)流動的電流的數(shù)量基本上相同。盡管如此，可以從圖1看出，輸出信號的電平不與時(shí)鐘信號的下降沿同步地改變。因此，能夠接受當(dāng)時(shí)鐘信號從L改變?yōu)镠時(shí)流動的電流的數(shù)量和當(dāng)時(shí)鐘信號從H改變?yōu)長時(shí)流動的電流的數(shù)量是彼此不同的。因此，有可能通過與時(shí)鐘信號的每一個(gè)上升和下降沿同步地生成基本相同幅度的電源噪聲來減小在根據(jù)數(shù)據(jù)信號的電源噪聲的電平上的變化。結(jié)果，可以減小在輸出電壓信號中的抖動。輸出裝置10不必包括諸如在上述專利文獻(xiàn)中需要的取消數(shù)據(jù)生成電路和虛輸出緩沖器的電路。因此，電路規(guī)模和電流消耗是小的。因此，示例性輸出裝置在低成本和降低的電源噪聲上是有益的。如上所述，可以在輸出裝置10中降低在輸出電壓信號中的抖動。因此，可以接受使用同一電源與時(shí)鐘信號同步地運(yùn)行輸出不同數(shù)據(jù)信號的多個(gè)輸出裝置。例如，在包括多個(gè)輸出裝置的數(shù)模（D/A）轉(zhuǎn)換器中，可以抑制在共享電源的輸出裝置之間的干擾，并且可以避免輸出信號中的降級。下面描述示例性輸出裝置10的配置的具體示例。圖3是示出根據(jù)本公開的示例性輸出裝置的特定示例性配置的電路圖。在圖3中所示的輸出裝置30接收數(shù)據(jù)信號，并且與時(shí)鐘信號同步地輸出對應(yīng)于數(shù)據(jù)信號的差動電壓信號（輸出信號）。輸出裝置30進(jìn)一步將差動電壓信號轉(zhuǎn)換為差動電流信號。輸出裝置30包括驅(qū)動單元32、輸出緩沖器34、上限輸出電壓生成單元36A、下限輸出電壓生成單元36B和電壓至電流轉(zhuǎn)換單元38。驅(qū)動單元32對應(yīng)于在圖1中所示的驅(qū)動單元12，并且包括第一和第二電平位移器（L/S）44A和44B、吉爾伯特單元46以及第一和第二驅(qū)動電路48A和48B，如圖4中所示。第一和第二電平位移器44A和44B分別移位時(shí)鐘信號的電壓電平和數(shù)據(jù)信號的電壓電平，使得電壓電平匹配由輸出緩沖器34使用的電源的電壓。在示例性驅(qū)動單元32中，專用于模擬電路的3.3V電源被用于輸出緩沖器34的運(yùn)行。在圖4中所示的示例中，電平位移器44A和44B移位輸入信號的電平，并且輸出差動信號。即，當(dāng)輸入信號的邏輯電平是H（1.2V）時(shí)，第一電平位移器44A的輸出信號clk_ls和第二電平位移器44B的輸出信號Q_ls是H（3.3V），并且，第一電平位移器44A的輸出信號clkb_ls和第二電平位移器44B的輸出信號Qb_ls是L（0V）。相反，當(dāng)輸入信號的邏輯電平是L（0V）時(shí)，輸出信號clk_ls和Q_ls是L（0V），并且輸出信號clkb_ls和Qb_ls是H（3.3V）。吉爾伯特單元46使用3.3V的專用模擬電源來運(yùn)行。它對從第一電平位移器44A供應(yīng)的差動時(shí)鐘信號clk_ls和clkb_ls和從第二電平位移器44B供應(yīng)的差動數(shù)據(jù)信號Q_ls和Qb_ls執(zhí)行電壓倍增，并且輸出結(jié)果信號acb和bdb。如圖5中所示，吉爾伯特單元46包括差動放大器62A和62B、電流源64和一對NMOS70A和70B，其作為開關(guān)運(yùn)行以向差動放大器62A和62B中的一個(gè)供應(yīng)由電流源64生成的電流。差動放大器62A包括形成差動對的NMOS68A和68B和形成電流鏡電路的PMOS66A和66B。PMOS66A和66B中的每一個(gè)的源極被連接到專用模擬電源，其柵極被連接到PMOS66A的漏極，并且從PMOS66B的漏極輸出信號acb。在PMOS66A的漏極和NMOS70A的漏極之間連接NMOS68A。在PMOS66B的漏極和NMOS70A的漏極之間連接NMOS68B。時(shí)鐘信號clk_ls被輸入到NMOS68B的柵極。反相時(shí)鐘信號clkb_ls被輸入到NMOS68A的柵極，該clkb_ls是時(shí)鐘信號clk_ls的反相信號（反相極性信號）。數(shù)據(jù)信號Q_ls被輸入到NMOS70A的柵極。類似地，差動放大器62B包括形成差動對的NMOS74A和74B和形成電流鏡電路的PMOS72A和72B。除了反相數(shù)據(jù)信號Qb_ls被輸入到NMOS70B的柵極，該Qb_l是數(shù)據(jù)信號Q_ls的反相信號，差動放大器62B具有與在差動放大器62A中基本上相同的配置。從PMOS72B的漏極輸出信號bdb。在NMOS70A和70B中的每一個(gè)的源極和地之間連接電流源64。在吉爾伯特單元46中，當(dāng)數(shù)據(jù)信號Q_ls是H并且數(shù)據(jù)信號Qb_ls是L時(shí)，NMOS70A被導(dǎo)通，并且差動放大器62A變?yōu)榧せ?。此時(shí)，當(dāng)時(shí)鐘信號clk_ls是H并且時(shí)鐘信號clkb_ls是L時(shí)，NMOS68B被導(dǎo)通，并且NMOS68A截止，并且輸出信號acb變?yōu)長。相反，當(dāng)時(shí)鐘信號clk_ls是L并且時(shí)鐘信號clkb_ls是H時(shí)，輸出信號acb變?yōu)镠。另一方面，差動放大器62B不激活，并且輸出信號bdb是H。相反，當(dāng)數(shù)據(jù)信號Q_ls是L并且數(shù)據(jù)信號Qb_ls是H時(shí)，NMOS70B被導(dǎo)通，并且差動放大器62B變?yōu)榧せ?，并且以與在其中差動放大器62A變?yōu)榧せ畹那闆r下基本相同的方式來運(yùn)行。即，當(dāng)時(shí)鐘信號clk_ls是H并且時(shí)鐘信號clkb_ls是L時(shí)，輸出信號bdb變?yōu)長。當(dāng)時(shí)鐘信號clk_ls是L并且時(shí)鐘信號clkb_ls是H時(shí)，輸出信號bdb變?yōu)镠。另一方面，差動放大器62A不激活，并且輸出信號acb是H。即，吉爾伯特單元46選擇差動放大器62A和62B中的一個(gè)。差動放大器中的被選擇的一個(gè)輸出選擇信號acb或bdb，該選擇信號具有與時(shí)鐘信號的電平的改變同步地改變的邏輯電平，并且差動放大器中的另一個(gè)輸出具有固定邏輯電平的輸出信號。在圖5中所示的該示例性吉爾伯特單元中，選擇信號acb或bdb的邏輯電平與時(shí)鐘信號的電平相反。盡管如此，具有與時(shí)鐘信號的電平的改變同步地改變的邏輯電平的、從吉爾伯特單元46輸出的選擇信號可以被用于將隨后時(shí)鐘的運(yùn)行與時(shí)鐘信號同步。在這個(gè)意義上，選擇信號可以被用作時(shí)鐘信號。吉爾伯特單元46對稱地運(yùn)行。即，差動放大器62A和62B中的一個(gè)根據(jù)數(shù)據(jù)信號Q_ls和Qb_ls的電平來變?yōu)榧せ?，并且，NMOS68A和68B或74A和74B中的一個(gè)在時(shí)鐘信號clk_ls和clkb_ls的每一個(gè)上升和下降沿被導(dǎo)通。因此，吉爾伯特單元46在時(shí)鐘信號的每一個(gè)上升和下降沿處從專用模擬電源汲取相同的電流，如圖2的底部上示意地所示。第一和第二驅(qū)動電路48A和48B使用3.3V的專用模擬電源來運(yùn)行。它們分別對來自吉爾伯特單元46的輸出信號acb的波形和輸出信號bdb的波形進(jìn)行整形，并且將它們輸出為第一和第二驅(qū)動信號。第一驅(qū)動電路48A包括反相器76A和緩沖器78A。類似地，第二驅(qū)動電路48B包括反相器76B和緩沖器78B。當(dāng)從驅(qū)動單元32供應(yīng)的數(shù)據(jù)信號是H時(shí)，第一驅(qū)動電路48A輸出具有與時(shí)鐘信號的邏輯電平的改變同步地改變的邏輯電平的第一驅(qū)動信號，并且第二驅(qū)動電路48B輸出作為第二驅(qū)動信號的L信號。相反，當(dāng)該數(shù)據(jù)信號是L時(shí)，第二驅(qū)動電路48B輸出具有與時(shí)鐘信號的邏輯電平的改變同步地改變的邏輯電平的第二驅(qū)動信號，并且L信號作為第一驅(qū)動信號被輸出。吉爾伯特單元46向第一和第二驅(qū)動電路48A和48B中的一個(gè)供應(yīng)具有與時(shí)鐘信號的邏輯電平的改變同步地改變的邏輯電平的選擇信號。因此，有可能使得在時(shí)鐘信號的每一個(gè)上升沿處由驅(qū)動電路48A和48B消耗的總的電流相同。上限輸出電壓生成單元36A包括放大器80A，并且生成上限輸出電壓。下限輸出電壓生成單元36B包括放大器80B，并且生成下限輸出電壓，如圖3中所示。在上限輸出電壓生成單元36A中的放大器80包括接收上限輸出基準(zhǔn)電壓的同相輸入端和接收放大器80A本身的輸出信號的反相輸入端。類似地，在下限輸出電壓生成單元36B中的放大器80B包括接收下限輸出基準(zhǔn)電壓的同相輸入端和接收放大器80B本身的輸出信號的反相輸入端。輸出緩沖器34包括第一至第四開關(guān)82A、82B、82C和82D，如圖3中所示。第一和第二開關(guān)82A和82B被串聯(lián)于上限輸出電壓和下限輸出電壓之間。類似地，第三和第四開關(guān)82C和82D被串聯(lián)于上限輸出電壓和下限輸出電壓之間。從驅(qū)動單元32輸出的第一驅(qū)動信號被輸入到第一和第四開關(guān)82A和82D，并且第二驅(qū)動信號被輸入到第二和第三開關(guān)82B和82C。從在第一和第二開關(guān)82A和82B之間的節(jié)點(diǎn)輸出差動電壓信號DV。從在第三和第四開關(guān)82C和82D之間的節(jié)點(diǎn)輸出差動電壓信號DVb。當(dāng)?shù)谝缓偷诙?qū)動信號分別是H和L時(shí)，第一和第四開關(guān)82A和82D被導(dǎo)通，并且第二和第三開關(guān)82B和82C被斷開。因此，差動電壓信號DV和DVb分別是H和L。相反，當(dāng)?shù)谝缓偷诙?qū)動信號分別是L和H時(shí)，第一和第四開關(guān)82A和82D被斷開，第二和第三開關(guān)82B和82C被導(dǎo)通。因此，差動電壓信號DV和DVb分別是L和H。電壓至電流轉(zhuǎn)換單元38將從輸出緩沖器34輸出的差動電壓信號DV和DVb分別轉(zhuǎn)換為差動電流信號DA和DAb。電壓至電流轉(zhuǎn)換單元38包括電流源84和差動對晶體管PMOS88A和88B。電流源84被連接在電源和差動對86的PMOS88A和88B中的每一個(gè)的源極之間。從輸出緩沖器34輸出的差動電壓信號DV和DVb分別被輸入到PMOS88A的柵極和PMOS88B的柵極，并且，從它們各自的漏極輸出差動電流信號DA和DAb。當(dāng)差動電壓信號DV和DVb分別是H和L時(shí)，PMOS88A和88B分別被截止和導(dǎo)通。因此，從電流源84供應(yīng)的電流作為差動電流信號DA流過PMOS88B。相反，當(dāng)差動電壓信號DV和DVb分別是L和H時(shí)，電流作為差動電流信號DAb流過PMOS88A。即，在輸出裝置30中，當(dāng)數(shù)據(jù)信號是H時(shí)，差動電壓信號DV和DVb分別是H和L，并且從電流源84供應(yīng)的電流作為差動電流信號DA流過PMOS88B。相反，當(dāng)數(shù)據(jù)信號是L時(shí)，差動電壓信號DV和DVb分別是L和H，并且，電流作為差動電流信號DAb流過PMOS88A。在輸出裝置30中，從輸出緩沖器34輸出差動電壓信號DV和DVb，并且，從電壓至電流轉(zhuǎn)換單元38輸出差動電流信號DA和DAb。如在這個(gè)示例中，輸出裝置可以輸出電壓信號或電流信號作為它的輸出信號。輸出緩沖器34允許電流根據(jù)時(shí)鐘信號的電平而在其中通過，當(dāng)時(shí)鐘信號的電平從L改變?yōu)镠時(shí)出現(xiàn)的電源噪聲和當(dāng)時(shí)鐘信號的電平從H改變?yōu)長時(shí)出現(xiàn)的電源噪聲具有基本上相同的幅度。即，當(dāng)如此時(shí)，可以減小在差動輸出信號DA和DAb中的抖動的出現(xiàn)。取代上限輸出電壓和下限輸出電壓，可以提供H側(cè)電流源和L側(cè)電流源，并且，輸出緩沖器34可以輸出電流。對于數(shù)據(jù)信號，可以取代電壓信號輸入電流信號。第一和第二電平位移器44A和44B可以不必根據(jù)在數(shù)據(jù)信號的電壓電平和由輸出緩沖器34使用的電源的電壓之間的關(guān)系。當(dāng)單元位移器是必要的時(shí)，它們可以與信號切換裝置具有任何定位關(guān)系。即，它們可以被布置在信號切換裝置16之后。下面描述輸出裝置30的示例性應(yīng)用。圖6是示出根據(jù)本公開的一個(gè)實(shí)施例的輸出裝置被應(yīng)用到的示例性數(shù)模（D/A）轉(zhuǎn)換器的配置的電路圖。在圖6中所示的示例性D/A轉(zhuǎn)換器90與時(shí)鐘信號同步地解碼5比特?cái)?shù)據(jù)信號，并且輸出與數(shù)據(jù)信號對應(yīng)的差動電流信號。D/A轉(zhuǎn)換器90包括時(shí)鐘分發(fā)單元92、數(shù)據(jù)解碼單元94和根據(jù)本發(fā)明的多個(gè)輸出裝置96。時(shí)鐘分發(fā)單元92向要使用時(shí)鐘信號的多個(gè)部分分發(fā)時(shí)鐘信號。時(shí)鐘分發(fā)單元92包括時(shí)鐘緩沖器98、時(shí)鐘電平位移器100和時(shí)鐘分發(fā)網(wǎng)絡(luò)102。時(shí)鐘緩沖器98生成要在時(shí)鐘分發(fā)單元92的時(shí)鐘電平位移器100和在數(shù)據(jù)解碼單元94中使用的時(shí)鐘信號和其反相信號。時(shí)鐘電平位移器100將從時(shí)鐘緩沖器98供應(yīng)的時(shí)鐘信號和其反相信號的電壓電平移位到例如在輸出裝置96中使用的專用模擬電壓3.3V。時(shí)鐘分發(fā)網(wǎng)絡(luò)102向所有的輸出裝置96供應(yīng)從時(shí)鐘電平位移器100供應(yīng)的時(shí)鐘信號和其反相信號。數(shù)據(jù)解碼單元94解碼5比特?cái)?shù)據(jù)信號，并且生成32比特溫度計(jì)碼。數(shù)據(jù)解碼單元94包括觸發(fā)器104和108、解碼器106、緩沖器110和反相器112。在數(shù)據(jù)解碼單元94中，與從時(shí)鐘緩沖器98供應(yīng)的時(shí)鐘信號同步地在前面的觸發(fā)器104中保存該5比特?cái)?shù)字碼，該數(shù)字碼被解碼器106解碼，生成與該5比特?cái)?shù)字碼對應(yīng)的32比特溫度計(jì)碼，并且其與時(shí)鐘信號同步地被保存在后面的觸發(fā)器108中。從后面的觸發(fā)器108輸出的32比特溫度計(jì)碼被緩沖器110和反相器112中的每一個(gè)整形，并且輸出溫度計(jì)碼和其反相信號。輸出裝置96中的每一個(gè)對應(yīng)于在圖3中所示的輸出裝置30，除了它未包括第一和第二電平位移器44A和44B。即，D/A轉(zhuǎn)換器90包括在多個(gè)輸出裝置96中的多個(gè)輸出緩沖器34和驅(qū)動單元32。包括第一和第二驅(qū)動電路的多個(gè)驅(qū)動單元32使用同一電源來運(yùn)行。在輸出裝置96中的每一個(gè)中，從時(shí)鐘電平位移器100供應(yīng)的時(shí)鐘信號和其反相信號被直接地輸入到在圖5中所示的吉爾伯特單元46中的NMOS68A和68B中的每一個(gè)的柵極與NMOS74A和74B中的每一個(gè)的柵極。在輸出裝置96中，如圖7中所示，從數(shù)據(jù)解碼單元94供應(yīng)的數(shù)據(jù)信號和其反相信號被直接地輸入到第二電平位移器44B。在D/A轉(zhuǎn)換器90中，時(shí)鐘分發(fā)單元92分發(fā)時(shí)鐘信號，并且，通過數(shù)據(jù)解碼單元94來生成與5比特?cái)?shù)據(jù)信號對應(yīng)的32比特溫度計(jì)碼。與從時(shí)鐘分發(fā)單元92供應(yīng)的時(shí)鐘信號同步地從輸出裝置96中的每一個(gè)輸出與從數(shù)據(jù)解碼單元94供應(yīng)的32比特溫度計(jì)碼中的每一個(gè)比特對應(yīng)的電流。輸出從所有的輸出裝置96輸出的、與5比特?cái)?shù)字信號對應(yīng)的電流的總和的差動電流信號。因?yàn)樵诙鄠€(gè)輸出裝置96中的驅(qū)動單元32使用同一電源來運(yùn)行，所以該驅(qū)動單元可能彼此干擾，并且可以增大在來自驅(qū)動單元32的輸出中的抖動的數(shù)量。如果是該情況，則不能精確地同步來自多個(gè)輸出裝置96的輸出電流。結(jié)果，D/A轉(zhuǎn)換器的輸出電流可以在該5比特?cái)?shù)字信號的改變期間暫時(shí)改變?yōu)殄e(cuò)誤值。示例性D/A轉(zhuǎn)換器90可以有益地利用示例性輸出裝置，其可以即使當(dāng)使用同一電源運(yùn)行多個(gè)輸出裝置時(shí)也可以降低在輸出信號中的抖動。即，有可能防止D/A轉(zhuǎn)換器90輸出錯(cuò)誤值，即使使用同一電源來操作多個(gè)輸出裝置。除了在本示例中描述的D/A轉(zhuǎn)換器之外，示例性輸出裝置96也適用于與時(shí)鐘信號同步地輸出數(shù)據(jù)信號的各種電路。諸如在驅(qū)動單元中的信號切換單元和驅(qū)動電路、輸出緩沖器、電壓至電流轉(zhuǎn)換單元和其他元件的在本發(fā)明的輸出裝置中包括的電路配置不受限，并且也可以使用執(zhí)行基本上相同的功能的各種電路配置。輸出裝置可以與時(shí)鐘信號的上升和下降沿中的至少任何一個(gè)同步地輸出數(shù)據(jù)信號。本發(fā)明的基本內(nèi)容如上所述。上面詳細(xì)地描述了本發(fā)明。本發(fā)明不限于上述實(shí)施例，并且可以在不偏離本發(fā)明的精神的范圍內(nèi)進(jìn)行各種修改和改變。