本發(fā)明涉及具有采樣與保持功能的依次比較型模擬－數(shù)字轉(zhuǎn)換電路（以后，也記載為“AD轉(zhuǎn)換電路”），特別是，涉及適于根據(jù)隨所連接的外部裝置而變化的輸入阻抗來自動進行輸入值的采樣時間的調(diào)整的AD轉(zhuǎn)換電路和微控制器以及采樣時間調(diào)整方法。

背景技術(shù)：
具有采樣與保持功能的AD轉(zhuǎn)換電路以比較簡單的電路結(jié)構(gòu)實現(xiàn)，與能夠比較廉價地制造的CMOS工藝的整合性高，占用面積也比較小，因而多以LSI（LargeScaleIntegration：大規(guī)模集成電路）構(gòu)成并內(nèi)置于微控制器（MCU）中。這樣的AD轉(zhuǎn)換電路對多個電容元件施加模擬輸入電壓，并對各電容元件充電（蓄積）該模擬輸入電壓程度的電荷，保持相當(dāng)于該充電的電荷的電壓，通過與AD轉(zhuǎn)換電路的內(nèi)部基準(zhǔn)電壓的比較，將模擬輸入電壓以AD轉(zhuǎn)換電路的分辨率程度的數(shù)字值輸出。此外，以下，為了簡化說明，將向電容元件施加模擬輸入電壓而對電容元件充電（蓄積）該模擬輸入電壓程度的電荷，簡單地記為對電容元件充電（蓄積）模擬輸入電壓，等。在AD轉(zhuǎn)換電路中，為了盡可能減少外接部件，在微控制器內(nèi)部，設(shè)置用于充電模擬輸入電壓的電容元件，構(gòu)成采樣與保持電路（以下，也記為采樣保持電路）。以下，對圖5所示的現(xiàn)有的6比特AD轉(zhuǎn)換電路的結(jié)構(gòu)與動作進行說明。在圖5的AD轉(zhuǎn)換電路中，模擬輸入電壓Vain經(jīng)由導(dǎo)通狀態(tài)的開關(guān)S1施加于由C梯形電路（ラダー）3內(nèi)的多個電容元件構(gòu)成的內(nèi)部轉(zhuǎn)換電容陣列（圖中，記為“內(nèi)部轉(zhuǎn)換電容”）1。通過導(dǎo)通開關(guān)S1，對電容元件陣列1充電模擬輸入電壓Vain后，斷開開關(guān)S1并切斷模擬輸入電壓Vain與C梯形電路3，其后，AD轉(zhuǎn)換電路開始AD轉(zhuǎn)換（從模擬信號到數(shù)字信號的轉(zhuǎn)換）。開始AD轉(zhuǎn)換時，內(nèi)部電容元件陣列1的各電容元件通過由數(shù)字邏輯電路構(gòu)成的控制電路2，通過開關(guān)SW1～SW7與開關(guān)S4，與基準(zhǔn)電壓Vref或GND的任一方連接。比較器電路4與內(nèi)部電容元件陣列1的一端（Cin）連接，根據(jù)AD轉(zhuǎn)換結(jié)果輸出“高（High）”或“低（Low）”電平。比較器電路4中的AD轉(zhuǎn)換動作在由控制電路2進行的控制下進行，所述控制基于采用從與AD轉(zhuǎn)換電路一起設(shè)置在LSI內(nèi)的未圖示的微型計算機（以下，也稱為中央處理裝置或CPU）輸入的基本時鐘信號CLK以及控制信號。另外，來自比較器電路4的輸出被輸入至控制電路2，從控制電路2作為轉(zhuǎn)換結(jié)果輸出至微型計算機。在這樣的結(jié)構(gòu)的AD轉(zhuǎn)換電路中，內(nèi)部電容元件陣列1整體地被充電Q＝64pF×(Vt-Vain)的電荷。此外，Vt為比較器電路4的閾值電壓，此時，模擬輸入電壓Vain的輸入用的開關(guān)S1以及比較器電路4中的開關(guān)S2、S3為ON（導(dǎo)通：連接狀態(tài)）。該充電期間結(jié)束時，通過控制電路2的控制，使模擬輸入用開關(guān)S1以及比較器電路4的開關(guān)S2、S3為OFF（斷開：截止?fàn)顟B(tài)），蓄積在內(nèi)部電容元件陣列1的電荷一直保持到通過比較器電路4進行的AD轉(zhuǎn)換結(jié)束為止。在通過比較器電路4進行的AD轉(zhuǎn)換中，以最上位比特的轉(zhuǎn)換為例，僅有32pF的電容元件通過開關(guān)SW1連接到模擬輸入電壓（這里為基準(zhǔn)電壓Vref）側(cè)，除此以外的電容元件全部經(jīng)由開關(guān)SW2～SW7及開關(guān)S4連接到GND。本例的AD轉(zhuǎn)換電路為10bit（bit9～bit0）的AD轉(zhuǎn)換電路，“9bit”為最上位bit，在該連接狀態(tài)下，設(shè)內(nèi)部電容元件陣列1的一端（Cin：比較器電路4側(cè)）上的電壓為“V9”時，蓄積在內(nèi)部電容元件陣列1的電荷（Q）不變，下式（1）成立。Q＝64pF×(Vt-Vain)＝32pF×(V9-Vref)＋32pF×(V9-GND）…（1）設(shè)轉(zhuǎn)換電壓范圍為從電源電壓VDD到接地（0V）時，即，設(shè)基準(zhǔn)電壓Vref＝電源電壓VDD、GND＝0V時，作為比較器電路4的輸入部（Cin）的電壓變化量的“Vt-V9”的值成為“Vt-V9＝Vain-（1/2）×VDD”。在比較器電路4中，以V9的值比Vt的值高還是低來判定轉(zhuǎn)換結(jié)果，因而若“Vain＞（1/2）×VDD”則“V9＜Vt”，轉(zhuǎn)換結(jié)果為“1”（High，高），若“Vain＜（1/2）×VDD”則“V9＞Vt”，轉(zhuǎn)換結(jié)果為“0”（Low，低）。因此，最上位比特的判定以模擬輸入電壓Vain比“（1/2）×VDD”大還是小來決定。其他比特也用與最上位比特同樣的動作來轉(zhuǎn)換。然而，在由這樣的結(jié)構(gòu)構(gòu)成的AD轉(zhuǎn)換電路中，關(guān)于對內(nèi)部電容元件陣列1的模擬輸入電壓的充電期間，即，關(guān)于輸入值的采樣時間存在以下的問題點。例如，在AD轉(zhuǎn)換電路中，對模擬輸入電壓Vain進行采樣的時間由內(nèi)部轉(zhuǎn)換電容陣列1與AD轉(zhuǎn)換電路的輸入阻抗的時間常數(shù)來決定。當(dāng)前，為了使AD轉(zhuǎn)換電路的轉(zhuǎn)換時間高速化，存在減小輸入阻抗值的趨勢。然而，存在以下的情況：根據(jù)AD轉(zhuǎn)換電路的輸入阻抗，對AD轉(zhuǎn)換電路的輸入電壓采樣的時間不夠，AD轉(zhuǎn)換電路輸出錯誤的轉(zhuǎn)換結(jié)果。這樣的情況，需要規(guī)定輸入阻抗的值。然而，輸入阻抗值由與包括AD轉(zhuǎn)換電路的微控制器連接的外部裝置來決定，因而在未特別指定所連接的外部裝置的狀態(tài)下，不能夠在微控制器側(cè)決定輸入阻抗值。例如，雖然也可考慮以規(guī)格來規(guī)定輸入阻抗值，但在該情況下，用戶的設(shè)計自由度會變窄。另外，雖然也可考慮這樣的結(jié)構(gòu)，即設(shè)置多個采樣時間并設(shè)為從其中選擇，但為此需要設(shè)置寄存器等，成本變高。此外，與AD轉(zhuǎn)換電路中的采樣時間有關(guān)的現(xiàn)有技術(shù)例如記載于專利文獻1、2中。在專利文獻1中記載了如下的結(jié)構(gòu)：在依次比較型AD轉(zhuǎn)換器中，使增益為1且高輸入阻抗、低輸出阻抗的放大器介于模擬開關(guān)與開關(guān)電路部之間，其中，該依次比較型AD轉(zhuǎn)換器包括：用于控制應(yīng)轉(zhuǎn)換為數(shù)字信號的模擬信號的輸入的模擬開關(guān)；用于模擬信號的采樣的開關(guān)電路部；由進行了2進制加權(quán)的多個電容構(gòu)成的電容陣列部；以及用于形成作為輸出信號的數(shù)字信號的比較器部。通過采用這樣的結(jié)構(gòu)，在采樣時，對構(gòu)成電容陣列部的電容的充電時間依賴于放大器的低輸出阻抗，能夠縮短充電時間。另外，在專利文獻2中，記載了如下的技術(shù)：在模擬輸入信號ANin用采樣保持電路來采樣、用比較器依次比較采樣保持電路的輸出電壓與從D/A轉(zhuǎn)換器依次輸出的多個模擬基準(zhǔn)電壓ANs、將該比較結(jié)果存儲于依次比較寄存器并作為數(shù)字輸出信號Dout輸出的依次比較型AD轉(zhuǎn)換器中，采用通過基于時鐘信號而動作的控制電路來控制采樣動作及依次比較動作的結(jié)構(gòu)，通過時鐘信號選擇電路，基于基準(zhǔn)時鐘信號CLK生成多個時鐘信號，從該多個時鐘信號中選擇任一個時鐘信號并作為動作時鐘信號CLKM輸出至控制電路，并且通過選擇控制電路，基于電源電壓變更用時鐘信號選擇電路選擇的時鐘信號，變更采樣動作時間及依次比較動作時間。然而，在這樣的專利文獻1、2所記載的技術(shù)中，不能與隨按用途連接的外部裝置而變化的輸入阻抗值對應(yīng)地自動設(shè)定采樣時間。專利文獻1：日本特開平4-220016號公報；專利文獻2：日本特開平7-264071號公報。

技術(shù)實現(xiàn)要素：
本發(fā)明是為了解決上述問題點而做出的，其目的在于提供能與隨按用途連接的外部裝置而變化的輸入阻抗值對應(yīng)地自動設(shè)定采樣時間的AD轉(zhuǎn)換電路和微控制器以及采樣時間調(diào)整方法。為了達(dá)到上述目的，本發(fā)明的AD轉(zhuǎn)換電路包括：采樣保持電路，對由多個電容構(gòu)成的電容陣列蓄積從輸入端子輸入的模擬輸入電壓直到所設(shè)定的采樣時間為止；比較器電路，從各電容依次讀出蓄積在所述電容陣列的各電容的所述模擬輸入電壓，與預(yù)先設(shè)定的基準(zhǔn)電壓比較而生成數(shù)字信號；以及采樣時間調(diào)整電路，測量與從所述輸入端子所連接的外部裝置輸入的調(diào)整用電壓相應(yīng)地在所述采樣保持電路的輸入側(cè)上升的電壓達(dá)到相對于所述基準(zhǔn)電壓而預(yù)定的閾值為止的時間，將基于該測量的時間而求出的時間設(shè)定為所述采樣時間。另外，本發(fā)明的微控制器包括所述AD轉(zhuǎn)換電路以及進行基于包含該AD轉(zhuǎn)換電路的動作控制的程序的處理的中央處理裝置。另外，本發(fā)明的采樣時間調(diào)整方法，設(shè)定AD轉(zhuǎn)換電路中的采樣時間，所述AD轉(zhuǎn)換電路包括：采樣保持電路，對由多個電容構(gòu)成的電容陣列蓄積從輸入端子輸入的模擬輸入電壓直到所設(shè)定的采樣時間為止；比較器電路，從各電容依次讀出蓄積在所述電容陣列的各電容的所述模擬輸入電壓，與預(yù)先設(shè)定的基準(zhǔn)電壓比較而生成數(shù)字信號，所述方法包含：第1步驟，測量與從所述輸入端子所連接的外部裝置輸入的調(diào)整用電壓相應(yīng)地在所述采樣保持電路的輸入側(cè)上升的電壓達(dá)到相對于所述基準(zhǔn)電壓而預(yù)定的閾值為止的時間，以及第2步驟，將基于在所述第1步驟測量的時間而求出的時間設(shè)定為所述采樣時間。依據(jù)本發(fā)明，在AD轉(zhuǎn)換電路及包括其的微控制器中，能與隨按用途連接的外部裝置而變化的輸入阻抗值對應(yīng)地自動設(shè)定采樣時間。附圖說明圖1是示出實施方式的AD轉(zhuǎn)換電路的結(jié)構(gòu)例子的電路圖；圖2是示出圖1中的AD轉(zhuǎn)換電路的動作例子的時序圖；圖3是示出包括圖1中的AD轉(zhuǎn)換電路的微控制器的結(jié)構(gòu)例子的框圖；圖4是示出實施方式的AD轉(zhuǎn)換電路中的采樣時間調(diào)整方法的步驟例子的流程圖；圖5是示出現(xiàn)有的AD轉(zhuǎn)換電路的結(jié)構(gòu)例子的電路圖。附圖標(biāo)記說明1內(nèi)部轉(zhuǎn)換電容陣列；2、2a控制電路；3C梯形電路（采樣保持電路）；4比較器電路；11比較器；12NMOS晶體管；13、14觸發(fā)器（帶復(fù)位D觸發(fā)器）；152輸入AND門；16計數(shù)器；31微控制器；32AD轉(zhuǎn)換電路；32a采樣保持電路；32b比較器電路；32c采樣時間調(diào)整電路；32d控制電路；33CPU（中央處理裝置）；34存儲器；R1、R2電阻；S1～S5、SW1～SW7開關(guān)。具體實施方式以下，使用附圖對本發(fā)明的實施方式進行說明。圖1示出本實施方式的AD轉(zhuǎn)換電路的結(jié)構(gòu)，成為在圖5所示的現(xiàn)有AD轉(zhuǎn)換電路設(shè)有采樣時間調(diào)整電路的結(jié)構(gòu)。如圖1所示，本實施方式的AD轉(zhuǎn)換電路的進行AD轉(zhuǎn)換的電路部分（采樣保持電路部分及比較器電路部分）的結(jié)構(gòu)及動作與圖5所示的現(xiàn)有電路大致相同，僅在控制電路2a的動作上存在不同，關(guān)于這里的AD轉(zhuǎn)換動作不進行詳細(xì)說明，以下，主要關(guān)于采樣時間調(diào)整電路的結(jié)構(gòu)與動作進行說明。本實施方式的采樣時間調(diào)整電路包括：比較器11；NMOS晶體管12；帶復(fù)位的D觸發(fā)器（以下，簡稱為“觸發(fā)器”）13、14；2輸入AND門15；計數(shù)器16；電阻R1、R2；以及開關(guān)S5。此外，在本例中，用未圖示的微型計算機（中央處理裝置、CPU）實現(xiàn)的功能（例如導(dǎo)出單元）、未圖示的存儲裝置（例如非易失性存儲單元）等也成為采樣時間調(diào)整電路的構(gòu)成要素。對AD轉(zhuǎn)換電路的C梯形電路3中的內(nèi)部電容元件陣列1的輸入線Lin上的模擬輸入電壓Vain，經(jīng)由開關(guān)S5輸入至比較器11的正輸入（同相輸入）。用電阻R1與電阻R2對基準(zhǔn)電壓Vref分壓而得的電壓輸入至比較器11的負(fù)輸入（反相輸入）。NMOS晶體管12的漏極與電阻R2連接，源極與GND連接，對開關(guān)S5進行ON/OFF（通/斷）控制的信號cont1輸入至柵極。此外，該信號cont1基于來自微型計算機的控制信號而從控制電路2a輸出。比較器11的輸出連接到觸發(fā)器13的D輸入，該觸發(fā)器13的Q輸出與觸發(fā)器14的D輸入和2輸入AND門15的一個輸入連接。觸發(fā)器14的Q輸出與2輸入AND門15的另一個輸入連接。觸發(fā)器13、14的時鐘CK與復(fù)位R各自分別連接在一起。輸入至?xí)r鐘CK的CLK與輸入至控制電路2a的CLK相同。從控制電路2a輸出的cont2信號輸入至觸發(fā)器13、14的復(fù)位R。與從控制電路2a輸出至開關(guān)SW1的cont2信號相同的信號輸入至觸發(fā)器13、14。CLK連接至計數(shù)器16中的時鐘輸入CK，cont2信號輸入至復(fù)位R。而且，2輸入AND門15的輸出連接至計數(shù)器16的停止端子（S端子），通過來自該2輸入AND門15的輸出被輸入至S端子，計數(shù)器16停止計數(shù)動作。2輸入AND門15的輸出與計數(shù)器16的輸出OUT輸入至未圖示的微型計算機。以下，對調(diào)整這樣的結(jié)構(gòu)的AD轉(zhuǎn)換電路中的采樣時間的動作進行說明。此外，在采樣時間調(diào)整的動作時停止AD轉(zhuǎn)換動作。首先，連接設(shè)定對象的外部裝置，從該外部裝置向輸入模擬輸入電壓Vain的輸入端輸入與基準(zhǔn)電壓Vref為相同電壓的調(diào)整用電壓Vref。在該狀態(tài)下，輸入基本時鐘CLK，并且基于來自微型計算機的控制信號，在控制電路2a中將cont1信號從“低”設(shè)為“高”。這樣，通過使cont1信號從“低”變化為“高”，NMOS晶體管12與開關(guān)S5均導(dǎo)通，調(diào)整用電壓Vref輸入至比較器11的正輸入側(cè)，將用電阻R1、R2對基準(zhǔn)電壓Vref進行分壓而得的電壓（Vref×R2/（R1＋R2））輸入至比較器11的負(fù)輸入。在該狀態(tài)下，接著，控制電路2a將cont2從信號“低”設(shè)為“高”。這樣，通過cont2信號從“低”變?yōu)椤案摺?，開關(guān)S1導(dǎo)通，并且觸發(fā)器13、14以及計數(shù)器16復(fù)位。在該復(fù)位后開始由計數(shù)器16進行的計數(shù)動作。這樣，當(dāng)開關(guān)S1導(dǎo)通時，以與所連接的外部裝置的輸入阻抗和C梯形電路3中的內(nèi)部轉(zhuǎn)換電容陣列1的時間常數(shù)τ相應(yīng)的速度，比較器11的正輸入以成為基準(zhǔn)電壓Vref的方式上升。此時間常數(shù)τ在設(shè)所連接的外部裝置的輸入阻抗為Z、內(nèi)部轉(zhuǎn)換電容陣列1的電容為C時，用“τ＝1-exp（-1/ZC）”來表示，在基準(zhǔn)電壓Vref的63.2％的電壓為“1τ”。因此，在本例中，以使比較器11的負(fù)輸入的電壓為基準(zhǔn)電壓Vref的63.2％的方式設(shè)定電阻R1與電阻R2。例如，在設(shè)電阻R1與電阻R2的電阻值的總計為100R的情況下，設(shè)定為電阻R1為36.8R、電阻R2為63.2R。通過這樣設(shè)定，比較器11的正輸入的電壓成為負(fù)輸入側(cè)的基準(zhǔn)電壓Vref的63.2％以上時，比較器11的輸出從“低”變化到“高”。將該比較器11的輸出用觸發(fā)器13、14來鎖存（保持）。這樣使用觸發(fā)器13、14這兩個來進行2次鎖存是為了防止誤檢測。觸發(fā)器13、14的輸出Q均為“高”時，2輸入AND門15的輸出從“低”變化為“高”，該信號的變化成為微型計算機讀入計數(shù)器16的計數(shù)器值的通知信號。2輸入AND門15的“高”輸出輸入至計數(shù)器16的S端子，計數(shù)器16的計數(shù)動作停止，由計數(shù)器16計數(shù)的計數(shù)器值被發(fā)送至進行AD轉(zhuǎn)換電路的控制的微型計算機。微型計算機一讀取計數(shù)器16的計數(shù)器值，則將cont1信號與cont2信號設(shè)為“低”，使采樣時間調(diào)整電路與AD轉(zhuǎn)換電路的動作復(fù)位。然后，微型計算機將使用所讀取的計數(shù)器16的計數(shù)器值求出的時間，作為對于外部裝置的采樣保持電路中的模擬輸入電壓的采樣時間，設(shè)定于控制電路2a。在本例中，采樣時間調(diào)整電路將使用計數(shù)器值求出的時間乘以與預(yù)定精度對應(yīng)的值而得的值設(shè)定為采樣時間。例如，對于采樣時間的設(shè)定，當(dāng)設(shè)定為計數(shù)器值（1τ的時間）的8倍時，則為“τ＝1-exp-8”，相對內(nèi)部轉(zhuǎn)換電容的充電的電壓誤差為0.0335％。這樣，在例如10bitAD轉(zhuǎn)換電路的情況下，在“exp-8×210”約為“0.34LSB”的誤差精度，作為AD轉(zhuǎn)換電路的采樣時間是足夠的。這樣，在本例中，比較內(nèi)部的基準(zhǔn)電壓與調(diào)整用電壓，通過直到調(diào)整用電壓比內(nèi)部的基準(zhǔn)電壓的63.2％的值高為止利用以AD轉(zhuǎn)換電路的動作時鐘進行動作的計數(shù)器來進行計數(shù)，求出外部裝置的輸入阻抗與AD轉(zhuǎn)換電路的內(nèi)部轉(zhuǎn)換電容的時間常數(shù)τ，使用此時的計數(shù)器值來設(shè)定AD轉(zhuǎn)換電路的輸入電壓Vain的采樣時間。如此設(shè)定采樣時間時，微型計算機在AD轉(zhuǎn)換電路的實際動作控制中，經(jīng)由控制電路2a使cont2信號導(dǎo)通，以設(shè)定的采樣時間進行模擬輸入電壓Vain的采樣動作，其后與現(xiàn)有技術(shù)同樣地進行AD轉(zhuǎn)換。此外，在本實施方式例子中，也可以設(shè)置未圖示的存儲裝置（例如非易失性存儲裝置），通過將用采樣時間調(diào)整電路測量的時間或設(shè)定的采樣時間存儲于該存儲裝置，在AD轉(zhuǎn)換時使用存儲的采樣時間，進行對于該外部裝置的AD轉(zhuǎn)換。由此，不再需要在每次啟動AD轉(zhuǎn)換電路時，測量采樣時間并設(shè)定于控制電路2a。這樣，本例的采樣時間調(diào)整電路在比較器11中比較調(diào)整用電壓與基準(zhǔn)電壓，并輸出表示調(diào)整用電壓達(dá)到閾值的信號，在計數(shù)器16中，測量從調(diào)整用電壓對采樣保持電路的輸入開始到從比較器11輸出信號為止的時間，在微型計算機中，使用由計數(shù)器16測量的時間來導(dǎo)出采樣保持時間。而且，如上所述，在本實施方式例中，以調(diào)整用電壓對于基準(zhǔn)電壓的小于1的比來規(guī)定閾值。即，本例的采樣時間調(diào)整電路構(gòu)成為利用電阻R1、R2對基準(zhǔn)電壓Vref分壓并作為閾值輸入至比較器11，電阻R1、R2的各個電阻值以如下的方式設(shè)定：以與輸入阻抗與內(nèi)部轉(zhuǎn)換電容的時間常數(shù)τ相應(yīng)地上升的調(diào)整用電壓小于基準(zhǔn)電壓的100％來輸出來自比較器11的信號。具體而言，在本例的采樣時間調(diào)整電路中，電阻R1、R2的電阻值以被分壓并輸入至比較器11的電壓為基準(zhǔn)電壓的63.2％的方式設(shè)定。由此，不需要等到所輸入的調(diào)整用電壓與基準(zhǔn)電壓一致，因此能夠在短時間內(nèi)決定帶有充分精度的采樣時間。此外，電阻R1與電阻R2也可以為可變電阻。通過這樣，能夠自動地調(diào)整為與任意的精度相應(yīng)的采樣時間。在圖2示出以上的本例的采樣時間調(diào)整電路的動作的時序圖，以下，對該圖2中的采樣時間調(diào)整電路的動作進行說明。在從所連接的設(shè)定對象的外部裝置向模擬輸入電壓的輸入端子（Vain）輸入與基準(zhǔn)電壓為相同電壓的調(diào)整用電壓Vref、向比較器11的負(fù)輸入輸入用電阻R1、R2將基準(zhǔn)電壓Vref分壓而得的“Vref×R2/（R1＋R2）”的電壓的狀態(tài)下，通過輸入基本時鐘CLK而使cont1信號從“低”切換到“高”，從而能夠向比較器11的正輸入側(cè)輸入調(diào)整用電壓Vref。在該狀態(tài)下，接著，將cont2信號從“低”切換至“高”時，由計數(shù)器16進行的計數(shù)動作（0、1、2、…、n）開始。在該狀態(tài)下，以與所連接的外部裝置的輸入阻抗和C梯形電路3中的內(nèi)部轉(zhuǎn)換電容陣列1的時間常數(shù)τ相應(yīng)的速度，比較器11的正輸入上升，當(dāng)成為負(fù)輸入側(cè)的基準(zhǔn)電壓Vref的63.2％以上時，比較器11的輸出從“低”變化到“高”。根據(jù)該比較器11的輸出的變化，2輸入AND門15的輸出發(fā)生變化，該變化成為向微型計算機讀入計數(shù)器16的計數(shù)器值的通知信號。即，由于2輸入AND門15的“高”輸出，計數(shù)器16的計數(shù)動作停止，計數(shù)器16的停止的計數(shù)器值（n）被發(fā)送至微型計算機。使用這樣發(fā)送的計數(shù)器16的計數(shù)器值，微型計算機求出與從外部裝置輸入的調(diào)整用電壓Vref相應(yīng)地在采樣保持電路的輸入側(cè)上升的電壓達(dá)到相對于基準(zhǔn)電壓Vref而預(yù)定的閾值（例如基準(zhǔn)電壓的63.2％）為止的時間，進而，將基于該時間而求出的時間設(shè)定為對于外部裝置的采樣保持電路中的模擬輸入電壓的采樣時間。接著，使用圖3對包括設(shè)有這樣的采樣時間調(diào)整電路的AD轉(zhuǎn)換電路的微控制器（半導(dǎo)體裝置）的結(jié)構(gòu)進行說明。圖3所示的本例的微控制器31包括AD轉(zhuǎn)換電路32、CPU33及存儲器34，AD轉(zhuǎn)換電路32包括采樣保持電路32a、比較器電路32b、采樣時間調(diào)整電路32c以及控制電路32d?？刂齐娐?2d輸入由基于CPU33的程序的處理輸出的控制信號，并進行采樣保持電路32a、比較器電路32b及采樣時間調(diào)整電路32c的動作控制。此外，采樣保持電路32a包括圖1所示的C梯形電路3，比較器電路32b包括圖1所示的比較器電路4，采樣時間調(diào)整電路32c包括如圖1所示的比較器11、NMOS晶體管12、觸發(fā)器13、14、2輸入AND門15、計數(shù)器16、電阻R1、R2以及開關(guān)S5。利用這樣的結(jié)構(gòu)，本例的微控制器31通過與基于存儲于CPU33的存儲器34的程序的處理相應(yīng)的控制電路32d的控制，在采樣保持電路32a中，對電容陣列中的各電容元件蓄積模擬輸入電壓直到所設(shè)定的采樣時間為止，在比較器電路32b中，依次讀出在各電容元件蓄積的模擬輸入電壓，與預(yù)先設(shè)定的基準(zhǔn)電壓比較而生成數(shù)字信號，然后，在采樣時間調(diào)整電路32c中，在開始AD轉(zhuǎn)換動作前，測量與從所連接的外部裝置輸入的基準(zhǔn)電壓為相同值的調(diào)整用電壓相應(yīng)地在采樣保持電路32a的輸入側(cè)上升的電壓達(dá)到相對于基準(zhǔn)電壓而預(yù)定的閾值（例如基準(zhǔn)電壓的63.2％）為止的時間，并基于測量的時間設(shè)定對于外部裝置的采樣保持電路32a中的模擬輸入電壓的采樣時間。此外，微控制器31將用AD轉(zhuǎn)換電路32轉(zhuǎn)換的數(shù)字信號經(jīng)由未圖示的接口部輸出至外部。接著，使用圖4來說明基于這樣的CPU33的所編程的處理的采樣時間調(diào)整電路32c的處理內(nèi)容。首先，在步驟400中，將調(diào)整用電壓（Vref）輸入至模擬輸入電壓的輸入端子，在步驟402中，將基準(zhǔn)電壓Vref的63.2％的分壓輸入至比較器11的負(fù)輸入。在步驟404中，開始計數(shù)器16的計數(shù)動作，在步驟406中，等待來自比較器11的高電平信號的輸出。如果存在來自比較器11的高電平信號的輸出，則在步驟408中，停止計數(shù)器16的計數(shù)動作，在步驟410中，讀取計數(shù)器16的計數(shù)值，在步驟412中，使用讀取的計數(shù)值算出采樣時間并結(jié)束處理。以上，如使用圖1～圖4所說明的，本例的AD轉(zhuǎn)換電路利用采樣保持電路，對由多個電容構(gòu)成的電容陣列蓄積從輸入端子輸入的模擬輸入電壓直到設(shè)定的采樣時間為止；利用比較器電路，從各電容依次讀出在電容陣列的各電容蓄積的模擬輸入電壓，與預(yù)先設(shè)定的基準(zhǔn)電壓比較而生成數(shù)字信號，利用采樣時間調(diào)整電路，在停止AD轉(zhuǎn)換動作的狀態(tài)下，測量與從所連接到輸入端子的外部裝置輸入的基準(zhǔn)電壓為相同值的調(diào)整用電壓相應(yīng)地在采樣保持電路的輸入側(cè)上升的電壓達(dá)到相對于基準(zhǔn)電壓而預(yù)定的閾值（例如基準(zhǔn)電壓的63.2％）為止的時間，并將基于測量的時間而求出的時間設(shè)定為對于外部裝置的采樣保持電路中的模擬輸入電壓的采樣時間，用所設(shè)定的采樣時間進行對從該外部裝置輸入的模擬輸入電壓的采樣，進行AD轉(zhuǎn)換。此外，采樣時間調(diào)整電路將測量的時間乘以與預(yù)定精度對應(yīng)的值（例如8）而得的值設(shè)定為采樣時間。另外，以調(diào)整用時間對于基準(zhǔn)電壓的小于1的比來規(guī)定閾值。另外，也可以構(gòu)成為包括存儲用采樣時間調(diào)整電路測量的時間或存儲設(shè)定的采樣時間的存儲裝置，例如非易失性存儲裝置。另外，采樣時間調(diào)整電路也可以構(gòu)成為包括：比較器（11），比較調(diào)整用電壓與閾值，輸出表示調(diào)整用電壓達(dá)到閾值的信號；計數(shù)器16，測量從調(diào)整用電壓對采樣保持電路的輸入開始到從比較器（11）輸出信號為止的時間；以及微型計算機的處理功能，使用由計數(shù)器16測量的時間來導(dǎo)出采樣保持時間。另外，采樣時間調(diào)整電路包括將基準(zhǔn)電壓分壓并作為閾值輸入至比較單元的第1電阻R1和第2電阻R2，第1電阻R1的電阻值與第2電阻R2的電阻值以如下的方式設(shè)定：以與輸入阻抗和內(nèi)部轉(zhuǎn)換電容的時間常數(shù)τ相應(yīng)地上升的調(diào)整用電壓小于基準(zhǔn)電壓的100％來輸出來自比較器（11）的信號。例如，第1電阻R1的電阻值與第2電阻R2的電阻值以被分壓并輸入至比較器（11）的電壓為基準(zhǔn)電壓的63.2％的方式設(shè)定。此外，第1電阻R1與第2電阻R2也可以是可變電阻。而且，本例的微控制器構(gòu)成為包括這樣的AD轉(zhuǎn)換電路以及進行該AD轉(zhuǎn)換電路的動作控制的CPU，為了設(shè)定這樣的AD轉(zhuǎn)換電路中的采樣時間，進行采樣時間調(diào)整方法，所述方法包含：第1步驟，測量與從連接至輸入端子的外部裝置輸入的基準(zhǔn)電壓為相同值的調(diào)整用電壓相應(yīng)地在采樣保持電路的輸入側(cè)上升的電壓達(dá)到相對于基準(zhǔn)電壓而預(yù)定的閾值（例如基準(zhǔn)電壓的63.2％）為止的時間；以及第2步驟，將基于用第1步驟測量的時間而求出的時間設(shè)定為對于外部裝置的采樣保持電路中的模擬輸入電壓的采樣時間。如以上那樣，在本例中，比較內(nèi)部的基準(zhǔn)電壓與調(diào)整用電壓，通過直到調(diào)整用電壓比相對于內(nèi)部的基準(zhǔn)電壓而預(yù)定的閾值（例如基準(zhǔn)電壓的63.2％）高為止，用以AD轉(zhuǎn)換電路的動作時鐘進行動作的計數(shù)器進行計數(shù)，從而求出達(dá)到所連接的外部裝置的輸入阻抗與AD轉(zhuǎn)換電路的內(nèi)部轉(zhuǎn)換電容的時間常數(shù)τ的時間，能夠使用此時的時間自動設(shè)定AD轉(zhuǎn)換電路的輸入電壓Vain的采樣時間。而且，如上所述，對于采樣時間的設(shè)定，當(dāng)設(shè)定為計數(shù)器值（1τ的時間）的8倍時，則為“τ＝1-exp-8”，相對內(nèi)部轉(zhuǎn)換電容的充電的電壓的誤差為0.0335％。這是因為，在例如10bitAD轉(zhuǎn)換電路的情況下，在“exp-8×210”約為“0.34LSB”的誤差精度，作為AD轉(zhuǎn)換電路的采樣時間已足夠。另外，一旦將測定的采樣時間的測定結(jié)果寫入閃速存儲器等非易失性存儲器，則不需要在每次啟動AD轉(zhuǎn)換電路時測定采樣時間。另外，例如，本例的AD轉(zhuǎn)換電路能搭載于通用的微控制器，能用于火災(zāi)警報器用IC、電飯煲用IC等。此外，本發(fā)明并不限于使用圖1～圖4說明的例子，在不脫離其要旨的范圍內(nèi)能進行各種變更。例如，在本例中，通過CPU讀入存儲于存儲器的程序并執(zhí)行，來進行本發(fā)明的采樣時間調(diào)整電路的控制，但也可以構(gòu)成為用由邏輯元件電路構(gòu)成的硬件結(jié)構(gòu)來進行這樣的采樣時間調(diào)整電路的控制。另外，在本例中，雖然以10比特的AD轉(zhuǎn)換電路為例，但并不限定于此。另外，在圖1所示的例子中，設(shè)為將調(diào)整用電壓輸入至比較器11的正輸入、將基準(zhǔn)電壓的分壓輸入至負(fù)輸入的結(jié)構(gòu)，但也可以是進行相反的輸入并在比較器11的輸出側(cè)設(shè)置反相器的結(jié)構(gòu)。另外，作為構(gòu)成采樣時間調(diào)整電路的比較單元、測量單元及導(dǎo)出單元，并不限定于圖1所示的由比較器11、電阻R1、R2、觸發(fā)器13、14、2輸入AND門15、計數(shù)器16構(gòu)成的結(jié)構(gòu)，能適當(dāng)?shù)剡M行變更。另外，在本例中，通過將基準(zhǔn)電壓的63.2％設(shè)為閾值，求出達(dá)到外部裝置的輸入阻抗與AD轉(zhuǎn)換電路的內(nèi)部轉(zhuǎn)換電容的時間常數(shù)的1τ的時間，使用此時的時間來自動調(diào)整AD轉(zhuǎn)換電路的輸入電壓Vain的采樣時間，但也可求出例如達(dá)到“2τ”或“3τ”的時間并使用此時的時間來自動調(diào)整AD轉(zhuǎn)換電路的輸入電壓Vain的采樣時間。另外，也可以將閾值設(shè)為基準(zhǔn)電壓的63.2％以下，例如，以基準(zhǔn)電壓的50％為閾值。在該情況下，以滿足AD轉(zhuǎn)換電路的規(guī)格的精度的方式，決定使用該閾值求出的時間設(shè)為多少倍。然而，例如，在設(shè)為90％以上或10％以下這樣極端高、低的閾值的情況下，需要提高比較器11的精度。特別是，在設(shè)為高閾值的情況下，計數(shù)器值的取得耗費時間。