用于分段式電流舵dac的數(shù)字校準(zhǔn)技術(shù)的制作方法
【專(zhuān)利摘要】本發(fā)明提供一種用于分段式電流舵DAC的數(shù)字校準(zhǔn)技術(shù)，包括：待校準(zhǔn)電流源陣列、數(shù)模轉(zhuǎn)換器陣列、基準(zhǔn)電流源、基準(zhǔn)數(shù)模轉(zhuǎn)換器、第一開(kāi)關(guān)陣列、第二開(kāi)關(guān)、比較器以及控制模塊。在校準(zhǔn)過(guò)程中比較器對(duì)待校準(zhǔn)電流源陣列中的電流源以及基準(zhǔn)電流源進(jìn)行比較，之后控制模塊根據(jù)所述比較結(jié)果控制所述數(shù)模轉(zhuǎn)換器陣列以及基準(zhǔn)數(shù)模轉(zhuǎn)換器產(chǎn)生補(bǔ)償電流，從而對(duì)待校準(zhǔn)電流源陣列進(jìn)行校準(zhǔn)。當(dāng)待校準(zhǔn)電流源陣列中的電流源全部校準(zhǔn)完成后，控制模塊控制第一開(kāi)關(guān)陣列使所述待校準(zhǔn)電流源陣列輸出負(fù)載、同時(shí)控制第二開(kāi)關(guān)使基準(zhǔn)電流源停止輸出電流。本方案通過(guò)數(shù)模轉(zhuǎn)換器實(shí)現(xiàn)了對(duì)低電壓電流源的校準(zhǔn)，由于方案簡(jiǎn)單，從而有效減小了校準(zhǔn)所需搭載的芯片體積。
【專(zhuān)利說(shuō)明】用于分段式電流舵DAC的數(shù)字校準(zhǔn)技術(shù)
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及集成電路領(lǐng)域，特別是涉及用于分段式電流舵DAC的數(shù)字校準(zhǔn)技術(shù)。
【背景技術(shù)】
[0002] 晶體管的失配是影響數(shù)模轉(zhuǎn)換器靜態(tài)特性和動(dòng)態(tài)特性的主要因素。對(duì)于窄帶寬轉(zhuǎn) 換器，靜態(tài)特性會(huì)影響轉(zhuǎn)換器的輸出頻譜，為了達(dá)到線性的目的，電流舵數(shù)模轉(zhuǎn)換器需要用 到校準(zhǔn)技術(shù)。
[0003] 現(xiàn)有的校準(zhǔn)技術(shù)，分別是自校準(zhǔn)技術(shù)和SSPA (Switching-Sequence Post-Adjustment)校準(zhǔn)技術(shù)。隨著發(fā)展的要求，降低器件的尺寸和供電電壓，是發(fā)展的趨 勢(shì)。
【發(fā)明內(nèi)容】
[0004] 本發(fā)明要解決的技術(shù)問(wèn)題是提供一種用于分段式電流舵DAC的數(shù)字校準(zhǔn)技術(shù)，能 夠?qū)Φ碗妷弘娏髟吹膶?shí)現(xiàn)校準(zhǔn)。
[0005] 為解決上述技術(shù)問(wèn)題，本發(fā)明的實(shí)施例提供一種用于分段式電流舵DAC的數(shù)字校 準(zhǔn)技術(shù)，包括：
[0006] 待校準(zhǔn)電流源陣列；
[0007] 與所述待校準(zhǔn)電流源陣列對(duì)應(yīng)連接的數(shù)模轉(zhuǎn)換器陣列，用于對(duì)每位待校準(zhǔn)電流源 產(chǎn)生補(bǔ)償電流；
[0008] 基準(zhǔn)電流源，用于在校準(zhǔn)過(guò)程中提供基準(zhǔn)電流；
[0009] 與所述基準(zhǔn)電流源連接的基準(zhǔn)數(shù)模轉(zhuǎn)換器，用于對(duì)所述基準(zhǔn)電流源產(chǎn)生補(bǔ)償電 流；
[0010] 第一開(kāi)關(guān)陣列與所述待校準(zhǔn)電流源陣列對(duì)應(yīng)連接，用于控制所述待電流源陣列的 輸出電流；
[0011] 第二開(kāi)關(guān)，與所述基準(zhǔn)電流源連接，用于控制所述基準(zhǔn)電流源的輸出電流；
[0012] 比較器，其輸入端分別與所述第一開(kāi)關(guān)陣列以及所述第二開(kāi)關(guān)連接，用于比較所 述待校準(zhǔn)電流源和所述基準(zhǔn)電流源的輸出電流；
[0013] 控制模塊，與所述比較器輸出端連接，并分別與所述數(shù)模轉(zhuǎn)換器陣列以及基準(zhǔn)數(shù) 模轉(zhuǎn)換器連接，并分別與所述第一開(kāi)關(guān)陣列以及所述第二開(kāi)關(guān)連接，用于接收所述比較器 輸出的比較結(jié)果，并根據(jù)所述比較結(jié)果控制所述數(shù)模轉(zhuǎn)換器陣列以及基準(zhǔn)數(shù)模轉(zhuǎn)換器產(chǎn)生 補(bǔ)償電流，并控制所述第一開(kāi)關(guān)陣列以及所述第二開(kāi)關(guān)工作。
[0014] 其中，所述待校準(zhǔn)電流源陣列中的待校準(zhǔn)電流源以及基準(zhǔn)電流源均由2Nf并列連 接且寬長(zhǎng)比相同的PM0S晶體管構(gòu)成；其中，N為待校準(zhǔn)電流源位數(shù)。
[0015] 其中，所述第一開(kāi)關(guān)陣列由2"個(gè)單位開(kāi)關(guān)組成，所述第二開(kāi)關(guān)由一個(gè)單位開(kāi)關(guān)組 成；其中，所述單位開(kāi)關(guān)包括：
[0016] 第一反相器，其輸入端與所述控制模塊連接；
[0017] 第一 M0S管，其柵極與所述第一反相器的輸出端連接；
[0018] 第二M0S管，其漏極與所述第一 M0S管的漏極連接；
[0019] 其中，所述第一 M0S管以及第二M0S管的漏極與電源連接；
[0020] 第三M0S管，其柵極與所述第一反相器的輸出端連接，其漏極與所述第二M0S管的 源極連接，其源極接地；
[0021] 第四M0S管，其柵極與所述第二M0S管的源極連接，其源極與所述待校準(zhǔn)電流源中 所對(duì)應(yīng)的PM0S晶體管的漏極連接；
[0022] 第五M0S管，其源極與所述第四M0S管的源極連接，其漏極與所述比較器連接；
[0023] 第六M0S管，其漏極與所述第五M0S管的柵極連接，其柵極與所述控制模塊連接， 其源極接地。
[0024] 其中，所述第一開(kāi)關(guān)陣列中的第四M0S管的漏極與負(fù)載連接。
[0025] 其中，所述數(shù)模轉(zhuǎn)換器陣列中的數(shù)模轉(zhuǎn)換器和所述基準(zhǔn)數(shù)模轉(zhuǎn)換器均為二進(jìn)制編 碼數(shù)模轉(zhuǎn)換器。
[0026] 其中，所述數(shù)模轉(zhuǎn)換器陣列由2N個(gè)數(shù)模轉(zhuǎn)換器組成，所述基準(zhǔn)數(shù)模轉(zhuǎn)換器由一個(gè) 數(shù)模轉(zhuǎn)換器組成；每個(gè)數(shù)模轉(zhuǎn)換器由K位順序排列的單位數(shù)模轉(zhuǎn)換器組成；
[0027] 其中，所述單位數(shù)模轉(zhuǎn)換器包括：
[0028] 第二反相器，其輸入端與所述控制模塊連接；
[0029] 第七M(jìn)0S管，其柵極與所述第二反相器的輸出端連接，其漏極與所述第一反相器 的輸入端連接；
[0030] 第八M0S管，其柵極與所述第二反相器的輸入端連接，其源極與所述第七M(jìn)0S管的 源極連接，其漏極接地；
[0031] PM0S管陣列，其中，所述PM0S管陣列中的每個(gè)PM0S的漏極分別與所述第七M(jìn)0S管 的源極和所述第八M0S管的源極連接。
[0032] 其中，所述數(shù)模轉(zhuǎn)換器陣列中的PM0S管陣列的源極與所述第一開(kāi)關(guān)陣列中的第 一反相器的輸入端連接；所述基準(zhǔn)數(shù)模轉(zhuǎn)換器中的PM0S管陣列的源極與所述第二開(kāi)關(guān)中 的第一反相器的輸入端連接。
[0033] 其中，所述PM0S管陣列包含有Μ個(gè)相互并聯(lián)的P0MS ;其中，;x為該P(yáng)M0S管 陣列所屬的單位數(shù)模轉(zhuǎn)換器在數(shù)模轉(zhuǎn)換器中的位數(shù)。
[0034] 其中，所述控制模塊為SAR數(shù)字校準(zhǔn)控制模塊，其具體用于：
[0035] 通過(guò)輸出信號(hào)控制所述第一開(kāi)關(guān)陣列以及所述第二開(kāi)關(guān)，指定選擇校準(zhǔn)所述待校 準(zhǔn)電流源陣列中的待校準(zhǔn)電流源；以及
[0036] 保存數(shù)模轉(zhuǎn)換器陣列對(duì)每位待校準(zhǔn)電流源進(jìn)行補(bǔ)償?shù)碾娏鞔笮〉男畔ⅲ沟盟?數(shù)模轉(zhuǎn)換器能夠根據(jù)所述SAR數(shù)字校準(zhǔn)控制模塊保存的信息為每位待校準(zhǔn)電流源提供補(bǔ) 償電流。
[0037] 本發(fā)明的上述方案具有如下有益效果：
[0038] 本發(fā)明的方案在校準(zhǔn)過(guò)程中比較器對(duì)待校準(zhǔn)電流源陣列中的電流源以及基準(zhǔn)電 流源進(jìn)行比較，之后控制模塊根據(jù)所述比較結(jié)果控制所述數(shù)模轉(zhuǎn)換器陣列以及基準(zhǔn)數(shù)模轉(zhuǎn) 換器產(chǎn)生補(bǔ)償電流，從而對(duì)待校準(zhǔn)電流源陣列進(jìn)行校準(zhǔn)。當(dāng)待校準(zhǔn)電流源陣列中的電流源 全部校準(zhǔn)完成后，控制模塊控制第一開(kāi)關(guān)陣列使所述待校準(zhǔn)電流源陣列輸出負(fù)載、同時(shí)控 制第二開(kāi)關(guān)使基準(zhǔn)電流源停止輸出電流。本方案通過(guò)數(shù)模轉(zhuǎn)換器實(shí)現(xiàn)了對(duì)低電壓電流源的 校準(zhǔn)，由于方案簡(jiǎn)單，從而有效減小了校準(zhǔn)所需搭載的芯片體積。
【專(zhuān)利附圖】
【附圖說(shuō)明】
[0039] 圖1為本發(fā)明中用于分段式電流舵DAC的數(shù)字校準(zhǔn)技術(shù)的電路圖；
[0040] 圖2為本發(fā)明中待校準(zhǔn)電流源以及基準(zhǔn)電流源的結(jié)構(gòu)示意圖；
[0041] 圖3為本發(fā)明中控制模塊的工作流程示意圖；
[0042] 圖4為本發(fā)明中數(shù)模轉(zhuǎn)換器的結(jié)構(gòu)示意圖；
[0043] 圖5為本發(fā)明中單位開(kāi)關(guān)的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0044] 為使本發(fā)明要解決的技術(shù)問(wèn)題、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖及具 體實(shí)施例進(jìn)行詳細(xì)描述。
[0045] 如圖1所示，本發(fā)明的實(shí)施例提供一種用于分段式電流舵DAC的數(shù)字校準(zhǔn)技術(shù)，包 括：
[0046] 待校準(zhǔn)電流源陣列；
[0047] 與所述待校準(zhǔn)電流源陣列對(duì)應(yīng)連接的數(shù)模轉(zhuǎn)換器陣列，用于對(duì)每位待校準(zhǔn)電流源 產(chǎn)生補(bǔ)償電流；
[0048] 基準(zhǔn)電流源，用于在校準(zhǔn)過(guò)程中提供基準(zhǔn)電流；
[0049] 與所述基準(zhǔn)電流源連接的基準(zhǔn)數(shù)模轉(zhuǎn)換器，用于對(duì)所述基準(zhǔn)電流源產(chǎn)生補(bǔ)償電 流；
[0050] 第一開(kāi)關(guān)陣列與所述待校準(zhǔn)電流源陣列對(duì)應(yīng)連接，用于控制所述待電流源陣列的 輸出電流；
[0051] 第二開(kāi)關(guān)，與所述基準(zhǔn)電流源連接，用于控制所述基準(zhǔn)電流源的輸出電流；
[0052] 比較器，其輸入端分別與所述第一開(kāi)關(guān)陣列以及所述第二開(kāi)關(guān)連接，用于比較所 述待校準(zhǔn)電流源和所述基準(zhǔn)電流源的輸出電流；
[0053] 控制模塊，與所述比較器輸出端連接，并分別與所述數(shù)模轉(zhuǎn)換器陣列以及基準(zhǔn)數(shù) 模轉(zhuǎn)換器連接，并分別與所述第一開(kāi)關(guān)陣列以及所述第二開(kāi)關(guān)連接，用于接收所述比較器 輸出的比較結(jié)果，并根據(jù)所述比較結(jié)果控制所述數(shù)模轉(zhuǎn)換器陣列以及基準(zhǔn)數(shù)模轉(zhuǎn)換器產(chǎn)生 補(bǔ)償電流，并控制所述第一開(kāi)關(guān)陣列以及所述第二開(kāi)關(guān)工作。
[0054] 具體地，在本發(fā)明的上述實(shí)施例中，所述待校準(zhǔn)電流源陣列中的待校準(zhǔn)電流源以 及基準(zhǔn)電流源均由2N個(gè)并列連接且寬長(zhǎng)比相同的PM0S晶體管構(gòu)成；其中，N為待校準(zhǔn)電流 源位數(shù)。
[0055] 如圖5所示，具體地，在本發(fā)明的上述實(shí)施例中，所述第一開(kāi)關(guān)陣列由2Nf單位開(kāi) 關(guān)組成，所述第二開(kāi)關(guān)由一個(gè)單位開(kāi)關(guān)組成；其中，所述單位開(kāi)關(guān)包括：
[0056] 第一反相器T1，其輸入端與所述控制模塊連接；
[0057] 第一 M0S管M1，其柵極與所述第一反相器的輸出端連接；
[0058] 第二M0S管M2,其漏極與所述第一 M0S管的漏極連接；
[0059] 其中，所述第一 M0S管Ml以及第二M0S管M2的漏極與電源連接；
[0060] 第三M0S管M3,其柵極與所述第一反相器的輸出端連接，其漏極與所述第二M0S管 M2的源極連接，其源極接地；
[0061] 第四M0S管M4,其柵極與所述第二M0S管M2的源極連接，其源極與所述待校準(zhǔn)電 流源中所對(duì)應(yīng)的PM0S管的漏極連接；
[0062] 第五M0S管M5,其源極與所述第四M0S管M4的源極連接，其漏極與所述比較器連 接；
[0063] 第六M0S管M6,其漏極與所述第五M0S管M5的柵極連接，其柵極與所述控制模塊 連接，其源極接地。
[0064] 其中，所述第一開(kāi)關(guān)陣列中的第四M0S管M4的漏極與負(fù)載連接。
[0065] 具體地，在本發(fā)明的上述實(shí)施例中，所述數(shù)模轉(zhuǎn)換器陣列中的數(shù)模轉(zhuǎn)換器和所述 基準(zhǔn)數(shù)模轉(zhuǎn)換器均為二進(jìn)制編碼數(shù)模轉(zhuǎn)換器。
[0066] 如圖4所示，具體地，在本發(fā)明的上述實(shí)施例中，所述數(shù)模轉(zhuǎn)換器陣列由2N個(gè)數(shù)模 轉(zhuǎn)換器組成，所述基準(zhǔn)數(shù)模轉(zhuǎn)換器由一個(gè)數(shù)模轉(zhuǎn)換器組成；每個(gè)數(shù)模轉(zhuǎn)換器由K位順序排 列的單位數(shù)模轉(zhuǎn)換器組成；
[0067] 其中，所述單位數(shù)模轉(zhuǎn)換器包括：
[0068] 第二反相器T2,其輸入端與所述控制模塊連接；
[0069] 第七M(jìn)0S管M7,其柵極與所述第二反相器T2的輸出端連接，其漏極與所述第一反 相器的輸入端連接；
[0070] 第八M0S管M8,其柵極與所述第二反相器T2的輸入端連接，其源極與所述第七 M0S管M7的源極連接，其漏極接地；
[0071] PM0S管陣列P，其中，所述PM0S管陣列P中的每個(gè)PM0S的漏極分別與所述第七 M0S管M7的源極和所述第八M0S管M8的源極連接。
[0072] 具體地，在本發(fā)明的上述實(shí)施例中，所述數(shù)模轉(zhuǎn)換器陣列中的PM0S管陣列的源極 與所述第一開(kāi)關(guān)陣列中的第一反相器的輸入端連接；所述基準(zhǔn)數(shù)模轉(zhuǎn)換器中的PM0S管陣 列的源極與所述第二開(kāi)關(guān)中的第一反相器的輸入端連接。
[0073] 具體地，在本發(fā)明的上述實(shí)施例中，所述PM0S管陣列包含有Μ個(gè)相互并聯(lián)的P0MS ; 其中，M=該P(yáng)M0S管陣列所屬的單位數(shù)模轉(zhuǎn)換器在數(shù)模轉(zhuǎn)換器中的位數(shù)。
[0074] 在本發(fā)明的上述實(shí)施例中，所述控制模塊為SAR數(shù)字校準(zhǔn)控制模塊，其具體用于：
[0075] 通過(guò)輸出信號(hào)控制所述第一開(kāi)關(guān)陣列以及所述第二開(kāi)關(guān)，指定選擇校準(zhǔn)所述待校 準(zhǔn)電流源陣列中的待校準(zhǔn)電流源；以及
[0076] 保存數(shù)模轉(zhuǎn)換器陣列對(duì)每位待校準(zhǔn)電流源進(jìn)行補(bǔ)償?shù)碾娏鞔笮〉男畔?，使得所?數(shù)模轉(zhuǎn)換器能夠根據(jù)所述SAR數(shù)字校準(zhǔn)控制模塊保存的信息為每位待校準(zhǔn)電流源提供補(bǔ) 償電流。
[0077] 下面就一待校準(zhǔn)數(shù)模轉(zhuǎn)換器的每個(gè)電流源進(jìn)行逐一校準(zhǔn)，其具體原理為：
[0078] 圖1為本實(shí)施例中一種用于分段式電流舵數(shù)模轉(zhuǎn)換器的數(shù)字校準(zhǔn)技術(shù)的方案結(jié) 構(gòu)圖，其中的待校準(zhǔn)電流源陣列（即待校準(zhǔn)數(shù)模轉(zhuǎn)換器的每個(gè)電流源）中的每個(gè)待校準(zhǔn)電流 源以及基準(zhǔn)電流源的結(jié)構(gòu)相同，都是采用2 N個(gè)處于飽和區(qū)的PM0S管并聯(lián)(如圖2所示)，其 輸出電流分別為1^和IKEF，在電壓VBIAS控制下工作在飽和區(qū)，通過(guò)上述結(jié)構(gòu)能夠有助于 待校準(zhǔn)電流源陣列的優(yōu)化布局，使因版圖設(shè)計(jì)而造成的匹配誤差減小。控制模塊，為數(shù)字邏 輯電路，輸出多組控制信號(hào)，分別到數(shù)模轉(zhuǎn)換器陣列、第一開(kāi)關(guān)陣列和第二開(kāi)關(guān)。電流源校 準(zhǔn)過(guò)程中，控制模塊從待校準(zhǔn)電流源陣列中選擇一個(gè)待校準(zhǔn)電流源與基準(zhǔn)電流源在比較器 中進(jìn)行比較，并根據(jù)比較器的輸出結(jié)果調(diào)節(jié)數(shù)模轉(zhuǎn)換器陣列中的數(shù)模轉(zhuǎn)換器的輸出電流， 以完成校準(zhǔn)過(guò)程。數(shù)模轉(zhuǎn)換器陣列中的數(shù)模轉(zhuǎn)換器，其滿偏輸出電流為Im，為了盡量減 小補(bǔ)償電流對(duì)待校準(zhǔn)數(shù)模轉(zhuǎn)換器的靜態(tài)特性參數(shù)的影響，同時(shí)保證校準(zhǔn)效果，其最低有效 位電流LSB (IeAU)AasB)設(shè)定為待校準(zhǔn)數(shù)模轉(zhuǎn)換器LSB電流（IDAasB)的1/2K，即
【權(quán)利要求】
1. 一種用于分段式電流舵DAC的數(shù)字校準(zhǔn)技術(shù)，其特征在于，包括： 待校準(zhǔn)電流源陣列； 與所述待校準(zhǔn)電流源陣列對(duì)應(yīng)連接的數(shù)模轉(zhuǎn)換器陣列，用于對(duì)每位待校準(zhǔn)電流源產(chǎn)生 補(bǔ)償電流； 基準(zhǔn)電流源，用于在校準(zhǔn)過(guò)程中提供基準(zhǔn)電流； 與所述基準(zhǔn)電流源連接的基準(zhǔn)數(shù)模轉(zhuǎn)換器，用于對(duì)所述基準(zhǔn)電流源產(chǎn)生補(bǔ)償電流； 第一開(kāi)關(guān)陣列與所述待校準(zhǔn)電流源陣列對(duì)應(yīng)連接，用于控制所述待電流源陣列的輸出 電流； 第二開(kāi)關(guān)，與所述基準(zhǔn)電流源連接，用于控制所述基準(zhǔn)電流源的輸出電流； 比較器，其輸入端分別與所述第一開(kāi)關(guān)陣列以及所述第二開(kāi)關(guān)連接，用于比較所述待 校準(zhǔn)電流源和所述基準(zhǔn)電流源的輸出電流； 控制模塊，與所述比較器輸出端連接，并分別與所述數(shù)模轉(zhuǎn)換器陣列以及基準(zhǔn)數(shù)模轉(zhuǎn) 換器連接，并分別與所述第一開(kāi)關(guān)陣列以及所述第二開(kāi)關(guān)連接，用于接收所述比較器輸出 的比較結(jié)果，并根據(jù)所述比較結(jié)果控制所述數(shù)模轉(zhuǎn)換器陣列以及基準(zhǔn)數(shù)模轉(zhuǎn)換器產(chǎn)生補(bǔ)償 電流，并控制所述第一開(kāi)關(guān)陣列以及所述第二開(kāi)關(guān)工作。
2. 根據(jù)權(quán)利要求1所述的用于分段式電流舵DAC的數(shù)字校準(zhǔn)技術(shù)，其特征在于，所述 待校準(zhǔn)電流源陣列中的待校準(zhǔn)電流源以及基準(zhǔn)電流源均由2 N個(gè)并列連接且寬長(zhǎng)比相同的 PMOS管構(gòu)成；其中，N為待校準(zhǔn)電流源位數(shù)。
3. 根據(jù)權(quán)利要求2所述的用于分段式電流舵DAC的數(shù)字校準(zhǔn)技術(shù)，其特征在于，所述第 一開(kāi)關(guān)陣列由2N個(gè)單位開(kāi)關(guān)組成，所述第二開(kāi)關(guān)由一個(gè)單位開(kāi)關(guān)組成；其中，所述單位開(kāi)關(guān) 包括： 第一反相器，其輸入端與所述控制模塊連接； 第一 MOS管，其柵極與所述第一反相器的輸出端連接； 第二MOS管，其漏極與所述第一 MOS管的漏極連接； 其中，所述第一 MOS管以及第二MOS管的漏極與電源連接； 第三MOS管，其柵極與所述第一反相器的輸出端連接，其漏極與所述第二MOS管的源極 連接，其源極接地； 第四MOS管，其柵極與所述第二MOS管的源極連接，其源極與所述待校準(zhǔn)電流源中所對(duì) 應(yīng)的PMOS管的漏極連接； 第五MOS管，其源極與所述第四MOS管的源極連接，其漏極與所述比較器連接； 第六MOS管，其漏極與所述第五MOS管的柵極連接，其柵極與所述控制模塊連接，其源 極接地。
4. 根據(jù)權(quán)利要求3所述的用于分段式電流舵DAC的數(shù)字校準(zhǔn)技術(shù)，其特征在于，所述第 一開(kāi)關(guān)陣列中的第四MOS管的漏極與負(fù)載連接。
5. 根據(jù)權(quán)利要求4所述的用于分段式電流舵DAC的數(shù)字校準(zhǔn)技術(shù)，其特征在于，所述數(shù) 模轉(zhuǎn)換器陣列中的數(shù)模轉(zhuǎn)換器和所述基準(zhǔn)數(shù)模轉(zhuǎn)換器均為二進(jìn)制編碼數(shù)模轉(zhuǎn)換器。
6. 根據(jù)權(quán)利要求5所述的用于分段式電流舵DAC的數(shù)字校準(zhǔn)技術(shù)，其特征在于，所述數(shù) 模轉(zhuǎn)換器陣列由2N個(gè)數(shù)模轉(zhuǎn)換器組成，所述基準(zhǔn)數(shù)模轉(zhuǎn)換器由一個(gè)數(shù)模轉(zhuǎn)換器組成；每個(gè) 數(shù)模轉(zhuǎn)換器由K位順序排列的單位數(shù)模轉(zhuǎn)換器組成； 其中所述單位數(shù)模轉(zhuǎn)換器包括： 第二反相器，其輸入端與所述控制模塊連接； 第七M(jìn)OS管，其柵極與所述第二反相器的輸出端連接，其漏極與所述第一反相器的輸 入端連接； 第八MOS管，其柵極與所述第二反相器的輸入端連接，其源極與所述第七M(jìn)OS管的源極 連接，其漏極接地； PMOS管陣列，其中，所述PMOS管陣列中的每個(gè)PMOS的漏極分別與所述第七M(jìn)OS管的源 極和所述第八MOS管的源極連接。
7. 根據(jù)權(quán)利要求6所述的用于分段式電流舵DAC的數(shù)字校準(zhǔn)技術(shù)，所述數(shù)模轉(zhuǎn)換器陣 列中的PMOS管陣列的源極與所述第一開(kāi)關(guān)陣列中的第一反相器的輸入端連接；所述基準(zhǔn) 數(shù)模轉(zhuǎn)換器中的PMOS管陣列的源極與所述第二開(kāi)關(guān)中的第一反相器的輸入端連接。
8. 根據(jù)權(quán)利要求7所述的用于分段式電流舵DAC的數(shù)字校準(zhǔn)技術(shù)，其特征在于，所述 PMOS管陣列包含有Μ個(gè)相互并聯(lián)的POMS ;其中，;X為該P(yáng)MOS管陣列所屬的單位數(shù)模 轉(zhuǎn)換器在數(shù)模轉(zhuǎn)換器中的位數(shù)。
9. 根據(jù)權(quán)利要求1所述的用于分段式電流舵DAC的數(shù)字校準(zhǔn)技術(shù)，其特征在于，所述控 制模塊為SAR數(shù)字校準(zhǔn)控制模塊，其具體用于： 通過(guò)輸出信號(hào)控制所述第一開(kāi)關(guān)陣列以及所述第二開(kāi)關(guān)，指定選擇校準(zhǔn)所述待校準(zhǔn)電 流源陣列中的待校準(zhǔn)電流源；以及 保存數(shù)模轉(zhuǎn)換器陣列對(duì)每位待校準(zhǔn)電流源進(jìn)行補(bǔ)償?shù)碾娏鞔笮〉男畔?，使得所述?shù)模 轉(zhuǎn)換器能夠根據(jù)所述SAR數(shù)字校準(zhǔn)控制模塊保存的信息為每位待校準(zhǔn)電流源提供補(bǔ)償電 流。
【文檔編號(hào)】H03M1/10GK104065382SQ201310093824
【公開(kāi)日】2014年9月24日 申請(qǐng)日期:2013年3月22日 優(yōu)先權(quán)日:2013年3月22日
【發(fā)明者】朱樟明, 劉勛, 任大志, 劉簾曦, 楊銀堂 申請(qǐng)人:西安電子科技大學(xué)