專利名稱：一種用于鎖相環(huán)的可編程延時(shí)多路控制信號(hào)鑒頻鑒相器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于鎖相環(huán)的鑒頻鑒相器，特別地，本發(fā)明涉及一種用于鎖相環(huán)的可編程延時(shí)多路控制信號(hào)鑒頻鑒相器。
背景技術(shù)：
鎖相環(huán)電路廣泛應(yīng)用于頻率合成系統(tǒng)、數(shù)據(jù)與時(shí)鐘恢復(fù)系統(tǒng)和電子、計(jì)算機(jī)領(lǐng)域。圖1是鎖相環(huán)電路的結(jié)構(gòu)圖，它通常包括5個(gè)主要部件:鑒頻鑒相器、電荷泵、濾波器、壓控振蕩器和分頻器。如圖1所示，鑒頻鑒相器接收晶振信號(hào)和分頻器的輸出信號(hào)f2，檢測(cè)二者之間的頻率差和相位差，并生成輸出控制信號(hào)UP和DOWN。電荷泵接收控制信號(hào)UP和DOWN，并將它們轉(zhuǎn)換成濾波器上的電流。電流經(jīng)過濾波器，輸出電壓到壓控振蕩器，以控制壓控振蕩器輸出信號(hào)的頻率。壓控振蕩器輸出的信號(hào)經(jīng)過分頻器分頻后又返回到鑒頻鑒相器。當(dāng)晶振信號(hào)領(lǐng)先于分頻器的輸出信號(hào)f2時(shí)，電荷泵的輸出電流將增大以在濾波器的輸出端產(chǎn)生較大的電壓，進(jìn)而增大壓控振蕩器的輸出信號(hào)的頻率。相反，當(dāng)晶振信號(hào)落后于分頻器的輸出信號(hào)時(shí)，電荷泵的輸出電流將減小以在濾波器的輸出端產(chǎn)生較小的電壓，進(jìn)而減小壓控振蕩器的輸出信號(hào)的頻率。當(dāng)晶振信號(hào)和分頻器的輸出信號(hào)f2校準(zhǔn)時(shí)，濾波器上的電壓不變并且壓控振蕩器的輸出信號(hào)頻率保持恒定，則鎖相環(huán)處于“鎖定”狀態(tài)。然而，當(dāng)晶振信號(hào)和分頻器的輸出信號(hào)f2的邊沿非常接近時(shí)，鑒頻鑒相器輸出的控制信號(hào)UP和DOWN沒有充分的時(shí)間進(jìn)行徹底切換并由此驅(qū)動(dòng)電荷泵，導(dǎo)致鎖相環(huán)在小的相位差上承受過度的相位抖動(dòng)，大大降低了鎖相環(huán)的性能。不能檢測(cè)到的小的相位差的低增益區(qū)即為死區(qū)。同時(shí)，鑒頻鑒相器產(chǎn)生的兩路控制信號(hào)UP和DOWN過于單一，不能滿足對(duì)結(jié)構(gòu)日益復(fù)雜的電荷泵的控制需求。且控制信號(hào)很難同時(shí)達(dá)到電荷泵，以至于造成鎖相環(huán)輸出信號(hào)的抖動(dòng)。

發(fā)明內(nèi)容
針對(duì)背景技術(shù)存在的問題，本發(fā)明提供了一種結(jié)構(gòu)簡(jiǎn)單、零死區(qū)、低功耗和能夠同時(shí)形成四路控制信號(hào)的一種用于鎖相環(huán)的可編程延時(shí)多路控制信號(hào)鑒頻鑒相器。為達(dá)到上述目的，本發(fā)明的技術(shù)方案為:
一種用于鎖相環(huán)的可編程延時(shí)多路控制信號(hào)鑒頻鑒相器，其特征在于，包括輸入端連接二路頻率信號(hào)并用于檢測(cè)該兩路頻率信號(hào)的頻率和相位的頻率相位檢測(cè)電路、將頻率相位檢測(cè)電路產(chǎn)生的控制信號(hào)經(jīng)過處理后形成四路能夠同時(shí)到達(dá)電荷泵的控制信號(hào)的控制信號(hào)輸出電路、以及讀取頻率相位檢測(cè)電路的控制信號(hào)，然后對(duì)頻率相位檢測(cè)電路進(jìn)行復(fù)位和延時(shí)控制的復(fù)位、延時(shí)電路；其中，頻率相位檢測(cè)電路分別與二路頻率信號(hào)、控制信號(hào)輸出電路和復(fù)位、延時(shí)電路相連；控制信號(hào)輸出電路與頻率相位檢測(cè)電路相連；復(fù)位、延時(shí)電路與頻率相位檢測(cè)電路相連。
在上述的一種用于鎖相環(huán)的可編程延時(shí)多路控制信號(hào)鑒頻鑒相器，所述頻率相位檢測(cè)電路包括兩個(gè)D觸發(fā)器DFFl和DFF2 ;所述兩個(gè)D觸發(fā)器DFFl和DFF2的CLK端分別接二路頻率信號(hào)，D端接電源VDD，輸出端Q接控制信號(hào)輸出電路的輸入端，輸出端Qn接復(fù)位、延時(shí)電路的輸入端。在上述的一種用于鎖相環(huán)的可編程延時(shí)多路控制信號(hào)鑒頻鑒相器，所述控制信號(hào)輸出電路包括兩個(gè)控制輸出單元，每個(gè)控制單元包括兩個(gè)異或門、兩個(gè)與非門和六個(gè)反相器；其中一個(gè)控制單元的異或門XORl的輸入端分別與電源VDD和控制信號(hào)UP相連，輸出端與與非門NANDl相連；異或門X0R2的輸入端分別與控制信號(hào)UP和地相連，輸出端與與非門NAND2相連；與非門NANDl的輸入端分別與XORl的輸出端和NAND2的輸出端相連，輸出端接反相器INVl ;與非門NAND2的輸入端分別與X0R2的輸出端和NANDl的輸出端相連，輸出端接反相器INV4 ;反相器INVf INV3依次首尾相連，其中INVl的輸入端與NANDl的輸出端相連，INV3的輸出端輸出控制信號(hào)UPBl ;反相器INV4 INV6依次首尾相連，其中INV4的輸入端與NAND2的輸出端相連，INV6的輸出端輸出控制信號(hào)UPl ;另一個(gè)控制單元的異或門X0R3的輸入端分別與控制信號(hào)DOWN和地相連，輸出端與與非門NAND3相連；異或門X0R4的輸入端分別與控制信號(hào)DOWN和電源VDD相連，輸出端與與非門NAND4相連；與非門NAND3的輸入端分別與X0R3的輸出端和NAND4的輸出端相連，輸出端接反相器INV7 ;與非門NAND4的輸入端分別與X0R4的輸出端和NAND3的輸出端相連，輸出端接反相器INVlO ；反相器INV7 INV9依次首尾相連，其中INV7的輸入端與NAND3的輸出端相連，INV9的輸出端輸出控制信號(hào)DOWNl ;反相器INV1(TINV12依次首尾相連，其中INVlO的輸入端與NAND4的輸出端相連，INV12的輸出端輸出控制信號(hào)DOWNBl。在上述的一種用于鎖相環(huán)的可編程延時(shí)多路控制信號(hào)鑒頻鑒相器，所述復(fù)位、延時(shí)電路包括或非門、反相器和MOS管；其中或非門NORl的輸入端分別與兩個(gè)D觸發(fā)器的輸出端Qn相連，輸出端與反相器INV13相連，反相器INV13 INV20依次首尾相連，MOS管Q1 Q8的漏極分別與反相器INV13 INV20的輸出端相連，源極分別與MOS管Q9 Q16的柵極相連，其中Ql和Q5的柵極與電源VDD相連，Q2和Q6的柵極與或門ORl的輸出端相連，Q3和Q7的柵極同時(shí)與第一可編程控制信號(hào)相連，Q4和Q8的柵極與與門ANDl的輸出端相連；M0S管Q9、16的源極和漏極都與地相連，柵極分別與QfQS的源極相連；或門ORl的輸入端分別接第一可編程控制信號(hào)和第二可編程控制信號(hào)，輸出端接Q2和Q5的柵極；與門ANDl的輸入端分別接可編程控制信號(hào)第一可編程控制信號(hào)和第二可編程控制信號(hào)，輸出端接Q4和Q8的柵極。因此，本發(fā)明具有如下優(yōu)點(diǎn):1、設(shè)計(jì)合理，結(jié)構(gòu)簡(jiǎn)單易懂，且可完全實(shí)現(xiàn)。2、具有可編程延時(shí)功能，靈活性好。3、零死區(qū)。4、能夠生產(chǎn)四路控制信號(hào)。5、低功耗。


圖1是鎖相環(huán)的結(jié)構(gòu)圖。圖2是本發(fā)明鑒頻鑒相器的結(jié)構(gòu)圖。圖3是頻率相位檢測(cè)電路結(jié)構(gòu)圖。圖4是控制信號(hào)輸出電路結(jié)構(gòu)圖。圖5是復(fù)位、延時(shí)電路結(jié)構(gòu)圖。
圖6是鑒頻鑒相器的總體電路圖。圖7是電荷泵電路的結(jié)構(gòu)圖。
具體實(shí)施例方式為了更加清楚明白的解釋本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)，下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)行進(jìn)一步的說明?？删幊萄訒r(shí)多路控制信號(hào)鑒頻鑒相器的結(jié)構(gòu)如圖2所示，其組成包括輸入端連接二路頻率信號(hào)并用于檢測(cè)該兩路頻率信號(hào)的頻率和相位的頻率相位檢測(cè)電路、將頻率相位檢測(cè)電路產(chǎn)生的控制信號(hào)經(jīng)過處理后形成四路能夠同時(shí)到達(dá)電荷泵的控制信號(hào)的控制信號(hào)輸出電路、以及讀取頻率相位檢測(cè)電路的控制信號(hào)，然后對(duì)頻率相位檢測(cè)電路進(jìn)行復(fù)位和延時(shí)控制的復(fù)位、延時(shí)電路；其中，頻率相位檢測(cè)電路分別與二路頻率信號(hào)、控制信號(hào)輸出電路和復(fù)位、延時(shí)電路相連；控制信號(hào)輸出電路與頻率相位檢測(cè)電路相連；復(fù)位、延時(shí)電路與頻率相位檢測(cè)電路相連。圖3是頻率相位檢測(cè)電路不意圖。~■路頻率 目號(hào)。由晶振廣生，它與D觸發(fā)器DFFl的CLK端相連。f2是分頻器的輸出信號(hào)，它與D觸發(fā)器DFF2的CLK端相連。頻率相位檢測(cè)電路由D觸發(fā)器DFFl和DFF2組成。DFFl的CLK端與相連，D端與電源VDD相連，輸出端Q和Qn分別輸出信號(hào)UP和(Jp DFF2的CLK端與f2相連，D端與電源VDD相
連，輸出端Q和Qn分別輸出信號(hào)DOWN和。圖4是控制信號(hào)輸出電路示意圖。它由異或門X0R1 X0R4、與非門NANDl和NAND2(NAND3和NAND4)構(gòu)成的RS基本觸發(fā)器和反相器INV1 INV12組成。異或門XORl的輸入端分別與電源VDD和控制信號(hào)UP相連，輸出端與與非門NANDl相連。異或門X0R2的輸入端分別與控制信號(hào)UP和地相連，輸出端與與非門NAND2相連。異或門X0R3的輸入端分別與控制信號(hào)DOWN和地相連，輸出端與與非門NAND3相連。異或門X0R4的輸入端分別與控制信號(hào)DOWN和電源VDD相連，輸出端與與非門NAND4相連。與非門NANDl的輸入端分別與XORl的輸出端和NAND2的輸出端相連，輸出端接反相器INVl。與非門NAND2的輸入端分別與X0R2的輸出端和NANDl的輸出端相連，輸出端接反相器INV4。與非門NAND3的輸入端分別與X0R3的輸出端和NAND4的輸出端相連，輸出端接反相器INV7。與非門NAND4的輸入端分別與X0R4的輸出端和NAND3的輸出端相連，輸出端接反相器INV10。反相器INV1 INV3依次首尾相連，其中INVl的輸入端與NANDl的輸出端相連，INV3的輸出端輸出控制信號(hào)UPBl。反相器INV4 INV6依次首尾相連，其中INV4的輸入端與NAND2的輸出端相連，INV6的輸出端輸出控制信號(hào)UPl。反相器INV7 INV9依次首尾相連，其中INV7的輸入端與NAND3的輸出端相連，INV9的輸出端輸出控制信號(hào)DOWNl。反相器INV1(TINV12依次首尾相連，其中INVlO的輸入端與NAND4的輸出端相連，INV12的輸出端輸出控制信號(hào)D0WNB1.圖5是復(fù)位、延時(shí)電路示意圖。復(fù)位電路由或非門NORl構(gòu)成。NORl的輸入端分別與控制信號(hào)@和.相連，輸出端與反相器INV13相連。延時(shí)電路由反相器INV13 INV20、MOS管Q1 Q16、或門ORl和與門ANDl構(gòu)成。反相器INV13 INV20依次首尾相連，其中INV13的輸入端與NORl相連，INV2 0的輸出端輸出復(fù)位信號(hào)W。MOS管Q1 Q8的漏極分別與反相器INV13 INV20的輸出端相連，源極分別與MOS管Q9 Q16的柵極相連，其中Ql和Q5的柵極與電源VDD相連，Q2和Q6的柵極與或門ORl的輸出端相連，Q3和Q7的柵極可編程控制信號(hào)Delay〈l>相連，Q4和Q8的柵極與與門ANDl的輸出端相連。MOS管Q9 Q16的源極和漏極都與地相連，柵極分別與QfQS的源極相連?；蜷TORl的輸入端分別接可編程控制信號(hào)Delay〈0>和Delay〈l>，輸出端接Q2和Q5的柵極。與門ANDl的輸入端分別接可編程控制信號(hào)Delay〈0>和Delay〈l>，輸出端接Q4和Q8的柵極。下面具體說明本發(fā)明的實(shí)施方案和優(yōu)化原理:
圖6是鑒頻鑒相器的總體電路示意圖。其中D觸發(fā)器選用邊沿觸發(fā)的TSPC結(jié)構(gòu)，它所用的晶體管數(shù)目少，能有效的減小電路的面積，且其沒有靜態(tài)功耗，動(dòng)態(tài)功耗也很低。虛線內(nèi)的電路由兩個(gè)異或門和兩個(gè)與非門組成的基本RS觸發(fā)器構(gòu)成。其中異或門XORl (X0R3)相當(dāng)于反相器，而異或門X0R2(X0R4)相當(dāng)于傳輸門，僅僅是為了與XORl (X0R3)相匹配，使信號(hào)能同時(shí)達(dá)到RS觸發(fā)器的兩個(gè)輸入端。它們與由與非門NANDl和NAND2 ( NAND3和NAND4)基本RS觸發(fā)器一起將D觸發(fā)器輸出的信號(hào)轉(zhuǎn)變成兩路信號(hào)，一路高電平，一路低電平。此結(jié)構(gòu)能夠?qū)觸發(fā)器輸出的兩路信號(hào)轉(zhuǎn)變?yōu)樗穆房刂菩盘?hào)，且能同時(shí)到達(dá)電荷泵，有效防止了電荷泵因控制信號(hào)延時(shí)不統(tǒng)一而造成的滯后充電或放電問題，有效減小了鎖相環(huán)的抖動(dòng)和雜散。電荷泵的結(jié)構(gòu)圖如圖7所示，MOS管Q17和Q18是開關(guān)，與傳統(tǒng)結(jié)構(gòu)相比，不同之處是MOS管Q19和Q20 (Q21和Q22)構(gòu)成的電容被分別接在VDD (VSS)與控制信號(hào)UPl(DOWNBl)之間和開關(guān)Q17 (Q18)的漏極與控制信號(hào)UPl (DOWNBl)之間。當(dāng)UPBl是高電平，開關(guān)Q17關(guān)斷，若沒有加入的電容，開關(guān)Q17源、漏端的寄生電容會(huì)將Q17的漏端電壓拉升為電源電壓VDD，造成電荷共享。而加入的電容Q20 —端與Q17的漏極相連，另一端與UPl相連，所以在VDD和UPl之間Q17的寄生電容和電容Q20是串聯(lián)的，這樣Q17的漏極電壓會(huì)被鉗在一個(gè)低于VDD的電壓，這就很好的減小了電荷共享，另外，在開關(guān)關(guān)斷時(shí)，此電容也能很快消耗一部分溝道電荷，減小了電荷注入問題。Q19接在VDD和UPl之間，可以進(jìn)一步的抑制信號(hào)抖動(dòng)，減少噪聲。Q21和Q22的工作原理與Q19和Q20相同。延時(shí)電路產(chǎn)生的延時(shí)能夠消除電荷泵的死區(qū)，增加鑒頻鑒相器對(duì)相位差的敏感度。它主要由八級(jí)反相器(INV14-1NV21)串聯(lián)而成，在八級(jí)反相器的每個(gè)輸出端都加了一個(gè)NMOS開關(guān)和一個(gè)NMOS管構(gòu)成的負(fù)載電容，這樣做延長(zhǎng)了每個(gè)反相器的延時(shí)時(shí)間，同時(shí)避免了使用很多級(jí)反相器來達(dá)到增加延時(shí)時(shí)間的目的，而且使用MOS管電容可以比使用金屬電容節(jié)省很多的面積。圖中NMOS管Qf Q8為控制開關(guān)，它們的通斷狀態(tài)決定著電路延時(shí)時(shí)間的大小。由于NMOS管Q9、16是匹配的，所以它們構(gòu)成的電容可以近似看作相等。如果將每一個(gè)負(fù)載電容的延時(shí)時(shí)間等效為一個(gè)單位延時(shí)，那么此電路共有八個(gè)延時(shí)單位。通過控制信號(hào)Delay〈l>和Delay〈0>,有下面四種延時(shí)時(shí)間可供選擇:第一種是Delay〈0>=0、Delay〈l>=0，Ql 和 Q5 導(dǎo)通，有兩個(gè)單位延時(shí)；第二種是 Delay〈0>=l、Delay〈l>=0，Q1、Q2、Q5和Q6導(dǎo)通，有四個(gè)單位延時(shí)；第三種是Delay〈0>=0、Delay〈l>=l，Ql、Q2、Q3、Q5、Q5和Q7導(dǎo)通，有六個(gè)單位延時(shí)；第四種是Delay〈0>=l、Delay〈l>=l, Q1 Q8都導(dǎo)通,有八個(gè)單位延時(shí)?？梢愿鶕?jù)需要編程選擇不同的延時(shí)時(shí)間，以便消除死區(qū)。
權(quán)利要求
1.一種用于鎖相環(huán)的可編程延時(shí)多路控制信號(hào)鑒頻鑒相器，其特征在于，包括輸入端連接二路頻率信號(hào)并用于檢測(cè)該兩路頻率信號(hào)的頻率和相位的頻率相位檢測(cè)電路、將頻率相位檢測(cè)電路產(chǎn)生的控制信號(hào)經(jīng)過處理后形成四路能夠同時(shí)到達(dá)電荷泵的控制信號(hào)的控制信號(hào)輸出電路、以及讀取頻率相位檢測(cè)電路的控制信號(hào)，然后對(duì)頻率相位檢測(cè)電路進(jìn)行復(fù)位和延時(shí)控制的復(fù)位、延時(shí)電路；其中，頻率相位檢測(cè)電路分別與二路頻率信號(hào)、控制信號(hào)輸出電路和復(fù)位、延時(shí)電路相連；控制信號(hào)輸出電路與頻率相位檢測(cè)電路相連；復(fù)位、延時(shí)電路與頻率相位檢測(cè)電路相連。
2.根據(jù)權(quán)利要求1所述的一種用于鎖相環(huán)的可編程延時(shí)多路控制信號(hào)鑒頻鑒相器，其特征在于，所述頻率相位檢測(cè)電路包括兩個(gè)D觸發(fā)器DFFl和DFF2 ;所述兩個(gè)D觸發(fā)器DFFl和DFF2的CLK端分別接二路頻率信號(hào)，D端接電源VDD，輸出端Q接控制信號(hào)輸出電路的輸入端，輸出端Qn接復(fù)位、延時(shí)電路的輸入端。
3.根據(jù)權(quán)利要求2所述的一種用于鎖相環(huán)的可編程延時(shí)多路控制信號(hào)鑒頻鑒相器，其特征在于，所述控制信號(hào)輸出電路包括兩個(gè)控制輸出單元，每個(gè)控制單元包括兩個(gè)異或門、兩個(gè)與非門和六個(gè)反相器；其中一個(gè)控制單元的異或門XORl的輸入端分別與電源VDD和控制信號(hào)UP相連，輸出端與與非門NANDl相連；異或門X0R2的輸入端分別與控制信號(hào)UP和地相連，輸出端與與非門NAND2相連；與非門NANDl的輸入端分別與XORl的輸出端和NAND2的輸出端相連，輸出端接反相器INVl ;與非門NAND2的輸入端分別與X0R2的輸出端和NANDl的輸出端相連，輸出端接反相器INV4 ;反相器INVf INV3依次首尾相連，其中INVl的輸入端與NANDl的輸出端相連，INV3的輸出端輸出控制信號(hào)UPBl ;反相器INV4 INV6依次首尾相連，其中INV4的輸入端與NAND2的輸出端相連，INV6的輸出端輸出控制信號(hào)UPl ;另一個(gè)控制單元的異或門X0R3的輸入端分別與控制信號(hào)DOWN和地相連，輸出端與與非門NAND3相連；異或門X0R4的輸入端分別與控制信號(hào)DOWN和電源VDD相連，輸出端與與非門NAND4相連；與非門NAND3的輸入端分別與X0R3的輸出端和NAND4的輸出端相連，輸出端接反相器INV7 ;與非門NAND4的輸入端分別與X0R4的輸出端和NAND3的輸出端相連，輸出端接反相器INVlO ;反相器INV7 INV9依次首尾相連，其中INV7的輸入端與NAND3的輸出端相連，INV9的輸出端輸出控制信號(hào)DOWNl ;反相器INV1(TINV12依次首尾相連，其中INVlO的輸入端與NAND4的輸出端相連，INV12的輸出端輸出控制信號(hào)DOWNBl。
4.根據(jù)權(quán)利要求3所述的一種用于鎖相環(huán)的可編程延時(shí)多路控制信號(hào)鑒頻鑒相器，其特征在于，所述復(fù)位、延時(shí)電路包括或非門、反相器和MOS管；其中或非門NORl的輸入端分別與兩個(gè)D觸發(fā)器的輸出端Qn相連，輸出端與反相器INV13相連，反相器INV13 INV20依次首尾相連，MOS管Q1 Q8的漏極分別與反相器INV13 INV20的輸出端相連，源極分別與MOS管Q9、16的柵極相連，其中Ql和Q5的柵極與電源VDD相連，Q2和Q6的柵極與或門ORl的輸出端相連，Q3和Q7的柵極同時(shí)與第一可編程控制信號(hào)相連，Q4和Q8的柵極與與門ANDl的輸出端相連；M0S管Q9、16的源極和漏極都與地相連，柵極分別與QfQS的源極相連；或門ORl的輸入端分別接第一可編程控制信號(hào)和第二可編程控制信號(hào)，輸出端接Q2和Q5的柵極；與門ANDl的輸入端分別接可編程控制信號(hào)第一可編程控制信號(hào)和第二可編程控制信號(hào)，輸出端接Q4和Q8的柵極。
全文摘要
本發(fā)明涉及一種用于鎖相環(huán)的可編程延時(shí)多路控制信號(hào)鑒頻鑒相器。在本發(fā)明實(shí)施中，采用由D觸發(fā)器構(gòu)成的頻率相位檢測(cè)電路對(duì)二路頻率信號(hào)進(jìn)行檢測(cè)，檢測(cè)后產(chǎn)生的信號(hào)經(jīng)過由異或門、與非門和反相器構(gòu)成的控制信號(hào)輸出電路，形成四路同時(shí)到達(dá)鎖相環(huán)中下一級(jí)部件——電荷泵的控制信號(hào)。每檢測(cè)完信號(hào)的一個(gè)周期，由或非門、反相器和MOS管構(gòu)成的復(fù)位、延時(shí)電路會(huì)對(duì)頻率相位檢測(cè)電路進(jìn)行復(fù)位，從而使頻率相位檢測(cè)電路對(duì)信號(hào)進(jìn)行下一周期的檢測(cè)。復(fù)位、延時(shí)電路中的延時(shí)電路是可編程控制的，可以根據(jù)鎖相環(huán)的工作需要，選取不同的延時(shí)時(shí)間。該鑒頻鑒相器具有結(jié)構(gòu)簡(jiǎn)單、無死區(qū)、低功耗和能夠形成多路控制信號(hào)的優(yōu)點(diǎn)。
文檔編號(hào)H03L7/085GK103152035SQ20131010164
公開日2013年6月12日 申請(qǐng)日期2013年3月27日 優(yōu)先權(quán)日2013年3月27日
發(fā)明者江金光, 李森 申請(qǐng)人:武漢大學(xué)