流水線(xiàn)模數(shù)轉(zhuǎn)換器的制造方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種流水線(xiàn)模數(shù)轉(zhuǎn)換器，至少包括一個(gè)由相鄰兩個(gè)級(jí)模塊組成的周期單元，周期單元的兩級(jí)級(jí)模塊共用一對(duì)相同的電容網(wǎng)絡(luò)一和二，電容網(wǎng)絡(luò)一和二分別包括兩個(gè)相同電容、兩個(gè)開(kāi)關(guān)以及四個(gè)端口，通過(guò)對(duì)時(shí)鐘信號(hào)的控制，能夠使電容網(wǎng)絡(luò)一和二的開(kāi)關(guān)以及端口的連接狀態(tài)進(jìn)行切換，使周期單元能夠分別處于四種連接關(guān)系中，四種連接關(guān)系中前一級(jí)模塊利用一個(gè)電容網(wǎng)絡(luò)和另一電容進(jìn)行采樣時(shí)、后一級(jí)模塊利用另一個(gè)電容網(wǎng)絡(luò)進(jìn)行余量放大，前一級(jí)模塊利用一個(gè)電容網(wǎng)絡(luò)進(jìn)行余量放大時(shí)、后一級(jí)模塊同時(shí)利用該電容網(wǎng)絡(luò)進(jìn)采樣、另一個(gè)電容網(wǎng)絡(luò)閑置。本發(fā)明能實(shí)現(xiàn)相鄰級(jí)模塊之間的電容共享，減少整體電容尺寸，降低功耗和面積。
【專(zhuān)利說(shuō)明】流水線(xiàn)模數(shù)轉(zhuǎn)換器

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種半導(dǎo)體集成電路，特別是涉及一種流水線(xiàn)模數(shù)轉(zhuǎn)換器(ADC)。

【背景技術(shù)】
[0002] 流水線(xiàn)ADC是一種既能實(shí)現(xiàn)高速又能實(shí)現(xiàn)相當(dāng)分辨率的結(jié)構(gòu)，在電子系統(tǒng)中應(yīng)用 廣泛，同時(shí)對(duì)性能的要求也越來(lái)越高?，F(xiàn)在的流水線(xiàn)ADC向著高速度、高精度、低功耗、小面 積等方向發(fā)展，但是由于其本身結(jié)構(gòu)特點(diǎn)，現(xiàn)有流水線(xiàn)ADC每一級(jí)至少需要兩個(gè)電容，且為 了減小電容失配和KT/C噪聲，電容尺寸必須高于一定值，會(huì)消耗可觀的功耗和面積。
[0003] 如圖1所示，是現(xiàn)有流水線(xiàn)ADC的結(jié)構(gòu)圖；通過(guò)采樣保持模塊（S/H) 101進(jìn)行模 擬輸入，輸入的模擬信號(hào)經(jīng)過(guò)多個(gè)級(jí)模塊（stage)如級(jí)模塊一 1021、級(jí)模塊il02i、級(jí)模塊 nl02n以及閃速級(jí)模塊103等進(jìn)行模擬數(shù)字轉(zhuǎn)換，每一個(gè)級(jí)模塊形成1位或多位數(shù)字信號(hào)， 如I^bits、Kbits、K nbits、Kn+1bits，轉(zhuǎn)換后得到的數(shù)字信號(hào)輸入到移位寄存器104中并通 過(guò)數(shù)字校正電路105后輸出，時(shí)鐘產(chǎn)生電路106用于產(chǎn)生時(shí)鐘信號(hào)從而對(duì)級(jí)模塊的工作模 式進(jìn)行控制。以一個(gè)l〇-bit分辨率，基于1. 5位乘法型模數(shù)轉(zhuǎn)換器的流水線(xiàn)ADC為例，各 級(jí)級(jí)模塊電路中，最后一級(jí)級(jí)模塊包括一 2位并行模數(shù)轉(zhuǎn)換器，沒(méi)有冗余位；其它各級(jí)級(jí)模 塊為1. 5位每級(jí)（1. 5bit/stage)，包括一 1. 5位乘法型模數(shù)轉(zhuǎn)換器，1. 5位乘法型模數(shù)轉(zhuǎn)換 器輸出2位數(shù)據(jù)，2位數(shù)據(jù)的有效值分別為00, 01和10 ;11為冗余碼。
[0004] 如圖2所示，是圖1中的級(jí)模塊的結(jié)構(gòu)圖；級(jí)模塊102i包括子ADCil04和余量增 益電路（MDAO105,輸入的模擬信號(hào)V in經(jīng)過(guò)子ADCil04轉(zhuǎn)換為數(shù)字信號(hào)& bits ;余量增益 電路105包括采樣保持模塊106,子數(shù)模轉(zhuǎn)換器（DAC) i 107和運(yùn)算放大器108,子DACi 107 將數(shù)字信號(hào)I bits轉(zhuǎn)化為模擬量，采樣保持模塊106對(duì)輸入的模擬信號(hào)Vin進(jìn)行采樣，模 擬信號(hào)Vin和子DACi 107輸出的模擬量通過(guò)減法模塊相減后產(chǎn)生一余量，該余量通過(guò)運(yùn)算 放大器108進(jìn)行放大后輸出模擬信號(hào)Vwt。，模擬信號(hào)V wt作為下一級(jí)的級(jí)模塊的輸入模擬 信號(hào)。
[0005] 為了分析方便，以每級(jí)1. 5位的MDAC單元為例。如圖3A所示，是圖2中的MDAC 為1. 5位時(shí)級(jí)模塊的采樣模式電路圖；級(jí)模塊包括電容Cf和Cs，子DAC107a和運(yùn)算放大器 108a。子DAC107a通過(guò)三個(gè)開(kāi)關(guān)選擇電壓V Mf、〇和-VMf實(shí)現(xiàn)，并輸出電壓信號(hào)Vda。。開(kāi)關(guān) 109和110由第一時(shí)鐘信號(hào)控制，開(kāi)關(guān)111由第二時(shí)鐘信號(hào)Φ 2控制。在米樣模式時(shí)開(kāi) 關(guān)109和110接通，輸入信號(hào)Vi被采樣到電容Cf和Cs ;開(kāi)關(guān)111斷開(kāi)，此時(shí)運(yùn)算放大器108a 閑置。此時(shí)運(yùn)放輸入端的電荷為：
[0006] Qi =-(Cs+Cf)Vi (1)
[0007] 如圖3B所示，是圖2中的MDAC為1. 5位時(shí)級(jí)模塊的保持模式電路圖，保持模式也 為放大周期模式，此時(shí)級(jí)模塊會(huì)輸出余量放大的模擬信號(hào)；在保持模式時(shí)開(kāi)關(guān)109和110斷 開(kāi)，開(kāi)關(guān)111接通，電容器Cf上極板通過(guò)開(kāi)關(guān)111接到運(yùn)算放大器108a的輸出端，運(yùn)放處 于工作狀態(tài)。Cs上極板會(huì)接到子DAC107a的輸出即電壓信號(hào)V da。。此時(shí)運(yùn)放輸入端的電荷 為：
[0008]

【權(quán)利要求】
1. 一種流水線(xiàn)模數(shù)轉(zhuǎn)換器，其特征在于，流水線(xiàn)模數(shù)轉(zhuǎn)換器包括由多個(gè)級(jí)模塊組成的 流水線(xiàn)模數(shù)轉(zhuǎn)換結(jié)構(gòu)，各級(jí)所述級(jí)模塊都包括一模擬信號(hào)輸入端、數(shù)字信號(hào)輸出端和模擬 信號(hào)輸出端； 第一級(jí)所述級(jí)模塊的模擬信號(hào)輸入端連接外部模擬信號(hào)，第一級(jí)外的其它各級(jí)所述級(jí) 模塊的模擬信號(hào)輸入端連接上一級(jí)所述級(jí)模塊的模擬信號(hào)輸出端； 各級(jí)所述級(jí)模塊包括子模數(shù)轉(zhuǎn)換器和余量增益電路，各級(jí)所述級(jí)模塊的子模數(shù)轉(zhuǎn)換器 將輸入模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)輸出；各級(jí)所述級(jí)模塊的余量增益電路包括子數(shù)模轉(zhuǎn)換 器，通過(guò)所述子數(shù)模轉(zhuǎn)換器將輸出的數(shù)字信號(hào)轉(zhuǎn)化成中間模擬信號(hào)，各級(jí)所述級(jí)模塊的余 量增益電路將所述輸入模擬信號(hào)和所述中間模擬信號(hào)相減后得到模擬信號(hào)余量并通過(guò)一 運(yùn)算放大器將該模擬信號(hào)余量放大后形成輸出模擬信號(hào)； 各級(jí)所述級(jí)模塊的余量增益電路包括采樣模式和保持模式兩種工作模式，各級(jí)所述級(jí) 模塊的余量增益電路的工作模式由一對(duì)互為反相的第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)控制，各 奇數(shù)級(jí)的所述級(jí)模塊的余量增益電路的工作模式相同且和各偶數(shù)級(jí)的所述級(jí)模塊的余量 增益電路的工作模式都相反； 所述流水線(xiàn)模數(shù)轉(zhuǎn)換器至少包括一個(gè)由相鄰兩個(gè)所述級(jí)模塊組成的周期單元； 所述周期單元的前一級(jí)模塊包括：前一級(jí)子模數(shù)轉(zhuǎn)換器、前一級(jí)子數(shù)模轉(zhuǎn)換器、電容一 和前一級(jí)運(yùn)算放大器； 所述周期單元的后一級(jí)模塊包括：后一級(jí)子模數(shù)轉(zhuǎn)換器、后一級(jí)子數(shù)模轉(zhuǎn)換器和后一 級(jí)運(yùn)算放大器； 所述周期單元還包括前一級(jí)模塊和后一級(jí)模塊共用的電容網(wǎng)絡(luò)一和電容網(wǎng)絡(luò)二； 所述電容網(wǎng)絡(luò)一包括電容二和電容三，所述電容二和電容三的電容值相等且為所述電 容一的電容值的一半；所述電容二和所述電容三的第一端連接在一起，所述電容二的第二 端和開(kāi)關(guān)一的第一端相連，所述電容三的第二端和開(kāi)關(guān)二的第一端相連，所述開(kāi)關(guān)一和所 述開(kāi)關(guān)二的第二端連接在一起，令所述電容二的第一端為T(mén)端，所述電容二的第二端為FB 端，所述電容三的第二端為DAC端，所述開(kāi)關(guān)一的第二端為B端； 所述電容網(wǎng)絡(luò)二具有和所述電容網(wǎng)絡(luò)一的相同結(jié)構(gòu)，所述電容網(wǎng)絡(luò)一的所述開(kāi)關(guān)一和 所述開(kāi)關(guān)二連接第三時(shí)鐘信號(hào)、并在所述第三時(shí)鐘信號(hào)的控制下進(jìn)行開(kāi)關(guān)，所述電容網(wǎng)絡(luò) 二的所述開(kāi)關(guān)一和所述開(kāi)關(guān)二連接第四時(shí)鐘信號(hào)、并在所述第四時(shí)鐘信號(hào)的控制下進(jìn)行開(kāi) 關(guān)；所述第三時(shí)鐘信號(hào)和所述第四時(shí)鐘信號(hào)互為反相，且所述第三時(shí)鐘信號(hào)和所述第四時(shí) 鐘信號(hào)的時(shí)鐘周期為所述第一時(shí)鐘信號(hào)和所述第二時(shí)鐘信號(hào)的時(shí)鐘周期的兩倍； 在所述第一時(shí)鐘信號(hào)、所述第二時(shí)鐘信號(hào)、所述第三時(shí)鐘信號(hào)和所述第四時(shí)鐘信號(hào)的 控制下實(shí)現(xiàn)所述周期單元的所述電容網(wǎng)絡(luò)一和所述電容網(wǎng)絡(luò)二在前一級(jí)模塊和后一級(jí)模 塊之間共用，共包括如下連接關(guān)系： 第一種連接關(guān)系，所述第一時(shí)鐘信號(hào)為高電平、所述第二時(shí)鐘信號(hào)為低電平、所述第三 時(shí)鐘信號(hào)為高電平和所述第四時(shí)鐘信號(hào)為低電平，所述周期單元的前一級(jí)模塊工作于采樣 模式，所述周期單元的前一級(jí)模塊的輸入模擬信號(hào)連接到所述電容網(wǎng)絡(luò)一的B端和所述電 容一的第一端，所述電容網(wǎng)絡(luò)一的所述開(kāi)關(guān)一和所述開(kāi)關(guān)二閉合，所述電容網(wǎng)絡(luò)一的T端 和所述電容一的第二端相連并接地，所述前一級(jí)子模數(shù)轉(zhuǎn)換器的輸入端連接所述周期單元 的前一級(jí)模塊的輸入模擬信號(hào)、所述前一級(jí)子模數(shù)轉(zhuǎn)換器的輸出端連接所述前一級(jí)子數(shù)模 轉(zhuǎn)換器的輸入端，所述前一級(jí)子數(shù)模轉(zhuǎn)換器的輸出端和所述電容一的第二端之間斷開(kāi)連 接，所述電容網(wǎng)絡(luò)一的FB端和DAC端都懸空；所述周期單元的后一級(jí)模塊工作于保持模式， 所述電容網(wǎng)絡(luò)二的T端和所述后一級(jí)運(yùn)算放大器的反相輸入端相連，所述前一級(jí)運(yùn)算放大 器的輸出端連接所述電容網(wǎng)絡(luò)二的B端、所述電容網(wǎng)絡(luò)二的所述開(kāi)關(guān)一和所述開(kāi)關(guān)二斷開(kāi) 從而使所述前一級(jí)運(yùn)算放大器的輸出端和所述電容網(wǎng)絡(luò)二的電容二和電容三不相連，所述 電容網(wǎng)絡(luò)二的DAC端和所述后一級(jí)子數(shù)模轉(zhuǎn)換器的輸出端相連，所述電容網(wǎng)絡(luò)二的FB端和 所述后一級(jí)運(yùn)算放大器的輸出端相連，所述后一級(jí)運(yùn)算放大器的輸出端的輸出余量放大后 的輸出模擬信號(hào)并作為所述周期單元的后一級(jí)模塊的下一級(jí)模塊的輸入模擬信號(hào)； 第二種連接關(guān)系，所述第一時(shí)鐘信號(hào)為低電平、所述第二時(shí)鐘信號(hào)為高電平、所述第三 時(shí)鐘信號(hào)為高電平和所述第四時(shí)鐘信號(hào)為低電平，所述周期單元的前一級(jí)模塊工作于保持 模式，所述前一級(jí)子數(shù)模轉(zhuǎn)換器的輸出端和所述電容一的第二端相連接，所述電容網(wǎng)絡(luò)一 的T端和所述電容一的第二端相連并連接所述前一級(jí)運(yùn)算放大器的反相輸入端，所述電容 網(wǎng)絡(luò)一的FB端和DAC端都懸空，所述電容網(wǎng)絡(luò)一的B端和所述前一級(jí)運(yùn)算放大器的輸出端 連接，所述前一級(jí)運(yùn)算放大器的輸出端的輸出余量放大后的輸出模擬信號(hào)并作為所述周期 單元的后一級(jí)模塊的輸入模擬信號(hào)；所述周期單元的后一級(jí)模塊工作于采樣模式，所述電 容網(wǎng)絡(luò)二的T端和所述后一級(jí)運(yùn)算放大器的反相輸入端相連，所述前一級(jí)運(yùn)算放大器的輸 出端連接所述電容網(wǎng)絡(luò)二的B端、所述電容網(wǎng)絡(luò)二的所述開(kāi)關(guān)一和所述開(kāi)關(guān)二斷開(kāi)從而使 所述前一級(jí)運(yùn)算放大器的輸出端和所述電容網(wǎng)絡(luò)二的電容二和電容三不相連，所述電容網(wǎng) 絡(luò)二的DAC端和FB端都懸空，所述周期單元的后一級(jí)模塊的輸入模擬信號(hào)輸入到所述后一 級(jí)子模數(shù)轉(zhuǎn)換器的輸入端、所述后一級(jí)子模數(shù)轉(zhuǎn)換器的輸出端連接所述后一級(jí)子數(shù)模轉(zhuǎn)換 器的輸入端； 第三種連接關(guān)系，所述第一時(shí)鐘信號(hào)為高電平、所述第二時(shí)鐘信號(hào)為低電平、所述第三 時(shí)鐘信號(hào)為低電平和所述第四時(shí)鐘信號(hào)為高電平，將所述第一種連接關(guān)系的所述電容網(wǎng)絡(luò) 一替換為所述電容網(wǎng)絡(luò)二、同時(shí)將所述電容網(wǎng)絡(luò)二替換為電容網(wǎng)絡(luò)一就成了所述第三種連 接關(guān)系； 第四種連接關(guān)系，所述第一時(shí)鐘信號(hào)為低電平、所述第二時(shí)鐘信號(hào)為高電平、所述第三 時(shí)鐘信號(hào)為低電平和所述第四時(shí)鐘信號(hào)為高電平，將所述第二種連接關(guān)系的所述電容網(wǎng)絡(luò) 一替換為所述電容網(wǎng)絡(luò)二、同時(shí)將所述電容網(wǎng)絡(luò)二替換為電容網(wǎng)絡(luò)一就成了所述第四種連 接關(guān)系。
2. 如權(quán)利要求1所述的流水線(xiàn)模數(shù)轉(zhuǎn)換器，其特征在于：所述第一種連接關(guān)系和所述 第三種連接關(guān)系之間以及所述第二種連接關(guān)系和所述第四種連接關(guān)系之間的所述電容網(wǎng) 絡(luò)一和所述電容網(wǎng)絡(luò)二的連接關(guān)系的替換通過(guò)由所述第三時(shí)鐘信號(hào)和所述第四時(shí)鐘信號(hào) 控制的開(kāi)關(guān)的切換實(shí)現(xiàn)。
3. 如權(quán)利要求1所述的流水線(xiàn)模數(shù)轉(zhuǎn)換器，其特征在于：從所述流水線(xiàn)模數(shù)轉(zhuǎn)換器的 第一級(jí)級(jí)模塊開(kāi)始，所有的奇數(shù)級(jí)級(jí)模塊分別和對(duì)應(yīng)該奇數(shù)級(jí)級(jí)模塊相鄰且為后一級(jí)的偶 數(shù)級(jí)級(jí)模塊組成所述周期單元。
4. 如權(quán)利要求3所述的流水線(xiàn)模數(shù)轉(zhuǎn)換器，其特征在于：所述流水線(xiàn)模數(shù)轉(zhuǎn)換器共用 九級(jí)所述級(jí)模塊，其中前八級(jí)所述級(jí)模塊共連接成四個(gè)所述周期單元。
【文檔編號(hào)】H03M1/12GK104124969SQ201310150365
【公開(kāi)日】2014年10月29日 申請(qǐng)日期:2013年4月26日 優(yōu)先權(quán)日:2013年4月26日
【發(fā)明者】朱紅衛(wèi), 趙郁煒 申請(qǐng)人:上海華虹宏力半導(dǎo)體制造有限公司