晶體振蕩器驅(qū)動(dòng)放大器電路及相應(yīng)的晶體振蕩器電路的制作方法
【專(zhuān)利摘要】本發(fā)明涉及一種晶體振蕩器驅(qū)動(dòng)放大器電路，其中MOS管（201）的柵極與放大器電路輸入端（OSCI）連接，MOS管（201）的漏極與放大器電路輸出端（OSCO）連接，MOS管（201）的源極和襯底接地，反饋電阻模塊（100）跨接于MOS管（201）的柵極和漏極間，MOS管（201）的漏極通過(guò)電流源（260）與電源（VDD）連接。采用該種晶體振蕩器驅(qū)動(dòng)放大器電路及相應(yīng)的晶體振蕩器電路結(jié)構(gòu)，工作電壓范圍寬，延長(zhǎng)了電池供電產(chǎn)品的電池使用壽命，采用更低的供電電源電壓，降低了電路系統(tǒng)的功耗；電源電壓高的時(shí)候可以避免振蕩器諧振在電路外接諧振器的高次諧振頻率上，增強(qiáng)電路系統(tǒng)的可靠性，結(jié)構(gòu)簡(jiǎn)單實(shí)用，適用范圍較為廣泛。
【專(zhuān)利說(shuō)明】晶體振蕩器驅(qū)動(dòng)放大器電路及相應(yīng)的晶體振蕩器電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路領(lǐng)域，特別涉及晶體振蕩器電路【技術(shù)領(lǐng)域】，具體是指一種晶體振蕩器驅(qū)動(dòng)放大器電路及相應(yīng)的晶體振蕩器電路。

【背景技術(shù)】
[0002]現(xiàn)有的CMOS集成電路中晶體振蕩器或陶瓷諧振器驅(qū)動(dòng)電路多采用CMOS結(jié)構(gòu)設(shè)計(jì)，采用反相器、或非門(mén)或者與非門(mén)等CMOS互補(bǔ)電路結(jié)構(gòu)作為晶體振蕩器的放大結(jié)構(gòu)，具體請(qǐng)參閱圖1a?Id所示。其中，大多采用CMOS放大結(jié)構(gòu)來(lái)驅(qū)動(dòng)晶體或陶瓷諧振器，這種CMOS放大結(jié)構(gòu)的特征是振蕩輸入端口同時(shí)和CMOS放大結(jié)構(gòu)中的PMOS管和NMOS管柵極相連,這種結(jié)構(gòu)導(dǎo)致電路的最低工作電源電壓不能低于PMOS和NMOS的開(kāi)啟電壓之和，當(dāng)電源電壓低于PMOS管和NMOS管的開(kāi)啟電壓之和，振蕩器停振，電路停止工作。
[0003]這樣的電路結(jié)構(gòu)的明顯缺點(diǎn)是起振電壓和停振電壓明顯偏高，而當(dāng)電源電壓高的時(shí)候又會(huì)由于驅(qū)動(dòng)能力過(guò)強(qiáng)導(dǎo)致發(fā)生自激，振蕩器電路的振蕩頻率是外接晶體諧振頻率的整數(shù)倍。比如在典型0.5μπι CMOS工藝平臺(tái)上電路的起振工作電壓為1.8V左右，使電路不能工作在更低的電壓；而當(dāng)電源電壓超過(guò)3.5V后諧振頻率為455kHz的外接陶瓷諧振器可能會(huì)發(fā)生自激電路的振蕩頻率變?yōu)?.1MHz，導(dǎo)致電路功能錯(cuò)亂。
[0004]現(xiàn)有CMOS放大電路結(jié)構(gòu)直流工作點(diǎn)隨電源電壓升高而線性升高，CMOS互補(bǔ)振蕩器的最低工作電壓約為NMOS管和PMOS管的閾值電壓之和，即VTHP + VTHN，典型的PMOS管閾值電壓為0.7V?0.9V，典型的NMOS管的閾值電壓為0.6V?0.8V，從而CMOS結(jié)構(gòu)的放大器最低工作電壓約為1.3V?1.7V。作為一個(gè)公知知識(shí)，MOS管的飽和電流為
/ =Vgs-Vth)2，結(jié)構(gòu)的放大電路中的驅(qū)動(dòng)電流和MOS管的過(guò)驅(qū)動(dòng)電壓(Vgs —
丄1-J
Vth)的平方成正比，隨著電源電壓升高，驅(qū)動(dòng)電流迅速增大，極易驅(qū)動(dòng)外接的諧振器工作在高次諧振頻率上，導(dǎo)致電路功能錯(cuò)亂。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是克服了上述現(xiàn)有技術(shù)中的缺點(diǎn)，提供一種能夠明顯拓寬CMOS集成電路的工作電壓范圍、可以延長(zhǎng)電池的使用壽命、避免高壓工作時(shí)振蕩器發(fā)生諧振導(dǎo)致電路功能錯(cuò)亂、結(jié)構(gòu)簡(jiǎn)單實(shí)用、工作性能穩(wěn)定可靠、適用范圍較為廣泛的晶體振蕩器驅(qū)動(dòng)放大器電路及相應(yīng)的晶體振蕩器電路結(jié)構(gòu)。
[0006]為了實(shí)現(xiàn)上述的目的，本發(fā)明的晶體振蕩器驅(qū)動(dòng)放大器電路及相應(yīng)的晶體振蕩器電路結(jié)構(gòu)如下:
[0007]該晶體振蕩器驅(qū)動(dòng)放大器電路，其中，所述的放大器電路包括MOS管、反饋電阻模塊和電流源，所述的MOS管的柵極與該放大器電路的輸入端相連接，該MOS管的漏極與該放大器電路的輸出端相連接，該MOS管的源極和襯底均接地，所述的反饋電阻模塊跨接于所述的MOS管的柵極和漏極之間，且該MOS管的漏極通過(guò)所述的電流源與電源VDD相連接。
[0008]在本發(fā)明一實(shí)施例中，該晶體振蕩器驅(qū)動(dòng)放大器電路中的反饋電阻模塊包括第一P溝道MOS管和第一 N溝道MOS管。
[0009]在本發(fā)明一實(shí)施例中，所述的第一 P溝道MOS管的柵極接地，該第一 P溝道MOS管的源極與所述的放大器電路的輸入端相連接，且該第一 P溝道MOS管的漏極與所述的放大器電路的輸出端相連接，所述的第一 P溝道MOS管的襯底與電源VDD相連接。
[0010]在本發(fā)明一實(shí)施例中，所述的第一 N溝道MOS管的柵極與電源VDD相連接，該第一N溝道MOS管的源極與所述的放大器電路的輸入端相連接，且該第一 N溝道MOS管的漏極與所述的放大器電路的輸出端相連接，所述的第一 N溝道MOS管的襯底接地。
[0011]在本發(fā)明一實(shí)施例中，該晶體振蕩器驅(qū)動(dòng)放大器電路中的電流源包括第二 P溝道MOS管、第三P溝道MOS管、第四P溝道MOS管、第二 N溝道MOS管、第三N溝道MOS管和電阻，所述的第二 P溝道MOS管的源極和襯底均與所述的電源VDD相連接，該第二 P溝道MOS管的柵極與漏極均與所述的第二 N溝道MOS管的漏極相連接，且該第二 P溝道MOS管的柵極分別與所述的第三P溝道MOS管的柵極、第四P溝道MOS管的柵極均相連接；所述的第三P溝道MOS管的源極和襯底均與所述的電源VDD相連接，該第三P溝道MOS管的漏極分別與所述的第三N溝道MOS管的漏極和柵極均相連接；所述的第四P溝道MOS管的源極和襯底均與所述的電源VDD相連接，該第四P溝道MOS管的漏極與所述的MOS管的漏極相連接；所述的第二 N溝道MOS管的襯底接地，該第二 N溝道MOS管的源極通過(guò)所述的電阻接地，該第二 N溝道MOS管的柵極與所述的第三N溝道MOS管的柵極相連接；所述的第三N溝道MOS管的源極和襯底均接地。
[0012]在本發(fā)明另一實(shí)施例中，該具有上述的放大器電路的晶體振蕩器電路，其中，所述的電路中還包括選頻諧振電路，所述的選頻諧振電路跨接于所述的放大器電路的輸入端與輸出端之間。
[0013]在本發(fā)明另一實(shí)施例中，該晶體振蕩器電路結(jié)構(gòu)中的選頻諧振電路包括諧振器、第一電容和第二電容，所述的諧振器跨接于所述的放大器電路的輸入端與輸出端之間，且該放大器電路的輸入端通過(guò)所述的第一電容接地，該放大器電路的輸出端通過(guò)所述的第二電容接地。
[0014]在本發(fā)明另一實(shí)施例中，該晶體振蕩器電路結(jié)構(gòu)中的諧振器可以為晶體諧振器或陶瓷諧振器。
[0015]采用了該發(fā)明的晶體振蕩器驅(qū)動(dòng)放大器電路及相應(yīng)的晶體振蕩器電路，由于其中振蕩器中的放大電路采用單管放大的形式，放大電路的直流偏置點(diǎn)電平降為約為一個(gè)NMOS管的閾值電壓VTHN，理論上電流源的飽和壓降只需0.2V，電路的最低工作電壓僅為VTHN +
0.2V，從而最低工作電壓約為0.8V?1.0V，顯著降低了最低工作電壓；當(dāng)電源電壓變高時(shí)，其中單管放大電路的負(fù)載電流維持不變，直流工作點(diǎn)不隨電源電壓的升高而升高，因此具有較現(xiàn)有CMOS結(jié)構(gòu)放大電路工作電壓范圍寬的特點(diǎn)，延長(zhǎng)了電池供電產(chǎn)品的電池使用壽命，采用更低的供電電源電壓，降低了電路系統(tǒng)的功耗；電源電壓高的時(shí)候可以避免振蕩器諧振在電路外接諧振器的高次諧振頻率上，增強(qiáng)電路系統(tǒng)的可靠性，結(jié)構(gòu)簡(jiǎn)單實(shí)用，適用范圍較為廣泛。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0016]圖la、lb、lc和Id分別為現(xiàn)有技術(shù)中的采用反相器、或非門(mén)、與非門(mén)和三態(tài)反相器的CMOS放大電路原理圖。
[0017]圖2為本發(fā)明的晶體振蕩器驅(qū)動(dòng)放大器電路原理圖。
[0018]圖3為圖2的【具體實(shí)施方式】的電路原理圖。
[0019]圖4為本發(fā)明的晶體振蕩器電路結(jié)構(gòu)原理圖。

【具體實(shí)施方式】
[0020]為了能夠更清楚地理解本發(fā)明的技術(shù)內(nèi)容，特舉以下實(shí)施例詳細(xì)說(shuō)明。
[0021]請(qǐng)參閱圖2和圖3所示,該晶體振蕩器驅(qū)動(dòng)放大器電路,其中包括MOS管201、反饋電阻模塊100和電流源260，所述的MOS管201的柵極與該放大器電路的輸入端OSCI相連接，該MOS管201的漏極與該放大器電路的輸出端OSCO相連接，該MOS管201的源極和襯底均接地，所述的反饋電阻模塊100跨接于所述的MOS管201的柵極和漏極之間，且該MOS管201的漏極通過(guò)所述的電流源260與電源VDD相連接。
[0022]其中，所述的反饋電阻模塊100包括第一 P溝道MOS管101和第一 N溝道MOS管102，所述的第一 P溝道MOS管101的柵極接地，該第一 P溝道MOS管101的源極與所述的放大器電路的輸入端OSCI相連接，且該第一 P溝道MOS管101的漏極與所述的放大器電路的輸出端OSCO相連接，所述的第一 P溝道MOS管101的襯底與電源VDD相連接；所述的第一 N溝道MOS管102的柵極與電源VDD相連接，該第一 N溝道MOS管102的源極與所述的放大器電路的輸入端OSCI相連接，且該第一 N溝道MOS管102的漏極與所述的放大器電路的輸出端OSCO相連接，所述的第一 N溝道MOS管102的襯底接地。
[0023]同時(shí)，所述的電流源260包括第二 P溝道MOS管261、第三P溝道MOS管262、第四P溝道MOS管263、第二 N溝道MOS管264、第三N溝道MOS管265和電阻266，所述的第二 P溝道MOS管261的源極和襯底均與所述的電源VDD相連接，該第二 P溝道MOS管261的柵極與漏極均與所述的第二 N溝道MOS管264的漏極相連接，且該第二 P溝道MOS管261的柵極分別與所述的第三P溝道MOS管262的柵極、第四P溝道MOS管263的柵極均相連接；所述的第三P溝道MOS管262的源極和襯底均與所述的電源VDD相連接，該第三P溝道MOS管262的漏極分別與所述的第三N溝道MOS管265的漏極和柵極均相連接；所述的第四P溝道MOS管263的源極和襯底均與所述的電源VDD相連接，該第四P溝道MOS管263的漏極與所述的MOS管201的漏極相連接；所述的第二 N溝道MOS管264的襯底接地，該第二 N溝道MOS管264的源極通過(guò)所述的電阻266接地，該第二 N溝道MOS管264的柵極與所述的第三N溝道MOS管265的柵極相連接；所述的第三N溝道MOS管265的源極和襯底均接地。
[0024]再請(qǐng)參閱圖4所示，該具有上述的放大器電路的晶體振蕩器電路，其中還包括選頻諧振電路，所述的選頻諧振電路跨接于所述的放大器電路200的輸入端OSCI與輸出端OSCO之間。
[0025]其中該晶體振蕩器電路結(jié)構(gòu)中的選頻諧振電路包括諧振器300、第一電容400和第二電容500，所述的諧振器300跨接于所述的放大器電路200的輸入端OSCI與輸出端OSCO之間，且該放大器電路200的輸入端OSCI通過(guò)所述的第一電容400接地，該放大器電路200的輸出端OSCO通過(guò)所述的第二電容500接地，同時(shí)，該諧振器300可以為晶體諧振器或陶瓷諧振器。
[0026]在實(shí)際使用當(dāng)中，本發(fā)明一實(shí)施例采用如下結(jié)構(gòu):
[0027]該晶體振蕩器電路包括一放大器電路200，所述放大器的輸入端OSCI接電容400，所述放大器的輸出端OSCO接電容500，所述輸入端OSCI和輸出端OSCO之間接反饋電阻模塊100和諧振器300，所述諧振器為晶體諧振器或陶瓷諧振器。
[0028]其中，所述的晶體振蕩器驅(qū)動(dòng)放大器電路由一個(gè)MOS管NO和一個(gè)電流源1構(gòu)成，同時(shí)還包括反饋電阻模塊100，從而起到信號(hào)反饋?zhàn)饔?。所述MOS管的漏極和所述電流源的輸出端相連，所述電源作為MOS的有源負(fù)載；所述MOS管為NMOS管，所述NMOS管源極和襯底接地，所述NMOS管柵極為放大器輸入端，所述NMOS管漏極為放大器輸出端。
[0029]本發(fā)明又一實(shí)施例還涉及一種工作電壓范圍寬的振蕩器電路，包括晶體振蕩器的放大電路、反饋電阻模塊和選頻諧振電路。由于本發(fā)明中振蕩器中的放大電路采用單管放大的形式，放大電路的直流偏置點(diǎn)電平降為約為一個(gè)NMOS管的閾值電壓VTHN，理論上電流源的飽和壓降只需0.2V，電路的最低工作電壓僅為VTHN + 0.2V，而現(xiàn)有的CMOS互補(bǔ)振蕩器的最低工作電壓約為NMOS管和PMOS管的閾值電壓之和，即VTHP + VTHN,典型的PMOS管閾值電壓為0.7V?0.9V，典型的NMOS管的閾值電壓為0.6V?0.8V，因此本發(fā)明的最低工作電壓約為0.8V?1.0V，而現(xiàn)有的CMOS結(jié)構(gòu)的放大器最低工作電壓約為1.3V?1.7V，可見(jiàn)本發(fā)明顯著降低了最低工作電壓。當(dāng)電源電壓變高時(shí)，本發(fā)明中單管放大電路的負(fù)載電流維持不變，直流工作點(diǎn)不隨電源電壓的升高而升高。
[0030]本發(fā)明的一種具體實(shí)施的電路結(jié)構(gòu)請(qǐng)參閱圖2和圖3所示，本發(fā)明由MOS管201、反饋電阻模塊100和電流源260組成。
[0031]其中MOS管201的柵極是放大器的輸入端OSCI，MOS管201漏極是放大器的輸出端0SC0，MOS管201的源極和襯底接地。
[0032]其中反饋電阻模塊100兩端分別接在MOS管201的柵極和漏極，電流源260兩端分別接在電源VDD和MOS管201的漏極。
[0033]所述反饋電阻模塊100由第一 P溝道MOS管101和第一 N溝道MOS管102構(gòu)成，所述第一 P溝道MOS管101的柵極接地，所述第一 P溝道MOS管101的源極和漏極分別接放大器輸入端OSCI和放大器輸出端0SC0，所述第一 P溝道MOS管101的襯底接電源VDD。所述第一 N溝道MOS管102柵極接電源VDD，所述第一 N溝道MOS管102源極和漏極分別接放大器輸入端OSCI和放大器輸出端0SC0，所述第一 N溝道MOS管襯底接地。
[0034]所述電流源260由第二 P溝道MOS管261、第三P溝道MOS管262、第四P溝道MOS管263、第二 N溝道MOS管264、第三N溝道MOS管265和電阻266構(gòu)成。
[0035]所述的第二 P溝道MOS管261源極和襯底連接到電源VDD，所述的第二 P溝道MOS管261柵極和漏極相連，所述的第二 P溝道MOS管261柵極和所述的第三P溝道MOS管262的柵極相連，所述的第二 P溝道MOS管261柵極和所述的第四P溝道MOS管263的柵極相連，所述的第二 P溝道MOS管261柵極和所述的第二 N溝道MOS管264的漏極相連。
[0036]所述的第三P溝道MOS管262源極和襯底連接到電源VDD，所述的第三P溝道MOS管262漏極和所述的第三N溝道MOS管265漏極相連；所述的第四P溝道MOS管263源極和襯底連接到電源VDD，所述的第四P溝道MOS管263漏極和所述的N溝道MOS管201漏極相連；所述的第二 N溝道MOS管264襯底連接到地，所述的第二 N溝道MOS管264源極接電阻266，所述的第二 N溝道MOS管264柵極接所述的第三N溝道MOS管265的柵極，所述的第二 N溝道MOS管264漏極接所述的第二 P溝道MOS管261的漏極；所述的第三N溝道MOS管265源極和襯底連接到地，所述的第三N溝道MOS管265柵極和漏極相連，所述的第三N溝道MOS管265漏極和所述的第三P溝道MOS管262的漏極相連。
[0037]因此，本發(fā)明所闡述的放大電路具有較現(xiàn)有CMOS結(jié)構(gòu)放大電路工作電壓范圍寬的特點(diǎn)，可以使采用本發(fā)明的CMOS集成電路工作電壓范圍更寬，延長(zhǎng)電池供電產(chǎn)品的電池使用壽命，可以采用更低的供電電源電壓，降低電路系統(tǒng)的功耗；同時(shí)電源電壓高的時(shí)候可以避免振蕩器諧振在電路外接諧振器的高次諧振頻率上，增強(qiáng)電路系統(tǒng)的可靠性。
[0038]經(jīng)試驗(yàn)流片驗(yàn)證證實(shí):在相同的工藝平臺(tái)上，本發(fā)明所闡述的振蕩器的最低工作電壓比采用CMOS結(jié)構(gòu)放大電路的振蕩器低0.7V以上，本發(fā)明所闡述的振蕩器最低工作電壓顯著降低。實(shí)測(cè)本發(fā)明所闡述的振蕩器外接455kHz諧振器時(shí)當(dāng)電源電壓高達(dá)4V時(shí)沒(méi)有發(fā)生高頻諧振。
[0039]

【權(quán)利要求】
1.一種晶體振蕩器驅(qū)動(dòng)放大器電路，其特征在于，所述放大器電路包括MOS管(201)、反饋電阻模塊(100)和電流源(260)，所述MOS管(201)的柵極與該放大器電路的輸入端(OSCI)相連接，該MOS管(201)的漏極與該放大器電路的輸出端(OSCO)相連接，該MOS管(201)的源極和襯底均接地，所述反饋電阻模塊(100)跨接于所述MOS管(201)的柵極和漏極之間，所述MOS管(201)的漏極通過(guò)所述電流源(260 )與電源(VDD )相連接。
2.根據(jù)權(quán)利要求1所述的晶體振蕩器驅(qū)動(dòng)放大器電路，其特征在于，所述反饋電阻模塊(100)包括第一 P溝道MOS管(101)和第一 N溝道MOS管(102)。
3.根據(jù)權(quán)利要求2所述的晶體振蕩器驅(qū)動(dòng)放大器電路，其特征在于，所述第一P溝道MOS管(101)的柵極接地，該第一 P溝道MOS管(101)的源極與所述放大器電路的輸入端(0SCI)相連接，且該第一 P溝道MOS管(101)的漏極與所述放大器電路的輸出端(OSCO)相連接，所述第一 P溝道MOS管(101)的襯底與電源(VDD)相連接。
4.根據(jù)權(quán)利要求2所述的晶體振蕩器驅(qū)動(dòng)放大器電路，其特征在于，所述第一N溝道MOS管(102)的柵極與電源(VDD)相連接，該第一 N溝道MOS管(102)的源極與所述的放大器電路的輸入端(OSCI)相連接，且該第一 N溝道MOS管(102)的漏極與所述放大器電路的輸出端(OSCO)相連接，所述第一 N溝道MOS管(102)的襯底接地。
5.根據(jù)權(quán)利要求1所述的晶體振蕩器驅(qū)動(dòng)放大器電路，其特征在于，所述電流源(260)包括第二 P溝道MOS管(261 )、第三P溝道MOS管(262)、第四P溝道MOS管(263)、第二 N溝道MOS管(264)、第三N溝道MOS管(265)和電阻(266)，所述第二 P溝道MOS管(261)的源極和襯底均與所述的電源(VDD)相連接，該第二 P溝道MOS管(261)的柵極與漏極均與所述的第二 N溝道MOS管(264)的漏極相連接，且該第二 P溝道MOS管(261)的柵極分別與所述第三P溝道MOS管(262)的柵極、第四P溝道MOS管(263)的柵極均相連接；所述第三P溝道MOS管(262)的源極和襯底均與所述電源(VDD)相連接，該第三P溝道MOS管(262)的漏極分別與所述的第三N溝道MOS管(265)的漏極和柵極均相連接；所述第四P溝道MOS管(263)的源極和襯底均與所述電源(VDD)相連接，該第四P溝道MOS管(263)的漏極與所述MOS管(201)的漏極相連接；所述第二 N溝道MOS管(264)的襯底接地，該第二 N溝道MOS管(264)的源極通過(guò)所述電阻(266)接地，該第二 N溝道MOS管(264)的柵極與所述的第三N溝道MOS管(265)的柵極相連接；所述第三N溝道MOS管(265)的源極和襯底均接地。
6.一種具有權(quán)利要求1所述放大器電路的晶體振蕩器電路，其特征在于，所述電路中還包括選頻諧振電路，所述選頻諧振電路跨接于所述放大器電路(200)的輸入端(OSCI)與輸出端(OSCO)之間。
7.根據(jù)權(quán)利要求6所述的晶體振蕩器電路，其特征在于，所述選頻諧振電路包括諧振器(300)、第一電容(400)和第二電容(500)，所述諧振器(300)跨接于所述的放大器電路(200 )的輸入端(OSCI)與輸出端(OSCO)之間，且該放大器電路(200 )的輸入端(OSCI)通過(guò)所述第一電容(400)接地，該放大器電路(200)的輸出端(OSCO)通過(guò)所述第二電容(500)接地。
8.根據(jù)權(quán)利要求7所述的晶體振蕩器電路，其特征在于，所述諧振器(300)為晶體諧振器或陶瓷諧振器。
【文檔編號(hào)】H03F3/20GK104184422SQ201310191321
【公開(kāi)日】2014年12月3日 申請(qǐng)日期:2013年5月21日 優(yōu)先權(quán)日:2013年5月21日
【發(fā)明者】曹旺, 高慶 申請(qǐng)人:無(wú)錫華潤(rùn)矽科微電子有限公司