具有速率匹配的高計算效率的卷積編碼相關申請的交叉引用本申請要求2007年6月8日提交的申請?zhí)枮?0/942,770的美國臨時申請的優(yōu)先權，該臨時申請的公開內容通過引用結合到本文中。技術領域本發(fā)明一般地涉及用于移動通信網絡的差錯編碼(errorcoding)，并且更具體地涉及一種具有速率匹配的高計算效率的卷積編碼的方法和設備。

背景技術：
速率匹配是一種在移動通信系統(tǒng)中用以將編碼器(例如卷積編碼器或turbo編碼器)的碼率與通信信道的數(shù)據傳輸速率進行匹配的技術。速率匹配典型地包括對編碼器輸出的編碼比特進行刪余(puncture)或者重復來匹配通信信道的數(shù)據傳輸速率。速率匹配允許單個編碼器用于多個具有不同數(shù)據傳輸速率的數(shù)據信道。在傳統(tǒng)的速率匹配電路中，編碼器接收輸入比特流并且生成兩個或更多編碼比特流。交織器對每個編碼比特流進行交織。速率匹配電路對每個交織的比特流中的編碼比特進行比特復用(bit-multiplex)，并且輸出單個比特流到發(fā)射機，該單個比特流具有期望數(shù)目的比特以匹配通信信道的數(shù)據傳輸速率。由速率匹配電路所執(zhí)行的比特復用對來自所有交織的比特流的交織比特進行混雜。如果編碼器輸出的比特數(shù)目大于所需數(shù)目，則一些交織比特就被刪余。相反地，如果編碼器輸出的比特數(shù)目小于所需數(shù)目，則一些比特可以被重復。速率匹配電路可以使用循環(huán)緩沖器，或實時復用電路來實現(xiàn)。雖然過去使用的速率匹配電路提供良好的性能，但是仍然存在對提供良好性能并具有更低復雜度的用于卷積碼的新速率匹配電路的需求。

技術實現(xiàn)要素：
本發(fā)明涉及供卷積編碼器使用的用于速率匹配的方法和設備。信息序列被輸入至非系統(tǒng)性卷積編碼器。該卷積編碼器對信息序列進行編碼并且輸出兩個或更多奇偶校驗比特(paritybit)流。交織電路對每個奇偶校驗比特流中的奇偶校驗比特進行交織而不對不同奇偶校驗比特流中的奇偶校驗比特進行混合。經交織的奇偶校驗比特被輸入到速率匹配電路。該速率匹配電路輸出選定數(shù)目的奇偶校驗比特以匹配數(shù)據信道。所述奇偶校驗比特按組的次序輸出。也就是說，來自第一組奇偶校驗比特的所有奇偶校驗比特都在來自下一組的任何奇偶校驗比特輸出之前被輸出。根據本發(fā)明的用于速率匹配的方法和設備允許使用相同的交織器來對編碼器所輸出的不同奇偶校驗比特流進行交織，降低了用于移動終端的信道編碼器的復雜度，并且提高了信道編碼的性能。附圖說明圖1示出了包括編碼電路的示范性收發(fā)機。圖2示出了根據本發(fā)明的一個示范性實施例的編碼電路。圖3示出了根據一個示范性實施例的第一示范性速率匹配電路。圖4示出了根據另一示范性實施例的第二示范性速率匹配電路。圖5示出了由示范性速率匹配電路輸出的奇偶校驗比特的次序。圖6示出了對輸入比特流進行編碼以便傳輸?shù)氖痉缎苑椒?。具體實施方式圖1示出了用于移動通信系統(tǒng)的通信終端10的主要部件。通信終端10包括用于控制通信終端10的整體操作的系統(tǒng)控制器12、用于存儲操作所需的程序和數(shù)據的存儲器14、用于向遠程設備傳送信號的發(fā)射機20、以及用于從遠程設備接收信號的接收機30。發(fā)射機20和接收機30通過允許全雙工操作的雙工器或開關(switch)16而耦合到一個或多個天線18。發(fā)射機20接收來自信息源的信息流，處理信息流以生成適合通過無線電信道傳輸?shù)陌l(fā)射信號，并將發(fā)射信號調制到RF載波上。發(fā)射機20包括信源編碼器22、信道編碼器24、和調制器26。信源編碼器22去除冗余或對信息比特流進行隨機化以產生針對最大信息內容而優(yōu)化的信息序列。來自信源編碼器22的信息序列被傳到信道編碼器24。信道編碼器24將冗余單元引入到由信源編碼器22所提供的信息序列中以生成編碼序列。由信道編碼器24所增加的冗余用于增強通信系統(tǒng)的糾錯能力。信道編碼器24的輸出是傳送序列。調制器26接收來自信道編碼器24的傳送序列并生成適合于通信信道的物理性質并且能夠通過通信信道而被高效傳送的波形。接收機30接收從遠端設備傳送的已經在通過通信信道時被破壞的信號。接收機的功能是從所接收的信號重建原始信息流。接收機30包括解調器32、信道解碼器34和信源解碼器36。解調器32處理所接收的信號并生成接收比特序列，其可以包含每個接收比特或符號的硬值或軟值。如果所接收的信號通過通信信道沒有差錯地傳送，則接收比特序列將與發(fā)射機處的傳送比特序列相同。在實際情況中，所接收的信號通過通信信道會將傳輸差錯引入接收信號中。信道解碼器34使用發(fā)射機20處的信道編碼器24所增加的冗余來檢測和糾正比特差錯。對解調32和信道解碼器34表現(xiàn)性能的度量是在解碼信息序列中比特差錯發(fā)生的頻率。作為最后一步，信源解碼器36重建來自信息源的原始信息比特流。圖2示出了根據本發(fā)明的一個實施例的示范性信道編碼器24。信道編碼器24包括編碼器40、交織電路42和速率匹配電路44。在一些實施例中，信道編碼器24也可以進一步包括位于速率匹配電路44之后的信道交織器46。編碼器40可以包括例如非系統(tǒng)性卷積編碼器。該編碼器40接收輸入序列I并生成兩個或更多奇偶校驗比特流P1，P2，...，PN。例如，編碼器40可以實施1/3碼率、約束長度k＝7且生成多項式為[133，171，165]。的咬尾卷積碼。這種卷積碼屬于具有最優(yōu)距離譜(ODS)的最大自由距離(MFD)碼的類別。這種類別的碼使得碼字之間的自由距離最大化并且在所有距離處具有最低權重。這種卷積碼的另一個優(yōu)點就是碼率為1/2的碼能夠通過對多項式[165]。所產生的編碼比特進行刪余來得到。所得到的1/2碼率的卷積碼由生成多項式[133，171]。給出。本領域技術人員將會理解到，1/3碼率和1/2碼率的卷積碼的嵌套結構能夠被用于降低信道編碼器24的復雜度。交織電路42包括三個交織器42a、42b、42c，分別用于對來自卷積編碼器40的三個奇偶校驗比特流進行處理。本領域技術人員將會理解到，每個奇偶校驗比特流對應于其中一個生成多項式。這些奇偶校驗比特流在圖2中示為P1、P2和P3。奇偶校驗比特流P1對應于生成多項式[133]。，奇偶校驗比特流P2對應于生成多項式[171]。，而奇偶校驗比特流P3對應于生成多項式[165]。。如將在下文中更為詳細介紹的那樣，奇偶校驗比特的組復用(groupmultiplexing)允許相同的交織器42a、42b、42c分別用于奇偶校驗比特流P1、P2、P3中的每一個。針對每個經編碼的比特流P1、P2、P3使用相同的交織器結構的能力降低了信道編碼器24的復雜度。相反地，實施比特級復用的速率匹配電路需要針對不同的奇偶校驗比特流P1、P2、P3使用不同的交織器。雖然針對每個奇偶校驗比特流使用相同的交織器的能力是本發(fā)明的一個優(yōu)點，然而本領域技術人員將會理解到，交織電路42可以包括用于每個奇偶校驗比特流的不同交織器42a、42b、42c。由交織器42a、42b、42c輸出的交織的奇偶校驗比特流P’1、P’2、P’3被輸入到速率匹配電路44。速率匹配電路44正如下文中所描述的那樣對奇偶校驗比特流P’1、P’2、P’3執(zhí)行組復用，并且輸出一輸出序列C。另外，速率匹配電路44可以對一些奇偶校驗比特進行刪余或重復以使得輸出比特數(shù)目與數(shù)據傳輸信道相匹配。正如上文所述，示范性實施例中的卷積編碼器40包括1/3碼率的卷積碼。因此，當需要1/3碼率的卷積碼時，速率匹配電路44將所有三個奇偶校驗比特流中的所有奇偶校驗比特輸出。速率匹配電路44以組復用的格式輸出這些奇偶校驗比特。也就是說，速率匹配電路44首先輸出與奇偶校驗比特流P1相對應的奇偶校驗比特，后面是奇偶校驗比特流P2中的奇偶校驗比特，然后跟著輸出奇偶校驗比特流P3中的奇偶校驗比特。這三個奇偶校驗比特流P1、P2、P3中的奇偶校驗比特不會像在傳統(tǒng)速率匹配電路中那樣被混雜，而是以組的形式被輸出。當需要高于1/3的碼率以匹配數(shù)據通信信道時，速率匹配電路44通過對所選擇的奇偶校驗比特進行刪余來輸出少于全部的奇偶校驗比特。當對奇偶校驗比特進行刪余時，速率匹配電路44首先對與奇偶校驗比特流P3相對應的奇偶校驗比特進行刪余，后面是與奇偶校驗比特流P2相對應的奇偶校驗比特。也就是說，直到奇偶校驗比特流P3中的全部奇偶校驗比特被刪余后才對奇偶校驗比特流P2中的奇偶校驗比特進行刪余。剩余的尚未被刪余的奇偶校驗比特以上文所描述的組次序輸出。由此，對于碼率為1/2的卷積碼，速率匹配電路44對與奇偶校驗比特流P3相對應的所有比特進行刪余。為了獲得在1/2和1/3之間的碼率，速率匹配電路44對與奇偶校驗比特流P3相對應的一些而不是全部的奇偶校驗比特進行刪余。為了獲得高于1/2的碼率，速率匹配電路44對與奇偶校驗比特流P3相對應的全部奇偶校驗比特以及與奇偶校驗比特流P2相對應的一些奇偶校驗比特流進行刪余。當需要小于1/3的碼率以匹配數(shù)據通信信道時，速率匹配電路44將每個奇偶校驗比特流中的奇偶校驗比特以上文所描述的P1、P2、P3組復用的次序輸出并且然后按次序重復相同的輸出序列直至已經輸出期望數(shù)目的比特。也就是說，在已經輸出全部三個奇偶校驗比特流P1、P2、P3中的所有奇偶校驗比特后，速率匹配電路44將首先輸出與奇偶校驗比特流P1相對應的重復的奇偶校驗比特，后面是來自奇偶校驗比特流P2的重復的奇偶校驗比特，然后接著是來自奇偶校驗比特流P3的奇偶校驗比特，直至達到期望的奇偶校驗比特數(shù)目。圖3和圖4示出了速率匹配電路44的兩種示范性實施方式。圖3中示出的速率匹配電路44包括循環(huán)緩沖器50。經交織的奇偶校驗比特流P’1、P’2、P’3被讀入循環(huán)緩沖器50的對應部分中。因此，循環(huán)緩沖器50中的奇偶校驗比特被按組排序。然后順序地從循環(huán)緩沖器50中讀取速率匹配電路44的輸出比特。如果所需的比特數(shù)目大于循環(huán)緩沖器50的大小，則讀取從循環(huán)緩沖器50的末端繞(wrap)到始端。在圖4中示出的實施例中，使用組復用電路52來代替循環(huán)緩沖器50。組復用電路52“即時(onThefly)”生成交織地址以從三個奇偶校驗比特流中讀取奇偶校驗比特。這種即時尋址產生與循環(huán)緩沖器50相同的輸出序列C而不需要對輸出比特進行緩沖。正如上文提到的，這種由速率匹配電路44實施的組復用使相同的交織器能夠被用于奇偶校驗比特流P1、P2和P3中的每一個。位反轉次序(BRObitreverseorder)交織器已經被發(fā)現(xiàn)在turbo編碼器中提供速率匹配的良好性能。長度為32的BRO交織器由下式給出：BRO32=[016824420122821810266221430等式1117925521132931911277231531]為了適應任意的奇偶校驗比特流長度，BRO交織器通常被用作用于大到足以包含奇偶校驗比特流的矩形交織器的列置換模式。即，對于長度為Np的奇偶校驗比特流，交織器42a、42b、42c被定義為具有32列和ceil(Np/32)行的矩形交織器。如果矩形交織器的大小(由N1＝32*ceil(Np/32)給出)大于奇偶校驗比特流的長度，則ND=N1-Np個虛比特被填補(pad)到奇偶校驗比特流的前面。輸入流(包括奇偶校驗比特和潛在的虛比特)從第一行、第一列開始被逐行寫入交織器。然后基于所選擇的列置換模式來對這32個列進行置換。在列置換后，能夠從第一列、第一行開始逐列讀出交織器的內容。如果存在虛比特，則當矩形交織器的內容被讀出時丟棄虛比特。對于卷積碼，優(yōu)選地應當修改列置換的BRO交織器以使得每個奇偶校驗比特組中奇索引位(odd-indexed)比特在相同奇偶校驗比特組中偶索引位(even-indexed)比特之前被輸出。圖5示出了奇偶校驗比特的這種排序。在一個示范性實施例中，用于交織電路42的交織器42a、42b、42c可以包括用于列置換的反轉BRO交織器。反轉BRO交織器由下式給出：R-BRO32=[311523727111932913215259171等式2301422626101822812204248160]通過修改傳統(tǒng)BRO交織器以使得比特以與傳統(tǒng)BRO交織器相比相反的次序輸出，來實現(xiàn)反轉BRO交織器。在第二實施例中，用于交織電路42的交織器42a、42b、42c可以包括用于列置換的循環(huán)移位BRO交織器。循環(huán)移位BRO交織器的一個示例由下式給出：CS-BRO32=[117925521132931911277231531等式3016824420122821810266221430]循環(huán)移位BRO交織器通過對傳統(tǒng)BRO交織器的輸出比特進行十六個位置的移位來實現(xiàn)。在第三實施例中，用于交織電路42的交織器42a、42b、42c可以包括用于列置換的模偏移(modu1o-offset)BRO交織器。示范性的模偏移BRO交織器的一個示例由下式給出：MO-BRO32=[319112772315315211329925171等式4420122882416062214301026182]由等式4表示的模偏移交織器可以通過向傳統(tǒng)BRO交織器的輸出索引(index)相對交織器42的長度的模添加預定偏移來實現(xiàn)。添加到交織器地址的偏移應該為奇數(shù)。由于對從編碼器40輸出的奇偶校驗比特流執(zhí)行交織，來自速率匹配電路44的輸出序列具有相當隨機化的次序。然而，由于速率匹配電路44的組復用，奇偶校驗比特組之間沒有交織。因此，在某些情況下，可能希望在速率匹配電路44后包含信道交織器46以提高信道交織的深度。例如，如果調制格式將偶數(shù)個奇偶校驗比特映射到每個調制符號，則可以將來自速率匹配電路44的輸出比特均勻地分為兩個于塊(c0，c1，cN/2-1)和(cN/2，cN/2+1，cN-1)。然后可以對這兩個子塊進行比特復用并將其發(fā)送至調制器。舉QPSK調制為例，第一已調符號由c0和cN/2來確定，第二調制符號由c1和cN/2+1來確定并且諸如此類。圖6示出了根據本發(fā)明的一個實施例的由信道編碼器24實施的示范性方法100。當信息序列I被輸入到信道編碼器24時開始進行處理。信道編碼器24對信息序列I進行編碼以生成兩個或更多奇偶校驗比特流(塊102)。正如之前提到的，由非系統(tǒng)性卷積編碼器執(zhí)行編碼。奇偶校驗比特流P1，P2，...，PN被輸入到交織電路42。交織電路42對每個奇偶校驗比特流進行交織以生成交織的奇偶校驗比特流P’1，P’2，...P’N(塊104)。交織的奇偶校驗比特流然后被提供給速率匹配電路44。速率匹配電路44輸出選定數(shù)目的奇偶校驗比特以匹配數(shù)據信道(塊106)。奇偶校驗比特如之前所描述的那樣按組的次序輸出。也就是說，與奇偶校驗比特流P1相對應的所有奇偶校驗比特都在從與奇偶校驗比特流P2相對應的組中輸出的任何奇偶校驗比特之前輸出，并且諸如此類。如果匹配數(shù)據信道所需的奇偶校驗比特數(shù)少于全部的奇偶校驗比特，則來自與奇偶校驗比特流PN相對應的組的奇偶校驗比特首先在來自與奇偶校驗比特流PN-1相對應的組的任何奇偶校驗比特被刪余之前被刪余，并且諸如此類。如果匹配數(shù)據信道所需的奇偶校驗比特數(shù)超過信道編碼器24輸出的奇偶校驗比特數(shù)，則所有奇偶校驗比特如上文所描述的那樣按組排序(orderedbygroup)輸出，并然后重復輸出序列直至已經達到所需的奇偶校驗比特數(shù)。在本發(fā)明的一些實施例中，來自速率匹配電路44的輸出序列C可以由信道交織器42進行交織以提高交織深度(塊108)。然而該最后的交織步驟是可選的。雖然已經在具體實施方式的情境中對本發(fā)明進行了描述，但本領域技術人員將會理解到，所描述的速率匹配技術能夠應用于具有不同碼率的編碼器，以及不同長度的交織器。更進一步地，雖然優(yōu)選的實施例對所有三個奇偶校驗比特流使用了相同的交織器，但是可以對不同的奇偶校驗比特流應用不同的交織器。當然，可以在不脫離本發(fā)明的范圍和基本特征的情況下以不同于在此所闡述的其它具體方式來實現(xiàn)本發(fā)明。因此，本發(fā)明的實施例在各方面都應該被認為是示例性的而非限制性的，并且在所附權利要求的含義和等同范圍內做出的所有改變都旨在包括在內。