環(huán)形振蕩器定時器電路的制作方法
【專利摘要】一種環(huán)形振蕩器定時器電路能夠包括以閉環(huán)鏈中連接的延遲級的級聯(lián)組合所設(shè)置的多個電氣組件。定時器電路能夠在接收啟動信號之后的可編程數(shù)量的門延遲之后開始振蕩。在一些示例中，門延遲的數(shù)量能夠編程為分數(shù)值。在其它示例中，環(huán)形振蕩器定時器電路能夠包括具有電耦合到重置組件的輸出的輸入的計數(shù)器。
【專利說明】環(huán)形振蕩器定時器電路
相關(guān)申請的交叉引用
[0001]本申請要求2012年8月20日提交的美國臨時專利申請序號61 / 691116的權(quán)益，通過引用將其完全結(jié)合到本文中。
【技術(shù)領(lǐng)域】
[0002]一般來說，本公開涉及與示波器配合使用的定時器電路。具體來說，描述能夠以最小分辨時間和更快重置間隔來編程的定時器電路。
【背景技術(shù)】
[0003]已知定時器電路對于其中采用它們的應用的范圍不是完全令人滿意的。例如，現(xiàn)有定時器電路不能夠?qū)τ诜謹?shù)時間延遲來編程。另外，常規(guī)定時器電路通常具有長重置間隔。
[0004]至今，示波器中的最多使用的高級觸發(fā)模式是Glitch或脈沖寬度觸發(fā)模式，其中輸入脈沖基于其寬度與一個或多個參考定時器相比來取得觸發(fā)事件的資格。使用參考定時器電路的這些觸發(fā)模式的關(guān)鍵性能參數(shù)是最小定時器設(shè)定和最小定時器重置間隔。對較高比特率的增加需求已將下一代定時器電路要求驅(qū)使為大約比當前設(shè)計要快九倍。
[0005]與解決這些問題相關(guān)的參考文獻的示例能夠見于下列美國專利參考文獻:美國專利6515550、美國專利5355097、美國公開2008 / 0001677和美國公開2006 / 0232346。但是，這些參考文獻的每個遭受下列缺點的一個或多個:緩慢電路重置時間以及不能將電路編程用于分數(shù)時間延遲。
[0006]因此，存在提升已知定時器電路的設(shè)計以及對其進行改進的定時器電路的需要。下面論述與本領(lǐng)域存在的需要相關(guān)的新的有用定時器電路的示例。

【發(fā)明內(nèi)容】

[0007]所公開技術(shù)的實施例一般包括用于改進環(huán)形振蕩器定時器電路的系統(tǒng)和裝置。實施例可包括以閉環(huán)鏈中連接的延遲級的級聯(lián)組合所設(shè)置的復用器、“與非”門或者“或非”門。某些實施例還可包括用于長期延遲的計數(shù)器以及允許定時器電路對于時鐘周期的分數(shù)周期來編程的多個分數(shù)復用器。
【專利附圖】

【附圖說明】
[0008]圖1A示出按照所公開技術(shù)的某些實施例的環(huán)形振蕩器定時器電路的第一實施例的示意圖。
[0009]圖1B示出圖1A所示的環(huán)形振蕩器定時器電路的時序圖。
[0010]圖2示出按照所公開技術(shù)的某些實施例、包括計數(shù)器的環(huán)形振蕩器定時器電路的第二實施例的示意圖。
[0011]圖3示出按照所公開技術(shù)的某些實施例、包括多個分數(shù)復用器的環(huán)形振蕩器定時器電路的第三實施例的示意圖。
[0012]圖4示出按照所公開技術(shù)的某些實施例的環(huán)形振蕩器定時器電路的第四實施例的示意圖。
[0013]圖5示出按照所公開技術(shù)的某些實施例的環(huán)形振蕩器定時器電路的第五實施例的示意圖。
【具體實施方式】
[0014]通過結(jié)合附圖查閱以下【具體實施方式】，所公開的定時器電路將變得更好理解?！揪唧w實施方式】和附圖只提供本文所述的各種發(fā)明的示例。本領(lǐng)域的技術(shù)人員將會理解，所公開的示例可經(jīng)過改變、修改和變更，而沒有背離本文所述本發(fā)明的范圍。許多變化可預期用于不同應用和設(shè)計考慮因素。在以下【具體實施方式】通篇中，提供各種定時器電路的示例。示例中的相關(guān)特征在不同示例中也許相同、相似或者相異。
[0015]實施例一般包括具有產(chǎn)生振蕩器信號的輸出的相位可啟動環(huán)形振蕩器。環(huán)形振蕩器通常包括按照使得它們共同形成閉環(huán)的方式來進行電耦合的例如復用器或邏輯門等的一系列電氣組件。
[0016]按照實施例，環(huán)形振蕩器一般具有接收用于控制從靜態(tài)開始振蕩的啟動控制信號的第一輸入，以及還具有接收控制數(shù)據(jù)的第二輸入，該控制數(shù)據(jù)控制靜態(tài)期間在輸出處的預定信號電平的生成并且從一組預定可選擇初始門延遲來選擇振蕩器信號的初始門延遲。響應啟動信號，振蕩器繼續(xù)在輸出對于所選門延遲時間來生成預定信號電平，并且此后開始振蕩。
[0017]如下面所述，環(huán)形振蕩器可包括各種類型的邏輯元件或者其它電氣組件，例如“與非”門、“或非”門、復用器或者它們的任何適當組合。另外，環(huán)形振蕩器還可包括至少一個反相級。對于包括多個反相級的實施例，一般將存在奇數(shù)的反相級。
[0018]參照圖1A，現(xiàn)在將描述定時器電路10的第一示例。定時器電路10包括以延遲級的級聯(lián)組合所設(shè)置并且以閉環(huán)鏈所連接-另外稱作環(huán)形振蕩器配置-的第一復用器16 (MUXF)、第二復用器24(MUX E)、第三復用器32 (MUX D)、第四復用器40 (MUX C)、第五復用器48 (MUX B)和第六復用器56 (MUX A)。定時器電路10用于提供與多種不同示波器觸發(fā)模式配合使用的可編程定時器。
[0019]繼續(xù)參照圖1A，第一 MUX F16還包括反相輸入18、配置成接收第一邏輯電平輸入的第二輸入20 (F)、公共啟動輸入64和輸出22。第二 MUX E24還包括電耦合到MUX F16的輸出22的第一輸入26、配置成接收第二邏輯電平輸入的第二輸入28(E)、公共啟動輸入64和輸出30。第三MUX D32還包括電耦合到MUX E24的輸出30的第一輸入34、配置成接收第三邏輯電平輸入的第二輸入36(D)、公共啟動輸入64和輸出38。第四MUX C40還包括電耦合到MUX D32的輸出38的第一輸入42、配置成接收第四邏輯電平輸入的第二輸入44(C)、公共啟動輸入64和輸出46。第五MUX B48還包括電耦合到MUX C40的輸出46的第一輸入50、配置成接收第五邏輯電平輸入的第二輸入52 (B)、公共啟動輸入64和輸出54。第六MUX A56還包括電耦合到MUX B48的輸出54的第一輸入58、配置成接收第六邏輯電平輸入的第二輸入60 (A)、公共啟動輸入64和輸出62。MUX B48的輸出54電耦合66到MUX F16的反相輸入18。另外，MUX A56的輸出62是被發(fā)送以供與數(shù)字示波器的其它區(qū)域配合使用的振蕩器輸出信號(0SC.0UT)68。
[0020]備選地，定時器電路可配置有超過圖1A中示為級聯(lián)在一起的五個復用器的附加復用器。此外，定時器電路還可配置有比圖1A中示為級聯(lián)在一起的五個復用器要少的復用器。
[0021]來看圖1B，現(xiàn)在將描述定時器電路10的操作。單個控制信號(RUN)64用于啟動、停止和重置定時器電路10，因為MUX A56至MUX F16中的每個的公共輸入64的每個電耦合到RUN信號64。當RUN信號64處于高邏輯電平時，定時器電路10將進行振蕩，因為MUXE24至MUX B48的每個第一輸入(26、34、42、50)分別電耦合到MUX F16至MUX C40的輸出(22、30、38、46)。此外，MUX B48的輸出54電耦合到MUX F16的反相輸入18，以便滿足環(huán)形配置。
[0022]隨后，當RUN信號64處于低邏輯電平時，定時器電路10將重置到預定狀態(tài)，因為MUX F16至MUX A56中的每個這時正分別監(jiān)測其第二輸入(20、28、36、44、52、60)。此外，MUXF16至MUX A56中的每個能夠分別在其第二輸入(20、28、36、44、52、60)接收單獨編程的邏輯電平輸入。
[0023]隨后，當RUN信號64處于高邏輯電平時，使定時器電路10的第一上升沿出現(xiàn)在振蕩器輸出68的延遲時間與定時器電路10的預置狀態(tài)相關(guān)。通過環(huán)形配置的MUX B48至MUXF16(48、40、32、24、16)的全部五個第二輸入(52、44、36、28、20)分別編程為高邏輯電平，振蕩器輸出68在RUN信號64處于高邏輯電平之后的一個門延遲將處于高邏輯電平。
[0024]但是，如果例如MUX A56和MUX B48的第二輸入(60、52)分別編程為低邏輯電平，并且MUX C40至MUX F16的第二輸入(44、36、28、20)分別編程為高邏輯電平，則振蕩器輸出68在RUN信號64處于高邏輯電平之后的兩個門延遲將處于高邏輯電平。這個定時模式對于預期的每個附加延遲能夠向前傳送出定時器電路10，如圖1B所示。此外，如果每個門延遲的時長大約為10微微秒，并且對于這個實施例中的五個復用器/級，則定時器電路10將以大約10微微秒的定時器分辨率進行操作，以大約100微微秒的周期覆蓋100微微秒范圍。
[0025]來看圖2，現(xiàn)在將描述定時器電路110的第二示例。定時器電路110包括許多與定時器電路10相似或相同的特征。定時器電路110包括以延遲級的級聯(lián)組合所設(shè)置并且以閉環(huán)鏈166所連接-另外稱作環(huán)形振蕩器配置-的第一復用器116(MUX F)、第二復用器124 (MUXE)、第三復用器132 (MUX D)、第四復用器140 (MUX C)、第五復用器148 (MUX B)和第六復用器156 (MUX A)。
[0026]定時器電路110還包括計數(shù)器170。計數(shù)器170電耦合到MUX A156的輸出162。還將RUN信號164作為低電平有效重置信號來提供作為對計數(shù)器170的輸入，并且用于將計數(shù)器以及環(huán)形振蕩器置于已知初始狀態(tài)。對計數(shù)器170的控制輸入171用于控制這個初始狀態(tài)。
[0027]如前面所述，因為定時器電路110還具有五個復用器/級，所以它還將具有10微微秒分辨率；但是，通過計數(shù)器170這時電耦合到輸出162，計數(shù)器170能夠用于提供具有相同10微微秒分辨率的任意更長定時器值。
[0028]來看圖3，現(xiàn)在將描述定時器電路210的第三示例。定時器電路210包括以延遲級的級聯(lián)組合所設(shè)置并且以閉環(huán)鏈所連接一另外稱作環(huán)形振蕩器配置-的第一復用器216 (MUX F)、第二復用器224 (MUX E)、第四復用器240 (MUX C)、第五復用器248 (MUX B)和第六復用器256 (MUX A)。定時器電路210還包括多個分數(shù)復用器(274、282、290、298、306)、注入復用器231、測試復用器314、注入數(shù)模轉(zhuǎn)換器(DAC) 233和細調(diào)電壓DAC322。
[0029]多個分數(shù)復用器(274、282、290、298、306)可用于改進低于一個門延遲的10微微秒最小分辨時間。另外，注入復用器231在功能上與MUX F216至MUX B248相同地進行操作，其中具有一個附加特征:它具有信號注入能力。注入復用器231包括第一輸入234、注入輸入272、第三輸入236、第四輸入235和輸出238。下面將詳細描述相對于定時器電路210中的其它組件的對注入復用器231的附加輸入。
[0030]MUX274包括第一輸入276 (F)、公共第二輸入326、控制位輸入278以及電耦合到MUX F216的第二輸入220的輸出280。MUX282包括第一輸入284 (E)、公共第二輸入326、控制位輸入286以及電耦合到MUX E224的第二輸入229的輸出288。MUX290包括第一輸入292 (D)、公共第二輸入326、控制位輸入294以及電稱合到信號注入復用器231的第三輸入236的輸出296。MUX298包括第一輸入300(C)、公共第二輸入326、控制位輸入302以及電耦合到MUX C240的第二輸入244的輸出304。MUX306包括第一輸入308 (B)、公共第二輸入326、控制位輸入310以及電耦合到MUX B248的第二輸入252的輸出312。
[0031]測試復用器314包括第一輸入316 (A)、測試時鐘輸入318、選擇輸入319以及電率禹合到MUX A256的第二輸入259和第三輸入261的輸出320。當測試復用器在選擇輸入319上接收編程低邏輯電平而在輸入318上接收測試時鐘時，測試時鐘能夠傳遞給振蕩器輸出228，以便測試諸如圖2的計數(shù)器170之類的下游電路的功能性。
[0032]繼續(xù)看圖3，10微微秒最小分辨時間能夠減小到低于單個門延遲的“分數(shù)”時間值。例如，分別應用于分數(shù)復用器(274、282、290、298、306)的公共第二輸入326的重置值能夠由細調(diào)電壓DAC322來設(shè)置為“分數(shù)”邏輯值。對應分數(shù)復用器的輸出(280、288、296、304,312)之一可選擇成將這個“分數(shù)”邏輯值分別傳遞給MUX F216至MUX B248的對應第二輸入(220、229、236、244、252)，從而引起定時器電路210的振蕩的開始期間的那個1^父的“分數(shù)”門延遲。
[0033]在MUX A256的輸入261設(shè)置為邏輯電平零、來自細調(diào)電壓DAC322的編程“分數(shù)”邏輯電平0.7通過分數(shù)復用器306傳遞給MUX B248的輸入252并且分數(shù)復用器274、282、290和298選擇高邏輯電平的一個示例中，定時器電路210將在RUN信號264變?yōu)楦哌壿嬰娖街笊筛咻敵?.3門延遲(使MUX B從0.7轉(zhuǎn)到I的0.3門延遲，則使MUX A從O轉(zhuǎn)到I的I門延遲)。一般來說，任何一個分數(shù)復用器(274、282、290、298、306)可從細調(diào)電壓DAC322來選擇“分數(shù)”邏輯電平作為對應環(huán)形復用器的初始狀態(tài)電平，而其余分數(shù)復用器將在分數(shù)電平的一側(cè)選擇邏輯零而在另一側(cè)選擇邏輯一。
[0034]如本文所使用的“分數(shù)”邏輯電平不是根據(jù)邏輯O與邏輯I之間的線性電壓映射、而是基于其啟動電壓的通過所選復用器的有效延遲時間的線性映射來定義。作為補充或替代，電路定時器可具有饋送其相應環(huán)形復用器(216、224、231、240、248)的第二輸入的每個的獨立細調(diào)電壓DAC，而不只是執(zhí)行那個功能的單個細調(diào)電壓DAC。因此，環(huán)形復用器的初始狀態(tài)可編程有邏輯零和一，其中具有在零至一邊界的可選“分數(shù)”值。在某些實施例中，例如，這能夠以五個DAC直接饋送環(huán)形或者以單個DAC和分數(shù)復用器選擇環(huán)形復用器的哪一個接收DAC輸出來進行。[0035]如圖3中能夠看到，注入信號復用器231可用于確保定時器電路210的長期精度。例如，不是將RUN信號264同步到晶體控制振蕩器(未示出)，而是晶體控制振蕩器信號能夠作為注入時鐘信號270直接注入到注入信號復用器231的注入輸入272中。注入DAC233將電流提供給復用器231的第四輸入235。這個可變電流可用于控制允許進入復用器231的注入時鐘信號270的量，最終確定對定時器電路210的注入鎖定效果的魯棒性。實際上，定時器電路210將在RUN信號264的上升沿的編程相位啟動，但是由于注入鎖定效果，它將隨時間緩慢地將其相位和頻率進行移位，以便與注入晶體控制時鐘對齊。來自注入DAC233的增加電流將允許定時器電路210的更大長期穩(wěn)定性，因為注入鎖定效果與這個增加電流成比例。
[0036]注入時鐘270可對于較短時間設(shè)定被關(guān)斷(以便避免來自注入鎖定引起的相移的任何抖動)并且對于定時器電路210的較長時間設(shè)定被接通。備選地，也可能實現(xiàn)使用DAC來允許可編程注入幅度。這將允許軟件來校準注入電平，以便使注入鎖定引起的抖動為最小，同時仍然保證充分注入以提供預期頻率時鐘。此外，軟件可對作為時間設(shè)定的函數(shù)的注入幅度的逐漸增加進行編程，因而避免短期解鎖與長期注入鎖定操作模式之間的行為的任何“階梯函數(shù)”變化。
[0037]來看圖4，現(xiàn)在將描述定時器電路300的第四示例。定時器電路300包括:第一電氣組件304，具有第一輸入306、第二輸入308和反相輸出310 ;以及第二電氣組件312，具有第一輸入314、第二輸入316和反相輸出318。定時器電路300還包括最終電氣組件320，其具有第一輸入322、第二輸入324和反相輸出326。如同先前所述實施例中一樣,定時器電路300的環(huán)形振蕩配置通過使最終電氣組件320的反相輸出326與第一電氣組件304的第一輸入306電耦合302來實現(xiàn)。定時器電路300的定時方面與所公開技術(shù)的前面所述實施例相似地進行工作。另外，雖然定時器電路300采用“與非”門來構(gòu)成，但是其它定時器電路可使用“或非”門來構(gòu)成。此外，定時器電路的其它示例可包括多于兩個電氣組件。
[0038]來看圖5，現(xiàn)在將描述定時器電路的第五示例。定時器電路400與先前所述定時器電路300相似，因為實現(xiàn)相同的環(huán)形振蕩配置，以及定時器電路400以與以上所公開相同的定時方面進行操作。但是，定時器電路400還包括提供更好分辨率的附加電路，與上述定時器電路210相似。
[0039]定時器電路400包括多個電氣組件:以延遲級的級聯(lián)組合所設(shè)置并且以閉環(huán)鏈402所連接-另外稱作環(huán)形振蕩器配置-的第一電氣組件404、第二電氣組件412、第三電氣組件420、第四電氣組件428和最終電氣組件436。
[0040]如所公開技術(shù)的先前實施例所述，多個電氣組件(404、412、420、428、436)的每個分別包括對應第一輸入(406、414、422、430、438)、第二輸入(408、416、424、432、440)和反相輸出(410、418、426、434、442)。相應反相輸出(410、418、426、434)電耦合到延遲級中的下一個電氣組件的第一輸入(414、422、430、438)。但是，最終電氣組件436的最后一個反相輸出442電耦合402回到第一電氣組件404的第一輸入406，由此完成閉環(huán)環(huán)形振蕩配置。定時器電路400的定時方面再次與以上先前所述定時器電路210相似。
[0041]定時器電路400還包括多個分數(shù)電氣組件(448、454、462、470、478)、控制電氣組件446和公共Run /啟動線路444。分數(shù)電氣組件(448、454、462、470、478)用于提供增加的分辨率以及預期定時延遲的起始點可編程性。[0042]分數(shù)電氣組件(448、454、462、470、478)的每個分別配置有對應第一輸入(450、456、464、472、478)、第 二輸入(452、458、466、474、480)和反相輸出(453、460、468、476、482)。如圖5中能夠看到，分數(shù)電氣組件(448、454、462、470、478)的反相輸出(453、460、468、476、482)的每個分別電耦合到電氣組件(404、412、420、428、436)的第二輸入(408、416、424、432、440)。如以上對定時器電路210所公開，這些分數(shù)電氣組件再次提供所公開技術(shù)的更大分辨率和可編程性。
[0043]控制電氣組件446在被啟用時用于將Run /啟動信號444分別提供給分數(shù)電氣組件(448、454、462、470、478)的每個的第二輸入(452、458、466、474、480)的每個。當 Run /啟動信號444被啟用時，分數(shù)電氣元件的每個將接收這個啟用信號；但是，第一輸入(450、456、464、472、478)中只有一個將使其輸入通過其相應分數(shù)電氣組件(448、454、462、470、478)并且傳遞到先前所述配置環(huán)形振蕩器的電路中的電氣組件(404、412、420、428、436)其中之一。另外，雖然定時器電路400采用“與非”門來構(gòu)成，但是其它定時器電路可使用“或非”門來構(gòu)成。此外，定時器電路的其它示例可包括比所公開技術(shù)的本實施例中描述的更多或更少電氣組件。
[0044]已經(jīng)參照所示實施例描述和說明了本發(fā)明的原理，將會知道，可對所示實施例的布置和細節(jié)進行修改，而沒有背離這類原理，并且可按照任何預期方式相結(jié)合。并且雖然以上論述集中于具體實施例，但是可以想到其它配置。具體來說，即使本文使用諸如“按照本發(fā)明的一個實施例”等表達，但是這些詞語意在一般指實施例可能性，而不是要將本發(fā)明局限于具體實施例配置。本文所使用的這些術(shù)語可指可組合到其它實施例中的相同或不同實施例。
[0045]因此，考慮到對本文所述實施例的大量置換，本【具體實施方式】和伴隨資料預計只是說明性的，而不應當理解為限制本發(fā)明的范圍。因此，本發(fā)明所要求保護的是可落入以下權(quán)利要求書及其等效體的范圍和精神之內(nèi)的所有這類修改。
【權(quán)利要求】
1.一種具有輸出的相位可啟動環(huán)形振蕩器，在該輸出處產(chǎn)生振蕩器信號，所述相位可啟動環(huán)形振蕩器包括: 第一輸入，接收控制從靜態(tài)開始振蕩的啟動控制信號；以及 第二輸入，接收控制所述靜態(tài)期間在所述輸出處的預定信號電平的生成并且從一組預定可選擇初始門延遲來選擇所述振蕩器信號的初始門延遲的控制數(shù)據(jù)； 其中響應所述啟動信號，所述振蕩器繼續(xù)在所述輸出對于所選門延遲時間來生成預定信號電平，并且此后開始振蕩。
2.如權(quán)利要求1所述的相位可啟動環(huán)形振蕩器，還包括至少一個反相級。
3.如權(quán)利要求2所述的相位可啟動環(huán)形振蕩器，還包括奇數(shù)個反相級。
4.如權(quán)利要求1所述的相位可啟動環(huán)形振蕩器，還包括多個“與非”門。
5.如權(quán)利要求1所述的相位可啟動環(huán)形振蕩器，還包括多個“或非”門。
6.如權(quán)利要求1所述的相位可啟動環(huán)形振蕩器，還包括第一批多個復用器。
7.如權(quán)利要求6所述的相位可啟動環(huán)形振蕩器，還包括與所述第一批多個復用器耦合的第二批多個復用器。
8.如權(quán)利要求7所述的相位可啟動環(huán)形振蕩器，其中，所述第二批多個復用器是分數(shù)復用器，并且所述門延遲時間具有分數(shù)值。
9.如權(quán)利要求8所述的相位可啟動環(huán)形振蕩器，其中，所述分數(shù)復用器配置成接收數(shù)模(DAC)信號。
10.如權(quán)利要求8所述的相位可啟動環(huán)形振蕩器，其中，所述分數(shù)復用器配置成接收來自存儲器的信息。
11.如權(quán)利要求6所述的相位可啟動環(huán)形振蕩器，還包括與所述第一批多個復用器耦合的多個數(shù)模轉(zhuǎn)換器(DAC)，其中所述門延遲時間具有分數(shù)值。
12.如權(quán)利要求1所述的相位可啟動環(huán)形振蕩器，還包括接收所述振蕩器信號的計數(shù)器。
13.如權(quán)利要求12所述的相位可啟動環(huán)形振蕩器，其中，所述控制數(shù)據(jù)還確定在振蕩開始之前的所述靜態(tài)期間的所述計數(shù)器的狀態(tài)。
14.如權(quán)利要求1所述的相位可啟動環(huán)形振蕩器，還包括接收注入時鐘信號的第三輸入。
15.如權(quán)利要求14所述的相位可啟動環(huán)形振蕩器，還包括控制注入所述環(huán)形振蕩器中的所述注入時鐘信號的幅度的第四輸入。
【文檔編號】H03L7/099GK103633975SQ201310393672
【公開日】2014年3月12日 申請日期:2013年8月20日 優(yōu)先權(quán)日:2012年8月20日
【發(fā)明者】P·A·史密斯, D·G·克尼林 申請人:特克特朗尼克公司