一種帶防出錯(cuò)機(jī)制的鑒相倍頻邏輯電路的制作方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種帶防出錯(cuò)機(jī)制的鑒相倍頻邏輯電路，包括鑒相倍頻模塊、鑒相信號(hào)濾波模塊和倍頻信號(hào)調(diào)理模塊，鑒相倍頻模塊包括五個(gè)D觸發(fā)器，三個(gè)異或門(mén)，一個(gè)非門(mén)；鑒相信號(hào)濾波模塊包括三個(gè)D觸發(fā)器，三個(gè)與非門(mén)，一個(gè)異或門(mén)，該模塊的輸入端分別接收初始鑒相信號(hào)，時(shí)鐘信號(hào)及復(fù)位信號(hào)，輸出鑒相信號(hào)；倍頻信號(hào)調(diào)理模塊包括六個(gè)D觸發(fā)器，該模塊的輸入端分別接收初始倍頻信號(hào)、時(shí)鐘信號(hào)及復(fù)位信號(hào)，輸出倍頻信號(hào)。本發(fā)明將初始倍頻信號(hào)反向后作為鑒相信號(hào)時(shí)鐘輸入，有效解決D觸發(fā)器錯(cuò)誤觸發(fā)問(wèn)題；在鑒相倍頻模塊基礎(chǔ)上結(jié)合濾波模塊和調(diào)理模塊，有效解決了精準(zhǔn)信號(hào)通過(guò)鑒相倍頻模塊后引起的信號(hào)毛刺、時(shí)間延遲及未啟動(dòng)電路時(shí)不正確輸出的問(wèn)題。
【專(zhuān)利說(shuō)明】一種帶防出錯(cuò)機(jī)制的鑒相倍頻邏輯電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種基于數(shù)據(jù)采集處理的直流電機(jī)反饋系統(tǒng)領(lǐng)域的鑒相倍頻邏輯電路。
【背景技術(shù)】
[0002]在直流電機(jī)的反饋控制系統(tǒng)檢測(cè)環(huán)節(jié)中，常由光電編碼器檢測(cè)直流電機(jī)的轉(zhuǎn)速和方向。電機(jī)旋轉(zhuǎn)時(shí)，光柵盤(pán)與電機(jī)同時(shí)旋轉(zhuǎn)，光電編碼器檢測(cè)輸出脈沖信號(hào)，通過(guò)計(jì)算處理脈沖信號(hào)就能獲得電機(jī)的轉(zhuǎn)速和方向。精度越高，每秒獲得脈沖數(shù)量越多。光電編碼器可應(yīng)用于多種電機(jī)的反饋控制，如無(wú)刷直流電機(jī)(BLDC)、開(kāi)關(guān)磁阻電機(jī)(SRD)、交流感應(yīng)電機(jī)(ACIM)等。典型的增量式光電編碼器通常由光源(發(fā)射模塊)、碼盤(pán)、光柵(檢測(cè)模塊)和轉(zhuǎn)換電路組成，并提供A相、B相和C相(原點(diǎn)脈沖)三路輸出。通過(guò)邏輯電路對(duì)光電編碼器的輸出脈沖進(jìn)行解碼，可獲得電機(jī)的運(yùn)動(dòng)信息，包括轉(zhuǎn)速和方向。其中，A相和B相之間的相位關(guān)系可唯一確定電機(jī)的運(yùn)動(dòng)方向。如果A超前B相，那么電機(jī)的運(yùn)動(dòng)方向?yàn)檎?。如果B相超前A相,那么電機(jī)的運(yùn)動(dòng)方向?yàn)榉聪颉相為原點(diǎn)脈沖，電機(jī)每轉(zhuǎn)一圈產(chǎn)生一個(gè)脈沖，作為基準(zhǔn)使用。
[0003]光電編碼器作為一種高精度的檢測(cè)元件，輸出信號(hào)也難免會(huì)出現(xiàn)一些噪聲污染甚至?xí)r間延遲，這種情況嚴(yán)重影響了脈沖計(jì)數(shù)的準(zhǔn)確性，從而影響整個(gè)控制系統(tǒng)的控制精度。因此在檢測(cè)環(huán)節(jié)設(shè)計(jì)過(guò)程中往往加入信號(hào)濾波和鑒相倍頻電路來(lái)消除影響，同時(shí)提高精度。但是忽略了基本鑒相倍頻邏輯在時(shí)鐘信號(hào)和A、B相同時(shí)達(dá)到上升沿的特殊情況以及精準(zhǔn)的A、B相通過(guò)基本鑒相倍頻電路容易產(chǎn)生信號(hào)毛刺、時(shí)間延遲及未啟動(dòng)電路錯(cuò)誤輸出的問(wèn)題。而且，采用硬件電路往往會(huì)產(chǎn)生新的干擾因素，且占用電路板空間、靈活性不強(qiáng)。
[0004]因此，有必要設(shè)計(jì)一種能夠精確輸出的帶防出錯(cuò)機(jī)制的改進(jìn)型鑒相倍頻邏輯電路。

【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術(shù)問(wèn)題是，針對(duì)現(xiàn)有技術(shù)不足，提供一種帶防出錯(cuò)機(jī)制的鑒相倍頻邏輯電路，解決現(xiàn)有電路忽略的精準(zhǔn)信號(hào)經(jīng)過(guò)基本鑒相模塊會(huì)產(chǎn)生噪聲及延遲、未啟動(dòng)電路時(shí)不正確輸出的問(wèn)題。
[0006]為解決上述技術(shù)問(wèn)題，本發(fā)明所采用的技術(shù)方案是:一種帶防出錯(cuò)機(jī)制的鑒相倍頻邏輯電路，包括鑒相倍頻模塊，所述鑒相倍頻模塊包括五個(gè)D觸發(fā)器、非門(mén)、三個(gè)異或門(mén)，第一 D觸發(fā)器和第二 D觸發(fā)器的輸入端輸入外部信號(hào),其中第四D觸發(fā)器和第五D觸發(fā)器的時(shí)鐘輸入端接外部時(shí)鐘信號(hào)，五個(gè)D觸發(fā)器的使能輸入端均接外部使能信號(hào)；第一D觸發(fā)器輸出端與第三D觸發(fā)器輸入端連接，第三D觸發(fā)器輸出端與第二異或門(mén)一個(gè)輸入端連接；所述第二異或門(mén)另一個(gè)輸入端與第二 D觸發(fā)器輸出端連接；第一 D觸發(fā)器、第二 D觸發(fā)器和第三D觸發(fā)器的時(shí)鐘輸入端均與非門(mén)輸出端連接；所述外部信號(hào)輸入第一異或門(mén)的兩個(gè)輸入端，所述第一異或門(mén)輸出端與第三異或門(mén)的一個(gè)輸入端、第四D觸發(fā)器的輸入端連接；所述第三異或門(mén)的另一個(gè)輸入端與第五D觸發(fā)器輸出端連接；所述第五D觸發(fā)器輸入端與第四D觸發(fā)器輸出端連接；
所述鑒相倍頻模塊連接有鑒相信號(hào)濾波模塊和倍頻信號(hào)調(diào)理模塊；所述倍頻信號(hào)調(diào)理模塊包括依次連接的3?8個(gè)D觸發(fā)器，所述非門(mén)輸出端、第三異或門(mén)輸出端與所述倍頻信號(hào)調(diào)理模塊的第一個(gè)D觸發(fā)器輸入端連接，所述倍頻信號(hào)調(diào)理模塊中的所有D觸發(fā)器的時(shí)鐘輸入端均與外部時(shí)鐘信號(hào)相連，所述倍頻信號(hào)調(diào)理模塊中的所有D觸發(fā)器的使能輸入端均與外部使能信號(hào)相連；
所述鑒相信號(hào)濾波模塊包括三個(gè)D觸發(fā)器、三個(gè)與非門(mén)和第四異或門(mén)，所述第二異或門(mén)輸出端與所述鑒相信號(hào)濾波模塊的第一個(gè)D觸發(fā)器輸入端連接，所述鑒相信號(hào)濾波模塊的三個(gè)D觸發(fā)器時(shí)鐘輸入端均與外部時(shí)鐘信號(hào)相連，所述鑒相信號(hào)濾波模塊的三個(gè)D觸發(fā)器使能輸入端均與外部使能信號(hào)相連；所述鑒相信號(hào)濾波模塊的第三個(gè)D觸發(fā)器輸出端與第二與非門(mén)一個(gè)輸入端連接，所述第二與非門(mén)另一個(gè)輸入端與所述第四異或門(mén)輸出端連接，所述第四異或門(mén)兩個(gè)輸入端、第一與非門(mén)兩個(gè)輸入端均分別并聯(lián)接入所述鑒相信號(hào)濾波模塊相鄰的兩個(gè)D觸發(fā)器之間；所述第一與非門(mén)輸出端、第二與非門(mén)輸出端與分別第三與非門(mén)兩個(gè)輸入端連接。
[0007]所述倍頻信號(hào)調(diào)理模塊包括六個(gè)D觸發(fā)器。
[0008]與現(xiàn)有技術(shù)相比，本發(fā)明所具有的有益效果為:本發(fā)明具有D觸發(fā)器防出錯(cuò)機(jī)制，經(jīng)過(guò)將初始鑒相信號(hào)送入非門(mén)后作為D觸發(fā)器的時(shí)鐘輸入端，可以有效防止D觸發(fā)器時(shí)鐘信號(hào)與D輸入端A、B相信號(hào)產(chǎn)生沖突，防止D觸發(fā)器鎖存信號(hào)出錯(cuò)；本發(fā)明具有鑒相信號(hào)濾波功能，經(jīng)過(guò)三個(gè)D觸發(fā)器、一個(gè)異或門(mén)和三個(gè)與非門(mén)作用來(lái)消除初始鑒相信號(hào)中的噪聲及修正其時(shí)間延遲。信號(hào)經(jīng)過(guò)第一個(gè)D觸發(fā)器后送入第二個(gè)D觸發(fā)器，第二個(gè)D觸發(fā)器輸出信號(hào)送入第三個(gè)D觸發(fā)器，同時(shí),第一個(gè)D觸發(fā)器輸出信號(hào)與第二個(gè)D觸發(fā)器輸出信號(hào)同時(shí)送入異或門(mén)和第一個(gè)與非門(mén)，第三個(gè)D觸發(fā)器輸出信號(hào)和異或門(mén)輸出信號(hào)送入第二個(gè)與非門(mén)，第一個(gè)與非門(mén)輸出信號(hào)和第二個(gè)與非門(mén)輸出信號(hào)送入第三個(gè)與非門(mén)，得到最終鑒相信號(hào)。即信號(hào)在D觸發(fā)器延遲作用和異或門(mén)、與非門(mén)的作用下消除初始鑒相信號(hào)中的噪聲并修正延遲，有效解決了當(dāng)前技術(shù)忽略的精準(zhǔn)信號(hào)經(jīng)過(guò)基本鑒相模塊會(huì)產(chǎn)生噪聲及延遲的問(wèn)題；本發(fā)明具有倍頻信號(hào)調(diào)理功能，經(jīng)過(guò)六個(gè)D觸發(fā)器作用來(lái)濾除初始倍頻信號(hào)中的不準(zhǔn)確信號(hào)。信號(hào)經(jīng)過(guò)第一個(gè)D觸發(fā)器送入第二個(gè)D觸發(fā)器，第二個(gè)D觸發(fā)器的輸出信號(hào)送入第三個(gè)D觸發(fā)器，第三個(gè)D觸發(fā)器的輸出信號(hào)送入第四個(gè)D觸發(fā)器，第四個(gè)D觸發(fā)器的輸出信號(hào)送入第五個(gè)D觸發(fā)器，第五個(gè)D觸發(fā)器的輸出信號(hào)送入第六個(gè)D觸發(fā)器，得到最終倍頻信號(hào)。即信號(hào)在D觸發(fā)器延遲作用下消除reset信號(hào)為時(shí)不正確輸出及調(diào)理脈沖信號(hào)，有效解決了當(dāng)前技術(shù)忽略的精準(zhǔn)信號(hào)經(jīng)過(guò)基本倍頻模塊會(huì)產(chǎn)生延遲及未啟動(dòng)電路錯(cuò)誤輸出的問(wèn)題；本發(fā)明將鑒相倍頻和濾波調(diào)理電路相結(jié)合，系統(tǒng)精度高，電路簡(jiǎn)單可靠，可以有效解決基本鑒相倍頻邏輯電路在時(shí)鐘信號(hào)和A、B相同時(shí)達(dá)到上升沿的特殊情況造成的D觸發(fā)器觸發(fā)出錯(cuò)的問(wèn)題以及精準(zhǔn)的A、B相通過(guò)基本鑒相倍頻電路容易產(chǎn)生信號(hào)毛刺、時(shí)間延遲及未啟動(dòng)電路錯(cuò)誤輸出的問(wèn)題。該邏輯電路可以下載至可編程芯片，如CPLD或FPGA等，在線(xiàn)調(diào)試方便，性能可靠，使用價(jià)值極高。
【專(zhuān)利附圖】

【附圖說(shuō)明】[0009]圖1為本發(fā)明結(jié)構(gòu)框圖；
圖2為本發(fā)明一實(shí)施例鑒相倍頻模塊原理圖；
圖3為本發(fā)明一實(shí)施例倍頻信號(hào)調(diào)理模塊原理圖；
圖4為本發(fā)明一實(shí)施例鑒相信號(hào)濾波模塊原理圖；
圖5為本發(fā)明一實(shí)施例鑒相倍頻模塊仿真波形示意圖；
圖6為本發(fā)明一實(shí)施例鑒相信號(hào)濾波模塊仿真波形示意圖；
圖7為本發(fā)明一實(shí)施例倍頻信號(hào)調(diào)理模塊仿真波形示意圖。
【具體實(shí)施方式】
[0010]如圖1所示，本發(fā)明一實(shí)施例包括鑒相倍頻模塊，所述鑒相倍頻模塊連接有鑒相信號(hào)濾波模塊和倍頻信號(hào)調(diào)理模塊。
[0011]鑒相倍頻模塊用到了五個(gè)D觸發(fā)器，三個(gè)異或門(mén)，一個(gè)非門(mén)。鑒相部分用到了三個(gè)D觸發(fā)器，一個(gè)異或門(mén)和一個(gè)非門(mén)，倍頻部分用到了兩個(gè)D觸發(fā)器和兩個(gè)異或門(mén)。鑒相部分工作原理為，信號(hào)經(jīng)過(guò)D觸發(fā)器延遲后送入異或門(mén)運(yùn)算，得到鑒相信號(hào)，D觸發(fā)器時(shí)鐘信號(hào)為初始倍頻信號(hào)反向后的信號(hào)。倍頻部分工作原理為，信號(hào)經(jīng)過(guò)異或門(mén)運(yùn)算后，分兩路分別送入異或門(mén)和兩個(gè)D觸發(fā)器延遲，D觸發(fā)器延遲后送入異或門(mén)與第一次經(jīng)過(guò)異或門(mén)運(yùn)算的信號(hào)進(jìn)行運(yùn)算，得到初始倍頻信號(hào)。
[0012]鑒相信號(hào)濾波模塊用到了三個(gè)D觸發(fā)器，三個(gè)與非門(mén)，一個(gè)異或門(mén)。信號(hào)經(jīng)過(guò)三個(gè)D觸發(fā)器時(shí)，逐個(gè)延遲，將延遲后的兩路信號(hào)分別進(jìn)行異或運(yùn)算和與非運(yùn)算，再將第三個(gè)D觸發(fā)器輸出的延遲信號(hào)與異或運(yùn)算后的信號(hào)進(jìn)行與非運(yùn)算，將兩次與非運(yùn)算后的信號(hào)進(jìn)行與非運(yùn)算，得到最終鑒相信號(hào)。初始鑒相信號(hào)中的噪聲及時(shí)間延遲問(wèn)題可以得到有效的解決。倍頻信號(hào)調(diào)理模塊用到了六個(gè)D觸發(fā)器。信號(hào)經(jīng)過(guò)六個(gè)D觸發(fā)器逐個(gè)延遲，最終得到四倍頻信號(hào)。將這三個(gè)電路在可編程器件中相結(jié)合，即一種帶防出錯(cuò)機(jī)制的改進(jìn)型鑒相倍頻邏輯電路。
[0013]如圖1?4所示，本發(fā)明主要由鑒相倍頻模塊、鑒相信號(hào)濾波模塊和倍頻信號(hào)調(diào)理模塊組成，其中，鑒相倍頻模塊接收需要鑒相倍頻的A、B兩路信號(hào)，輸出為初始鑒相信號(hào)dirl和初始倍頻信號(hào)pulsel。鑒相信號(hào)濾波模塊接收初始鑒相信號(hào)dirl，輸出鑒相信號(hào)dir。倍頻信號(hào)調(diào)理模塊接收初始倍頻信號(hào)pulsel，輸出四倍頻信號(hào)pulse。
[0014]如圖2所示，鑒相倍頻模塊主要由五個(gè)D觸發(fā)器1、3、4、5、9，三個(gè)異或門(mén)2、6、8，一個(gè)非門(mén)7組成。其中，第一 D觸發(fā)器I的輸出端與第三D觸發(fā)器4的D輸入端相連,第三D觸發(fā)器4的輸出端與第二異或門(mén)6的一個(gè)輸入端相連，第一異或門(mén)2的輸出端與第三異或門(mén)8的一個(gè)輸入端、第四D觸發(fā)器5的輸入端相連,第四D觸發(fā)器5的輸出端與第五D觸發(fā)器9的輸入端相連,第五觸發(fā)器9的輸出端與第三異或門(mén)8的一個(gè)輸入端相連,第三異或門(mén)8的輸出端與第一非門(mén)7的輸入端相連,第二 D觸發(fā)器3的輸出端與第二異或門(mén)6的一個(gè)輸入端相連，第一非門(mén)7的輸出端分別與第一 D觸發(fā)器1、第二 D觸發(fā)器3的時(shí)鐘輸入端相連，第一異或門(mén)2的輸入端分別與A、B兩路信號(hào)相連，第三D觸發(fā)器4、第四D觸發(fā)器5、第五D觸發(fā)器9的時(shí)鐘輸入端都與elk時(shí)鐘信號(hào)相連。所有電子兀件的使能輸入端都與reset信號(hào)相連。
[0015]如圖3所示，鑒相信號(hào)濾波模塊主要由三個(gè)D觸發(fā)器16、17、18，三個(gè)與非門(mén)20、21、22，一個(gè)異或門(mén)組成19。其中，第十二 D觸發(fā)器16的輸出端與第十三D觸發(fā)器17的D輸入端、第四異或門(mén)19的一個(gè)輸入端、第一與非門(mén)20的一個(gè)輸入端相連,第十三D觸發(fā)器17的輸出端與第十四D觸發(fā)器18的D輸入端、第四異或門(mén)19的一個(gè)輸入端、第一與非門(mén)20的一個(gè)輸入端相連，第十四D觸發(fā)器18的輸出端與第二與非門(mén)21的一個(gè)輸入端相連，第四異或門(mén)19的輸出端與第二與非門(mén)21的一個(gè)輸入端相連，第一與非門(mén)20的輸出端與第三與非門(mén)22的一個(gè)輸入端相連,第二與非門(mén)21的輸出端與第三與非門(mén)22的一個(gè)輸入端相連，第十二 D觸發(fā)器16的輸入端與初始鑒相信號(hào)相連，所有電子元件的時(shí)鐘輸入端與elk信號(hào)相連，所有電子元件的使能輸入端與reset信號(hào)相連。
[0016]如圖4所示，倍頻信號(hào)調(diào)理模塊主要由六個(gè)D觸發(fā)器10、11、12、13、14、15組成。其中,第六D觸發(fā)器10的輸出端與第八D觸發(fā)器12的D輸入端相連,第八D觸發(fā)器12的輸出端與第十D觸發(fā)器14的D輸入端相連，第十D觸發(fā)器14的輸出端與第七D觸發(fā)器11的D輸入端相連，第七D觸發(fā)器的輸出端與第九D觸發(fā)器13的D輸入端相連，第九D觸發(fā)器13的輸出端與第i D觸發(fā)器15的D輸入端相連,所有電子兀件的時(shí)鐘輸入端與elk信號(hào)相連，所有電子元件的使能輸入端與reset信號(hào)相連。
[0017]本發(fā)明的工作過(guò)程如下:
結(jié)合圖1?圖7，鑒相倍頻模塊的第一 D觸發(fā)器1、第二 D觸發(fā)器3和第一異或門(mén)2的的輸入端分別接收來(lái)自外界的A、B相信號(hào)，第一 D觸發(fā)器I的輸出信號(hào)送入第三D觸發(fā)器4的D輸入端,第三D觸發(fā)器4的輸出信號(hào)送入第二異或門(mén)6的一個(gè)輸入端,第一異或門(mén)2的輸出信號(hào)送入第三異或門(mén)8的一個(gè)輸入端、第四D觸發(fā)器5的D輸入端,第四D觸發(fā)器5的輸出信號(hào)送入第五D觸發(fā)器9的D輸入端,第五觸發(fā)器9的輸出信號(hào)送入第三異或門(mén)8的一個(gè)輸入端，第三異或門(mén)8的輸出信號(hào)送入第一非門(mén)7的輸入端,第二 D觸發(fā)器3的輸出送入第二異或門(mén)6的一個(gè)輸入端，第一非門(mén)7的輸出信號(hào)為初始倍頻信號(hào)并分別送入第一D觸發(fā)器1、第二 D觸發(fā)器3的時(shí)鐘輸入端，第二異或門(mén)6的輸出信號(hào)為初始鑒相信號(hào)。第三D觸發(fā)器4、第四D觸發(fā)器5、第五D觸發(fā)器9的時(shí)鐘輸入端都與elk時(shí)鐘信號(hào)相連。所有電子兀件的使能輸入端都與reset信號(hào)相連。
[0018]鑒相信號(hào)濾波模塊中的第十二 D觸發(fā)器16的輸入端接收初始鑒相信號(hào)，第十二 D觸發(fā)器16的輸出信號(hào)分別送入第十三D觸發(fā)器17的D輸入端、第四異或門(mén)19的一個(gè)輸入端、第一與非門(mén)20的一個(gè)輸入端,第十三D觸發(fā)器17的輸出信號(hào)送入第十四D觸發(fā)器18的D輸入端、第四異或門(mén)19的一個(gè)輸入端、第一與非門(mén)20的一個(gè)輸入端，第十四D觸發(fā)器18的輸出信號(hào)送入第二與非門(mén)21的一個(gè)輸入端，第四異或門(mén)19的輸出信號(hào)送入第二與非門(mén)21的一個(gè)輸入端，第一與非門(mén)20的輸出信號(hào)送入第三與非門(mén)22的一個(gè)輸入端,第二與非門(mén)21的輸出信號(hào)送入第三與非門(mén)22的一個(gè)輸入端，第三與非門(mén)22的輸出信號(hào)為鑒相信號(hào)。所有電子兀件的時(shí)鐘輸入端與elk信號(hào)相連,所有電子兀件的使能輸入端與reset信號(hào)相連。
[0019]倍頻信號(hào)調(diào)理模塊中的第六D觸發(fā)器10的輸入端接收初始倍頻信號(hào)，第六D觸發(fā)器10的輸出信號(hào)送入第八D觸發(fā)器12的D輸入端，第八D觸發(fā)器12的輸出信號(hào)送入第十D觸發(fā)器14的D輸入端,第十D觸發(fā)器14的輸出信號(hào)送入第七D觸發(fā)器11的D輸入端,第七D觸發(fā)器11的輸出端與第九D觸發(fā)器13的D輸入端,第九D觸發(fā)器13的輸出信號(hào)送入第十一 D觸發(fā)器15的D輸入端，第十一 D觸發(fā)器15的輸出信號(hào)為四倍頻信號(hào)。所有電子兀件的時(shí)鐘輸入端與elk信號(hào)相連,所有電子兀件的使能輸入端與reset信號(hào)相連。
[0020]時(shí)鐘脈沖頻率Zdfc應(yīng)大于A、B相信號(hào)頻率的8倍，但不能等于16倍。最佳時(shí)鐘脈沖頻率/rtfe為于A、B相信號(hào)頻率的32倍，即Zrtk = 32 X fA3。
[0021]圖5?圖7為為鑒相倍頻模塊、鑒相信號(hào)濾波模塊和倍頻信號(hào)調(diào)理模塊仿真波形示意圖，從圖中可以看出，精準(zhǔn)A、B相信號(hào)經(jīng)過(guò)基本鑒相倍頻模塊后的信號(hào)具有毛刺、時(shí)間延遲及未啟動(dòng)電路時(shí)錯(cuò)誤輸出的問(wèn)題，同時(shí)加入一種防出錯(cuò)機(jī)制，防止電路時(shí)鐘信號(hào)經(jīng)過(guò)D觸發(fā)器時(shí)產(chǎn)生沖突問(wèn)題，體現(xiàn)為利用初始倍頻信號(hào)作為鑒相電路的時(shí)鐘。經(jīng)過(guò)濾波模塊和調(diào)理模塊，得到精確的鑒相信號(hào)和倍頻信號(hào)。
[0022]本發(fā)明通過(guò)五個(gè)D觸發(fā)器、三個(gè)異或門(mén)和一個(gè)非門(mén)得到初始鑒相信號(hào)和初始倍頻信號(hào)，經(jīng)過(guò)鑒相信號(hào)濾波模塊和倍頻信號(hào)調(diào)理模塊，解決了鑒相倍頻過(guò)程引起的信號(hào)毛刺及時(shí)間延遲問(wèn)題。通過(guò)將初始鑒相信號(hào)反向作為D觸發(fā)器的時(shí)鐘信號(hào)，有效避免因時(shí)鐘信號(hào)與A、B相信號(hào)的沖突問(wèn)題，同時(shí)通過(guò)引入鑒相倍頻后的濾波調(diào)理電路，有效解決了當(dāng)前技術(shù)忽略的精準(zhǔn)信號(hào)通過(guò)基本鑒相電路模塊可產(chǎn)生毛刺、時(shí)間延遲及未啟動(dòng)電路時(shí)錯(cuò)誤輸出的問(wèn)題。本發(fā)明系統(tǒng)精度高，電路簡(jiǎn)單可靠，可以下載至可編程芯片，如CPLD或FPGA等，在線(xiàn)調(diào)試方便，極具使用價(jià)值。
【權(quán)利要求】
1.一種帶防出錯(cuò)機(jī)制的鑒相倍頻邏輯電路，包括鑒相倍頻模塊，所述鑒相倍頻模塊包括五個(gè)D觸發(fā)器、非門(mén)、三個(gè)異或門(mén)，第一 D觸發(fā)器和第二 D觸發(fā)器的輸入端輸入外部信號(hào)，其中第四D觸發(fā)器和第五D觸發(fā)器的時(shí)鐘輸入端接外部時(shí)鐘信號(hào),五個(gè)D觸發(fā)器的使能輸入端均接外部使能信號(hào)；第一 D觸發(fā)器輸出端與第三D觸發(fā)器輸入端連接，第三D觸發(fā)器輸出端與第二異或門(mén)一個(gè)輸入端連接；所述第二異或門(mén)另一個(gè)輸入端與第二 D觸發(fā)器輸出端連接；其特征在于，第一 D觸發(fā)器、第二 D觸發(fā)器和第三D觸發(fā)器的時(shí)鐘輸入端均與非門(mén)輸出端連接；所述外部信號(hào)輸入第一異或門(mén)的兩個(gè)輸入端，所述第一異或門(mén)輸出端與第三異或門(mén)的一個(gè)輸入端、第四D觸發(fā)器的輸入端連接；所述第三異或門(mén)的另一個(gè)輸入端與第五D觸發(fā)器輸出端連接；所述第五D觸發(fā)器輸入端與第四D觸發(fā)器輸出端連接； 所述鑒相倍頻模塊連接有鑒相信號(hào)濾波模塊和倍頻信號(hào)調(diào)理模塊；所述倍頻信號(hào)調(diào)理模塊包括依次連接的3?8個(gè)D觸發(fā)器，或門(mén)輸出端與所述倍頻信號(hào)調(diào)理模塊的第一個(gè)D觸發(fā)器輸入端連接，所述倍頻信號(hào)調(diào)理模塊中的所有D觸發(fā)器的時(shí)鐘輸入端均與外部時(shí)鐘信號(hào)相連，所述倍頻信號(hào)調(diào)理模塊中的所有D觸發(fā)器的使能輸入端均與外部使能信號(hào)相連； 所述鑒相信號(hào)濾波模塊包括三個(gè)D觸發(fā)器、三個(gè)與非門(mén)和第四異或門(mén)，所述第二異或門(mén)輸出端與所述鑒相信號(hào)濾波模塊的第一個(gè)D觸發(fā)器輸入端連接，所述鑒相信號(hào)濾波模塊的三個(gè)D觸發(fā)器時(shí)鐘輸入端均與外部時(shí)鐘信號(hào)相連，所述鑒相信號(hào)濾波模塊的三個(gè)D觸發(fā)器使能輸入端均與外部使能信號(hào)相連；所述鑒相信號(hào)濾波模塊的第三個(gè)D觸發(fā)器輸出端與第二與非門(mén)一個(gè)輸入端連接，所述第二與非門(mén)另一個(gè)輸入端與所述第四異或門(mén)輸出端連接，所述第四異或門(mén)兩個(gè)輸入端、第一與非門(mén)兩個(gè)輸入端均分別并聯(lián)接入所述鑒相信號(hào)濾波模塊相鄰的兩個(gè)D觸發(fā)器之間；所述第一與非門(mén)輸出端、第二與非門(mén)輸出端與分別第三與非門(mén)兩個(gè)輸入端連接。
2.根據(jù)權(quán)利要求1所述的帶防出錯(cuò)機(jī)制的鑒相倍頻邏輯電路，其特征在于，所述倍頻信號(hào)調(diào)理模塊包括六個(gè)D觸發(fā)器。
【文檔編號(hào)】H03K5/1252GK103475344SQ201310444979
【公開(kāi)日】2013年12月25日 申請(qǐng)日期:2013年9月26日 優(yōu)先權(quán)日:2013年9月26日
【發(fā)明者】陳鑫, 徐斌, 劉仁輝, 吳敏, 曹衛(wèi)華 申請(qǐng)人:中南大學(xué)