用于改進(jìn)mos晶體管線性度的電路的制作方法
【專利摘要】提供了各種用于增強(qiáng)運(yùn)行在線性區(qū)的金屬氧化物半導(dǎo)體（MOS）晶體管的二次諧波失真的電路實(shí)施例。在其中一個實(shí)施例中，一種電路，其包括被配置為平均MOS晶體管的漏極和源極的信號并將平均后的信號提供到MOS晶體管柵極的平均電路，和一個或更多耦合在柵極的電流源；該電路被配置為改變柵極電壓從而改變MOS晶體管的電阻。該平均電路包括耦合在漏極和柵極之間的第一MOS電路，與第一MOS電路并聯(lián)耦合在漏極和柵極之間的第一電容器，耦合在源極和柵極之間的第二MOS電路和與第二MOS電路并聯(lián)耦合在源極和柵極之間的第二電容器。
【專利說明】用于改進(jìn)MOS晶體管線性度的電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明通常涉及金屬氧化物半導(dǎo)體(MOS)電路。
【背景技術(shù)】
[0002]在很多利用電子器件的示范性應(yīng)用中，MOS晶體管被當(dāng)作電阻器來使用。在這些應(yīng)用中，MOS晶體管工作在線性區(qū)被用作電阻器。在MOS晶體管工作的線性區(qū)中，通過改變MOS晶體管的柵極電壓，MOS晶體管的電阻就可以得到改變。在線性區(qū)，通過MOS晶體管的電流可以由下式表示:
[0003]I=KX ((VGS - Vth) XVDS - VDS2/2) (I)
[0004]其中K是一個比例系數(shù)，VGS是MOS晶體管的柵-源節(jié)點(diǎn)兩端的電壓，Vth是MOS晶體管的閾值電壓。
[0005]在很多示范性方案中，信號波動可能出現(xiàn)在一個或更多節(jié)點(diǎn)上，例如MOS晶體管的源極或漏極，這會導(dǎo)致MOS晶體管的信號線性度(linearity)失真。例如，如果波動信號Vd出現(xiàn)在漏極，式(I)中的電流可由下列方程表示:
[0006]I=KX ((VGS - Vth) X (VDS+Vd) - (VDS+Vd) 2/2) (2)
[0007]上述方程(2)顯示了電流具有二次諧波(下文稱其為“HD2”)失真。在某些示范性方案中，通過提供與柵極和源極相關(guān)聯(lián)的的信號擺幅的平均(例如，(Vs+Vd)/2，其中Vd是漏極的信號擺幅，而Vs是源極的信號擺幅)來抑制這種失真。在一個示范性方案中，如果單端輸入(Vs為O)而且柵極電壓保持為(VG+Vd/2)，則通過MOS晶體管的電流變?yōu)?
[0008]I=KX ((VGS - Vth) X (V`DS+Vd) - (VDS+Vd) XVDS/2) (3)
[0009]注意由于不含HD2失真，所以公式(3)中的電流是線性的。進(jìn)一步注意到，盡管很多示范性電路中平均出現(xiàn)在源極和漏極的信號并將平均后的信號提供給柵極，然而，當(dāng)需要柵極電壓以很快的速度變化的應(yīng)用中如超聲波接收器，則在一個較寬頻率范圍上執(zhí)行平均成為挑戰(zhàn)。

【發(fā)明內(nèi)容】

[0010]根據(jù)37C.F.R.§ 1.73提供本概述，需要本發(fā)明的簡要概述來說明本發(fā)明的本質(zhì)和根本。該概述的提交理解為不是用于解釋或限制權(quán)利要求書的范圍和含義。
[0011]本文公開了若干用于增強(qiáng)MOS晶體管線性度(linearity)的電路。在一個實(shí)施例中，公開了一種用于增強(qiáng)MOS晶體管在線性區(qū)的線性度的電路。該電路包括配置為將MOS晶體管的漏極和源極的信號平均提供給MOS晶體管的柵極的平均電路(averagingcircuit),以及一個或更多配置為改變MOS晶體管的柵極電壓以及改變MOS晶體管的電阻的電流源。
[0012]在一個實(shí)施例中，該平均電路包括第一 MOS電路，第一電容器，第二 MOS電路和第二電容器。第一 MOS電路耦合或連接在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間，其中第一節(jié)點(diǎn)被配置為耦合或連接到MOS晶體管的漏極而第二節(jié)點(diǎn)被配置為耦合或連接MOS晶體管的柵極，而且第一 MOS電路被配置為響應(yīng)第一節(jié)點(diǎn)的信號在第二節(jié)點(diǎn)提供信號。第一電容器與第一 MOS電路在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間并聯(lián)耦合或連接。第二 MOS電路耦合或連接在第三節(jié)點(diǎn)和第二節(jié)點(diǎn)之間，其中第三節(jié)點(diǎn)被配置為耦合或連接到MOS晶體管的源極而第二 MOS電路被配置為響應(yīng)第三節(jié)點(diǎn)的信號在第二節(jié)點(diǎn)提供信號。第二電容器和第二 MOS電路并聯(lián)耦合或連接在第三節(jié)點(diǎn)和第二節(jié)點(diǎn)之間。此外，一個或更多電流源耦合或連接到第二節(jié)點(diǎn)，被配置為改變第一 MOS電路和第二 MOS電路中的電流，從而改變MOS晶體管的柵極電壓以及改變MOS晶體管的電阻。
[0013]此外，在一個實(shí)施例中，公開了一種MOS電阻器。該MOS電阻器包括具有漏極、源極和柵極并被配置為運(yùn)行在線性區(qū)作為電阻器的MOS晶體管，和被配置為響應(yīng)漏極和源極的信號在柵極提供信號的平均電路。該MOS電阻器還包括一個或更多耦合或連接到柵極的電流源，并被配置為改變柵極電壓，從而改變MOS晶體管的電阻。
[0014]在一個實(shí)施例中，平均電路包括耦合或連接在MOS晶體管漏極和MOS晶體管柵極之間的第一 MOS電路,與第一 MOS電路并聯(lián)稱合或連接在漏極和柵極之間的第一電容器,率禹合或連接在MOS晶體管的源極和柵極之間的第二 MOS電路，和與第二 MOS電路并聯(lián)耦合或連接在源極和柵極之間的第二電容器。一個或更多電流源耦合或連接到柵極并被配置為改變第一 MOS電路和第二 MOS電路中的電流來改變柵極電壓，從而改變MOS晶體管的電阻。
[0015]其他方面和實(shí)例實(shí)施例在之后的附圖和細(xì)節(jié)描述中提供。
【專利附圖】

【附圖說明】
[0016]圖1是根據(jù)一個示范性方案被配置為增強(qiáng)MOS晶體管信號線性度的一種示范性電路；
[0017]圖2是根據(jù)一個實(shí)施例被配置為增強(qiáng)MOS晶體管信號線性度的一種電路；和
[0018]圖3是根據(jù)另一個實(shí)施例被配置為增強(qiáng)MOS晶體管信號線性度的一種電路。
【具體實(shí)施方式】
[0019]根據(jù)一個示范例方案，一種被配置為增強(qiáng)MOS晶體管信號線性度的方案如圖1所示。注意到增強(qiáng)MOS晶體管的線性度，除了其他益處，當(dāng)MOS晶體管工作在線性區(qū)作為電阻器時(shí)，還可以提供降低MOS晶體管中的二次諧波失真(下文將其稱為“HD2”失真)來改變MOS晶體管的電阻的功能。圖1圖示了 MOS晶體管110在線性區(qū)被用作電阻器。另外，圖1圖示了被配置為降低由于MOS晶體管110漏極或源極端口的信號搖擺造成的HD2失真的電路120。電路120耦合或連接到MOS晶體管110且被配置為增強(qiáng)MOS晶體管的信號線性度。在圖1中漏極和源極端口分別顯示為“INP”和“?M”。
[0020]電路120包括電容器‘CO’和‘Cl’和電阻器R0電容器‘CO’耦合或連接在MOS晶體管110的漏極112和MOS晶體管110的柵極114之間，而電容器‘Cl’耦合或連接在MOS晶體管110的柵極114和源極116之間。電容器‘CO’和‘Cl’引起柵極114的信號平均。在高頻率信號下，電容器CO和Cl的阻抗遠(yuǎn)小于電阻器R，這樣R就不會影響平均。CO和Cl的值也可以通過使得任何不影響平均的寄生電阻(相對于地(GND))的方式被選擇。此外，柵極114的偏置/直流電流(DC)電壓由電阻器‘R’控制。例如，柵極114電壓可以通過選擇合適的電阻器R值來改變和/或使用合適電壓源(如，示范例電壓源‘V’ )來控制MOS晶體管110的柵極114電壓。因此，通過改變柵極114的電壓可以改變MOS晶體管110的電阻。
[0021]根據(jù)一個示范性實(shí)施，當(dāng)引入低頻率信號時(shí)(如，在‘INP’或‘I匪’端)，示范性電路120存在缺陷。為了實(shí)現(xiàn)較低水平的HD2失真，時(shí)間常數(shù)，諸如，例如R*Cequ (其中‘Cequ’是‘CO’和‘Cl’的平衡電容)可以選為充分大于1/fsignal (fsignal是信號頻率)。在低頻上，為了維持R*Cequ充分大于Ι/fsignal的狀態(tài)，可以采用較大的R0，CO和Cl值。這會導(dǎo)致柵極114電壓能夠以更低速率改變，因?yàn)樵撍俾适艿絉C時(shí)間常數(shù)影響。因此，本文的MOS晶體管110的電阻變化速率遠(yuǎn)低于信號頻率。
[0022]根據(jù)若干示范性實(shí)施例，在許多包括電子電路如超聲波接收器的示范性應(yīng)用中，增益和衰減以固定的速率隨著時(shí)間在較寬信號頻率范圍上改變(因?yàn)樵谶@樣的應(yīng)用中它是系統(tǒng)所需)，而這個目標(biāo)可以通過利用MOS電阻器來實(shí)現(xiàn)，其中對于很寬信號頻率范圍，需要該電阻隨時(shí)間變化時(shí)具有較低HD2失真。本發(fā)明的各種實(shí)施例可以被實(shí)施以增強(qiáng)較寬信號頻率范圍內(nèi)的MOS電阻器的線性度同時(shí)改進(jìn)(消除)HD2失真。例如，本發(fā)明的各種實(shí)施例提供了較寬信號頻率范圍內(nèi)MOS晶體管電阻隨隨時(shí)間變化時(shí)具有低HD2失真。
[0023]圖2圖示了一個示范性電路200被配置為向MOS晶體管如MOS晶體管110提供線性程度以使MOS晶體管在很寬的信號頻率范圍內(nèi)在線性區(qū)被用作電阻器。電路200包括被配置為將MOS晶體管110的漏極112和源極116的信號平均提供到MOS晶體管110的柵極114的平均電路。電路200還包括配置為改變MOS晶體管柵極114電壓和改變MOS晶體管110電阻器的一個或更多電流源。
[0024]在圖2所示的實(shí)施例中，平均電路包括耦合或連接在第一節(jié)點(diǎn)212和第二節(jié)點(diǎn)214之間的第一MOS電路210。在圖2所示的實(shí)施例中，節(jié)點(diǎn)212配置為耦合或連接在MOS晶體管110的漏極112，而節(jié)點(diǎn)214配置為耦合或連接在MOS晶體管110的柵極114。第一 MOS電路210配置為響應(yīng)節(jié)點(diǎn)212的信號在節(jié)點(diǎn)214提供信號。例如，由于節(jié)點(diǎn)212耦合或連接到漏極112而節(jié)點(diǎn)214耦合或連接到柵極114，第一 MOS電路210配置為在柵極114提供信號以響應(yīng)漏極112的信號。在圖2所示的實(shí)施例中，平均電路還包括與第一 MOS電路210在節(jié)點(diǎn)212和節(jié)點(diǎn)214之間并聯(lián)耦合或連接的第一電容器‘CO’。
[0025]平均電路還包括了耦合或連接在第三節(jié)點(diǎn)216和第二節(jié)點(diǎn)214之間的第二 MOS電路260。在圖2所示的實(shí)施例中，節(jié)點(diǎn)216配置為連接或耦合在MOS晶體管110的源極116。第二 MOS電路260配置為在節(jié)點(diǎn)214提供信號以響應(yīng)節(jié)點(diǎn)216的信號。例如，由于節(jié)點(diǎn)216耦合或連接到源極116而節(jié)點(diǎn)214耦合或連接到柵極114，第二 MOS電路260配置為在柵極114提供信號以響應(yīng)源極116的信號。在圖2所示的實(shí)施例中，平均電路還包括與第二 MOS電路260在節(jié)點(diǎn)214和節(jié)點(diǎn)216之間并聯(lián)耦合或連接的第二電容器‘Cl’。
[0026]平均電路配置為執(zhí)行MOS晶體管110的漏極112和源極116的信號的平均并將此平均的信號提供到節(jié)點(diǎn)214從而將該平均的信號送到柵極114 (因?yàn)楣?jié)點(diǎn)214配置為耦合或連接到柵極114)。例如，在一個實(shí)例中，如果漏極112的信號是Vd (在節(jié)點(diǎn)212上示為‘INP’)而源極116的信號是Vs (在節(jié)點(diǎn)216上示為‘ I匪’)，則在信號頻率范圍內(nèi)，平均電路在節(jié)點(diǎn)214產(chǎn)生的信號(在柵極114示為Vgate)基本上等于(Vd+Vs) /2。
[0027]需要注意的是平均電路包括在節(jié)點(diǎn)212和214之間的兩條并聯(lián)通路(用于耦合或連接漏極112和柵極114)，和節(jié)點(diǎn)216和214之間的兩條并聯(lián)通路(用于耦合或連接源極116和柵極114)，以便執(zhí)行漏極112和源極116的信號的平均并將平均的信號提供給柵極114。例如,在一個實(shí)施例中，第一 MOS電路210和第一電容器‘CO’被設(shè)置為并聯(lián)稱合或放置在節(jié)點(diǎn)212和214之間。類似的，第二 MOS電路和第二電容器‘Cl’被設(shè)置為并聯(lián)耦合或放置在節(jié)點(diǎn)216和214之間。
[0028]在一個實(shí)施例中，第一電容器‘CO’和第二電容器‘Cl’配置為當(dāng)出現(xiàn)在漏極112和源極116上的信號是高頻時(shí)，提供該信號的平均。為了平均高頻信號，可以使用電容器‘CO’和‘Cl’，如圖1的示范性電路那樣使用。根據(jù)一個示范性實(shí)施，當(dāng)在低頻下執(zhí)行信號平均時(shí)，通過利用第一 MOS電路210和第二 MOS電路260執(zhí)行低頻信號上的信號平均來解決示范性電路120的缺陷。在低信號頻率，電容器‘Cl’和‘C2’各自的阻抗升高(電容器‘Cl’和‘C2’的高阻抗趨于阻斷低頻信號)，因此，這些在漏極112和源極116的低頻信號分別通過第一 MOS電路210和第二 MOS電路260被平均，而且該平均后的信號被提供給柵極114。因此，本文的MOS晶體管110的電阻可以以合理的速率變化，因?yàn)榈谝?MOS電路210和第二MOS電路260實(shí)現(xiàn)低頻率下信號的平均而不增加RC時(shí)間常數(shù)(即，圖1的示范性方案中的情形)。注意本文術(shù)語“低頻”(例如，第一頻率)和“高頻”(例如，第二頻率)與RC時(shí)間常數(shù)相關(guān)，而時(shí)間常數(shù)反過來取決于MOS晶體管110所需變化的速率。
[0029]在各種實(shí)施例中，第一 MOS電路210和第二 MOS電路260可以包括或多個源極跟隨器MOS電路和一個或更多電阻器。例如，第一 MOS電路210包括源極跟隨器MOS電路，其包含耦合或連接到電流源222和第一電阻器‘R1’的第一 PMOS晶體管(例如，MP1)，而第二MOS電路260包括源極跟隨器MOS電路，其包含耦合或連接到電流源272和電阻器‘R2’的第二 PMOS晶體管(B卩，MP2)。在一些實(shí)施例中，Rl和R2的阻值是相同的，和/或‘CO’和‘Cl’的電容值是相同的。此外，雖然圖2中的源極跟隨器MOS電路的實(shí)例包括PMOS晶體管，應(yīng)當(dāng)指出本發(fā)明并不僅限于PMOS晶體管的實(shí)施。例如，在其他實(shí)施例中，NM0S、場效應(yīng)晶體管(FETs)和三極晶體管可被用作配置源極跟隨器MOS電路。
[0030]如圖2所示，節(jié)點(diǎn)212通過第一 PMOS晶體管(源極跟隨器)‘MP1’和電阻器‘R1’耦合或連接到節(jié)點(diǎn)214。第一 PMOS晶體管‘ΜΡ1'的柵極節(jié)點(diǎn)230耦合或連接到第一節(jié)點(diǎn)212，配置為接收MOS晶體管110的漏極112的信號。電阻器‘R1’耦合或連接在‘MP1’的源極節(jié)點(diǎn)232和節(jié)點(diǎn)214之間。因此，源極跟隨器‘ΜΡ1'跟隨漏極112的信號，并響應(yīng)于出現(xiàn)在漏極112的信號在節(jié)點(diǎn)214 (到柵極114)提供信號。類似的，第二 PMOS晶體管‘MP2’的柵極節(jié)點(diǎn)280耦合或連接到第三節(jié)點(diǎn)216，配置為接收MOS晶體管110的源極116的信號。電阻器R2連接或耦合在MP2的源極節(jié)點(diǎn)282和節(jié)點(diǎn)214之間。電阻器‘R2’耦合或連接在‘MP2’的源極節(jié)點(diǎn)182和節(jié)點(diǎn)214之間。因此，源極跟隨器‘MP2’跟隨源極116的信號并響應(yīng)于出現(xiàn)在源極116的信號在節(jié)點(diǎn)214 (到柵極114)提供信號。此外，‘ΜΡ1'的漏極節(jié)點(diǎn)234和‘MP2’的漏極節(jié)點(diǎn)284耦合或連接到襯底電壓(，參見AVSS)。因此，PMOS晶體管‘ΜΡ1'和‘MP2’幫助MOS晶體管110在低頻下達(dá)到更好的線性程度。
[0031]在各種實(shí)施例中，為了改變MOS晶體管110的電阻，通過一個或更多電流源通過改變電流而改變MOS晶體管110的柵極114的電壓，諸如，例如，通過電流源242和電流吸收器244。在圖2所示的實(shí)施例中，電流源242被設(shè)置為耦合或放置在電源(參見AVDD)和第二節(jié)點(diǎn)214之間，而電流吸收器244被設(shè)置為耦合或放置在第二節(jié)點(diǎn)214和襯底電壓(參見AVSS)之間。在各種實(shí)施例中，為了便于說明，第一節(jié)點(diǎn)212，第二節(jié)點(diǎn)214和第三節(jié)點(diǎn)216用來表示電路200中的節(jié)點(diǎn)，并且在一些實(shí)施例中，這些節(jié)點(diǎn)可以分別與漏極112，柵極114和源極116相同。
[0032]在一些實(shí)例中，如果流經(jīng)電流源242的電流(例如‘II’)和/或流經(jīng)電流吸收器244的電流(例如，‘12’)是變化的，流經(jīng)電阻器‘R1’和‘R2’的電流變化，因此，節(jié)點(diǎn)214的電壓(參見VGATE)也會改變，從而導(dǎo)致柵極114的電壓改變。以這種方式，通過改變柵極114的電壓,MOS晶體管110的電阻也會變化。例如，如果電流吸收器244中的電流‘12’降低，增加的剩余電流(11-12)流經(jīng)電阻器‘R1’和‘R2’使VGATE電壓增加，而且，MOS晶體管的電阻因此減小。類似地，如果電流吸收器244中的電流‘12’增高，減小的剩余電流(I1-12)流經(jīng)電阻器‘R1’和‘R2’使VGATE電壓降低，而且，MOS晶體管的電阻因此增加。應(yīng)該指出的是MOS晶體管110的電阻也是可以改變的，例如，通過改變流經(jīng)電流源242的電流同時(shí)保持流經(jīng)電流吸收器244的電流恒定。
[0033]需要進(jìn)一步說明的是，在電路200中，針對漏極112和源極116的信號，電容器‘CO’和‘Cl’被用來進(jìn)行對高頻率信號的平均，而晶體管‘ΜΡ1'和‘MP2’被用來進(jìn)行對低頻率信號的平均。因此，本發(fā)明的這個實(shí)施例可用在通過改變MOS晶體管110的電阻從而實(shí)現(xiàn)增益在較寬信號頻率范圍內(nèi)改變和需要較低RC時(shí)間常數(shù)從而以合理速率改變增益的應(yīng)用中。例如，在高信號頻率下使用電容器(CO和Cl)取平均(由于在更高頻率信號下電容器‘CO’和‘Cl’的阻抗較低)。另外，對于低信號頻率，電容器取平均的效果減半(由于電容器‘CO’和‘Cl’的阻抗較大)，而由晶體管MPl和MP2來完成取平均。以這種方式，本發(fā)明的各種實(shí)施例能夠在包括低頻率信號和高頻率信號的寬頻率范圍的信號下隨時(shí)間改變MOS電阻器110的電阻而保持較低HD2失真。
[0034]現(xiàn)在參考圖3，根據(jù)本發(fā)明的一個實(shí)施例圖示了一種用于改變線性區(qū)的MOS晶體管的電阻的電路300。在一個實(shí)施例中，平均電路沒有包括電容器，如用做平均通路的‘CO’和‘Cl’ ；取而代之的，具有與更高帶寬相關(guān)聯(lián)的源極跟隨器MOS電路被用于平均MOS晶體管的源極和漏極信號。
[0035]在一個實(shí)施例中，平均電路包括第一 MOS電路310和第二 MOS電路360。第一 MOS電路310耦合或連接在漏極如漏極112和柵極如MOS晶體管110的柵極114之間，并配置為在柵極114提供信號以響應(yīng)出現(xiàn)在漏極112的信號。例如，在圖3所示的實(shí)施例中，第
一MOS電路310包括源極跟隨器MOS電路(B卩，與電流源322耦合或連接的第一 PMOS晶體管‘MP3’ )和電阻器‘R3’?！甅P3’的柵極節(jié)點(diǎn)330耦合或連接到漏極112并配置為接收漏極112的信號；電流源322耦合或連接在一個電源(參見AVDD)和‘MP3’的源極節(jié)點(diǎn)332之間；而電阻器‘R3’將源極節(jié)點(diǎn)322連接到柵極114。
[0036]第二 MOS電路360耦合或連接在源極如源極116和柵極如MOS晶體管110的柵極114之間，并配置為在柵極114提供信號以響應(yīng)出現(xiàn)在源極116的信號。在圖3所示的實(shí)施例中，第二 MOS電路360包括源極跟隨器MOS電路(即，與電流源372耦合或連接的第
二PMOS晶體管‘MP4’ )和電阻器R4?！甅P4’的柵極節(jié)點(diǎn)380耦合或連接到源極116并配置為接收源極116的信號；電流源372耦合或連接在電源(參見AVDD)和‘MP4’的源極節(jié)點(diǎn)382之間；而電阻器‘R3’將源極節(jié)點(diǎn)382連接到柵極114。此外，‘MP3’的漏極節(jié)點(diǎn)334和‘MP4’的漏極節(jié)點(diǎn)384耦合或連接到襯底電壓(參見AVSS)。在一些實(shí)施例中，第一 MOS電路310和第二 MOS電路360還可以包括NMOS晶體管，NPN晶體管，PNP晶體管和FETs，以作為源極跟隨器電路。
[0037]在一個實(shí)施例中，PMOS源極跟隨器(即，MP3和MP4)是更高帶寬的，而且這些晶體管在低頻和高頻信號下都能進(jìn)行取平均值的過程，這樣省略了電容器‘CO’和‘Cl’的實(shí)施(或使其能夠被取消)。此外，電路300包括一個或更多電流源，諸如，例如，電流源242，和電流吸收器，諸如，例如，電流吸收器244，以便改變柵極114的電壓。因此，MOS晶體管110的電阻在寬頻率信號下可以隨時(shí)間變化而保持低HD2失真。
[0038]根據(jù)很多示范性實(shí)施，與示范性電路120相比，本發(fā)明的各種實(shí)施例提供了寬頻率信號下的增強(qiáng)的HD2失真與示例性電路120進(jìn)行了對比。誠然，為便于比較，電路120、200和300的HD2失真水平(用分貝來衡量)在不同信號頻率(用兆赫茲來衡量)下的效果如表1所示。
[0039]
【權(quán)利要求】
1.一種用于增強(qiáng)包括柵極、源極和漏極的金屬氧化物半導(dǎo)體即MOS晶體管的線性度的電路，所述電路包括: 平均電路，其被配置為響應(yīng)于所述漏極和所述源極的信號而在所述柵極提供信號，所述平均電路包含: 第一 MOS電路，其被配置為耦合在所述漏極和所述柵極之間，和第二 MOS電路，其被配置為耦合在所述源極和所述柵極之間；和一個或更多與所述柵極耦合的電流源，所述一個或更多電流源被配置為改變所述第一和第二 MOS電路中的電流以便改變所述柵極上的電壓，并且從而改變所述MOS晶體管的電阻。
2.根據(jù)權(quán)利要求1所述的電路，其中所述第一MOS電路和所述第二 MOS電路的每一個包含源極跟隨器MOS電路和電阻器。
3.根據(jù)權(quán)利要求2所述的電路，其中所述第一MOS電路包括: 源極跟隨器MOS電路，其包括: 第一 PMOS晶體管，其柵極節(jié)點(diǎn)與所述MOS晶體管的所述漏極耦合，和第一電流源，其耦合在電源和所述第一 PMOS晶體管的源極節(jié)點(diǎn)之間；和第一電阻器，其將所述第一 PMOS晶體管的所述源極節(jié)點(diǎn)與所述MOS晶體管的所述柵極耦合。
4.根據(jù)權(quán)利要求3所述的電路，其中所述第二MOS電路包括: 源極跟隨器MOS電路，其包括: 第二 PMOS晶體管，其柵極節(jié)點(diǎn)被配置為與所述MOS晶體管的所述源極耦合，和第二電流源，其耦合在所述電源和所述第二 PMOS晶體管的源極節(jié)點(diǎn)之間；和第二電阻器，其將所述第二 PMOS晶體管的所述源極節(jié)點(diǎn)與所述MOS晶體管的所述柵極耦合。
5.根據(jù)權(quán)利要求4所述的電路，其中所述第一PMOS晶體管的漏極節(jié)點(diǎn)和所述第二PMOS晶體管的漏極節(jié)點(diǎn)與襯底電壓耦合。
6.根據(jù)權(quán)利要求1所述的電路，其中所述一個或更多電流源包括耦合在電源和所述柵極之間的電流源和耦合在所述柵極和襯底電壓之間的電流吸收器。
7.根據(jù)權(quán)利要求6所述的電路，其中至少一個所述電流源和所述電流吸收器被配置為提供可變電流。
8.—種電路,其包括: 平均電路，其被配置為耦合金屬氧化物半導(dǎo)體即MOS晶體管，所述MOS晶體管包括柵極、源極和漏極，并且所述平均電路被配置為將所述漏極和所述源極的信號的平均提供給所述柵極，所述平均電路包括: 第一 MOS電路，其耦合在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間，所述第一節(jié)點(diǎn)被配置為耦合到所述漏極，所述第二節(jié)點(diǎn)被配置為耦合到所述柵極，并且所述第一 MOS電路被配置為響應(yīng)所述第一節(jié)點(diǎn)的信號而在所述第二節(jié)點(diǎn)提供信號， 第一電容器，其與所述第一 MOS電路并聯(lián)在所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)之間， 第二 MOS電路，其耦合在第三節(jié)點(diǎn)和所述第二節(jié)點(diǎn)之間，所述第三節(jié)點(diǎn)被配置為與源極耦合，并且所述第二 MOS電路被配置為響應(yīng)所述第三節(jié)點(diǎn)的信號在所述第二節(jié)點(diǎn)提供信號，和 第二電容器，其與所述第二 MOS電路并聯(lián)在所述第二節(jié)點(diǎn)和所述第三節(jié)點(diǎn)之間；和一個或更多耦合所述第二節(jié)點(diǎn)的電流源，所述一個或更多電流源被配置為改變所述第一和第二 MOS電路中的電流以便改變所述第二節(jié)點(diǎn)的電壓，并且從而改變所述柵極電壓來改變所述MOS晶體管的電阻。
9.根據(jù)權(quán)利要求8所述的電路，其中所述第一MOS電路和所述第二 MOS電路的每一個包含源極跟隨器MOS電路和電阻器，并且其中所述第一 MOS電路和所述第二 MOS電路被配置為在第一信號頻率下平均所述漏極和所述源極的信號，而且其中所述第一電容器和所述第二電容器被配置為在第二信號頻率下平均所述漏極和所述源極的信號，所述第二信號頻率比所述第一信號頻率高。
10.根據(jù)權(quán)利要求9所述的電路，其中所述第一MOS電路包括: 源極跟隨器MOS電路，其包括: 第一 PMOS晶體管，其柵極節(jié)點(diǎn)與所述第一節(jié)點(diǎn)耦合，和 第一電流源，其耦合在電源和所述第一 PMOS晶體管的源極節(jié)點(diǎn)之間；和 第一電阻器，其將所述第一 PMOS晶體管的所述源極節(jié)點(diǎn)和所述第二節(jié)點(diǎn)耦合。
11.根據(jù)權(quán)利要求10所述的電路，其中所述第二MOS電路包括: 源極跟隨器MOS電路，其包括: 第二 PMOS晶體管，其柵極節(jié)點(diǎn)與所述第三節(jié)點(diǎn)耦合，和` 第二電流源，其耦合在所述電源和所述第二 PMOS晶體管的源極節(jié)點(diǎn)之間；和 第二電阻器，其將所述第二 PMOS晶體管的所述源極節(jié)點(diǎn)和所述第二節(jié)點(diǎn)耦合。
12.根據(jù)權(quán)利要求11所述的電路，其中所述第一PMOS晶體管的漏極節(jié)點(diǎn)和所述第二PMOS晶體管的漏極節(jié)點(diǎn)都耦合到襯底電壓。
13.根據(jù)權(quán)利要求8所述的電路，其中所述一個或更多電流源包括耦合在電源和所述第二節(jié)點(diǎn)之間的電流源和耦合在所述第二節(jié)點(diǎn)和襯底電壓之間的電流吸收器。
14.根據(jù)權(quán)利要求13所述的電路，其中至少一個所述電流源和所述電流吸收器被配置為提供可變電流。
15.根據(jù)權(quán)利要求13所述的電路，其中所述第一電阻器和所述第二電阻器具有基本相同的電阻值。
16.根據(jù)權(quán)利要求13所述的電路，其中所述第一電容器和所述第二電容器具有基本相同的電容值。
17.一種金屬氧化物半導(dǎo)體即MOS電阻器，其包括: 具有漏極、源極和柵極的MOS晶體管，其被配置為工作在線性區(qū)作為電阻器； 平均電路，其被配置為響應(yīng)所述漏極和所述源極的信號在所述柵極提供信號，所述平均電路包括: 耦合在所述漏極和所述柵極之間的第一 MOS電路， 與所述第一 MOS電路并聯(lián)在所述漏極和所述柵極之間的第一電容器， 耦合在所述源極和所述柵極之間的第二 MOS電路， 與所述第二 MOS電路并聯(lián)在所述源極和所述柵極之間的第二電容器；和 一個或更多耦合在所述柵極的電流源，所述一個或更多電流源被配置為改變所述第一MOS電路和所述第二MOS電路中的電流以便改變所述柵極電壓，并且從而改變所述MOS晶體管的電阻。
18.根據(jù)權(quán)利要求17所述的MOS電阻器，其中所述第一MOS電路和所述第二 MOS電路的每一個包括源極跟隨器MOS電路和電阻器，其中所述第一 MOS電路和所述第二 MOS電路被配置為在第一信號頻率下平均所述漏極和所述源極的信號，而所述第一電容器和所述第二電容器被配置為在第二信號頻率下平均所述漏極和所述源極的信號，所述第二信號頻率比所述第一信號頻率高。
19.根據(jù)權(quán)利要求18所述的MOS電阻器，其中所述第一MOS電路包括: 電流跟隨器MOS電路，其包括: 柵極節(jié)點(diǎn)耦合在所述MOS晶體管的所述漏極的第一 PMOS晶體管，和耦合在電源和所述第一 PMOS晶體管的源極節(jié)點(diǎn)之間的第一電流源；和第一電阻器，其將所述第一 PMOS晶體管的所述源極節(jié)點(diǎn)和所述MOS晶體管的所述柵極耦合。
20.根據(jù)權(quán)利要求18所述的MOS電阻器，其中所述第二MOS電路包括: 源極跟隨器MOS電路，其包括: 第二 PMOS晶體管，其柵極節(jié)點(diǎn)被配置為耦合在所述MOS晶體管的所述源極，和耦合在所述電源和所述第二 PMOS晶體管的源極節(jié)點(diǎn)之間的第二電流源；和第二電阻器，其將所述第二 PMOS晶體管的所述源極節(jié)點(diǎn)和所述MOS晶體管的所述柵極耦合。
【文檔編號】H03F1/32GK103684279SQ201310445555
【公開日】2014年3月26日 申請日期:2013年9月26日 優(yōu)先權(quán)日:2012年9月26日
【發(fā)明者】S·杜薩德, V·潘塔卡塔 申請人:德克薩斯儀器股份有限公司