Sar adc電路、電子設備及方法
【專利摘要】本發(fā)明公開一種SAR?ADC電路、電子設備及方法，該SAR?ADC電路包括電荷再分布DAC模塊、比較器及共模電壓輸出模塊，共模電壓輸出模塊輸出第一共模電壓至比較器正端以及輸出第二共模電壓至比較器負端，還包括：校正DAC模塊，連接于共模電壓輸出模塊與比較器正端或比較器負端之間，用于對共模電壓輸出模塊輸出的電壓進行數(shù)模轉換處理來調節(jié)第一共模電壓或第二共模電壓的大小，以校正SAR?ADC電路的失調。本發(fā)明由于通過對所述第一共模電壓或所述第二共模電壓進行數(shù)模轉換處理來調節(jié)所述第一共模電壓或所述第二共模電壓的大小，因此，能有效且精確的校正SAR?ADC電路的失調，十分實用。
【專利說明】SAR ADC電路、電子設備及方法
【技術領域】
[0001]本發(fā)明涉及模擬數(shù)字轉換【技術領域】，尤其涉及一種SAR ADC電路、電子設備及方法。
【背景技術】
[0002]近年來，隨著數(shù)字信號處理技術的快速發(fā)展，濾波、變頻、調制/解調等信息處理任務均已進入數(shù)字領域。為了使用強大的數(shù)字信號處理技術來對真實世界中的模擬信號進行處理，用于在模擬信號和數(shù)字信號之間起橋梁作用的模數(shù)轉換器在電視、移動裝置和其他消費電子產(chǎn)品中，均得到了極為廣泛的應用。
[0003]連續(xù)接近式寄存器型模數(shù)轉換器(SuccessiveApproximation Register Analogto Digital Converter,簡稱SAR ADC)是中等至高等分辨率應用的常用模數(shù)轉換結構,其使用一系列階段將模擬電壓轉換成數(shù)字比特，其中每個階段將一個模擬電壓和一個參考電壓進行比較，以產(chǎn)生一個數(shù)字比特。然而，如SAR ADC中比較器本身的失調、SAR ADC芯片內部的地與PCB版級的地不平衡以及電容的不匹配、開關的非理性因素等多種情況均會造成SAR ADC的失調，從而導致一定范圍內的被測試信號無法被ADC進行有效的測量，因此，需要一種技術方案來解決SAR ADC失調的問題。

【發(fā)明內容】

[0004]本發(fā)明的主要目的在于提供一種能有效且精確的校正失調的SAR ADC電路、電子設備及方法。
[0005]為了達到上述目的，本發(fā)明提出一種SAR ADC電路，包括電荷再分布DAC模塊、t匕較器及共模電壓輸出模塊，所述共模電壓輸出模塊輸出第一共模電壓至所述比較器正端以及輸出第二共模電壓至所述比較器負端，還包括:
[0006]校正DAC模塊，連接于所述共模電壓輸出模塊與所述比較器正端或所述比較器負端之間，用于對所述共模電壓輸出模塊輸出的電壓進行數(shù)模轉換處理來調節(jié)所述第一共模電壓或所述第二共模電壓的大小，以校正SAR ADC電路的失調。
[0007]優(yōu)選地，所述電荷再分布DAC模塊包括若干第一電容,每一第一電容的一端經(jīng)一個三端開關選擇與接地端、輸入電壓或第一參考電壓連接，每一第一電容的另一端與所述比較器的正端連接。
[0008]優(yōu)選地，所述校正DAC模塊連接于所述共模電壓輸出模塊與所述比較器正端之間，所述校正DAC模塊包括若干第二電容，每一第二電容的一端經(jīng)一個三端開關選擇與接地端、所述共模電壓輸出模塊或第二參考電壓連接，每一第二電容的另一端與所述比較器的正端連接。
[0009]優(yōu)選地，所述校正DAC模塊還用于:
[0010]在所述輸入電壓為0時，對所述比較器輸出的高低電平狀態(tài)進行檢測，并根據(jù)檢測的高低電平狀態(tài)對所述校正DAC模塊中的三端開關進行配置，調整所述第一共模電壓的大小，直至所述比較器輸出的高低電平狀態(tài)翻轉。
[0011]優(yōu)選地，所述校正DAC模塊連接于所述共模電壓輸出模塊與所述比較器負端之間，所述校正DAC模塊包括若干第二電容，每一第二電容的一端經(jīng)一個三端開關選擇與接地端、所述共模電壓輸出模塊或第二參考電壓連接，每一第二電容的另一端與所述比較器的正端連接。
[0012]優(yōu)選地，所述校正DAC模塊還用于:
[0013]在所述輸入電壓為0時，對所述比較器輸出的高低電平狀態(tài)進行檢測，并根據(jù)檢測的高低電平狀態(tài)對所述校正DAC模塊中的三端開關進行配置，調整所述第二共模電壓的大小，直至所述比較器輸出的高低電平狀態(tài)翻轉。
[0014]優(yōu)選地，所述比較器的負端經(jīng)一第三電容接地。
[0015]本發(fā)明還提出一種電子設備，包括如上所述的SAR ADC電路。
[0016]本發(fā)明又提出一種SAR ADC電路的失調校正方法，包括:
[0017]校正DAC模塊對輸入至比較器正端的第一共模電壓或輸入至比較器負端的第二共模電壓進行數(shù)模轉換處理，以調整所述第一共模電壓或所述第二共模電壓的大小，校正SAR ADC電路的失調。
[0018]優(yōu)選地，在所述輸入電壓為0時，對所述比較器輸出的高低電平狀態(tài)進行檢測，并根據(jù)檢測的高低電平狀態(tài)對所述校正DAC模塊中的三端開關進行配置，調整所述第一共模電壓或所述第二共模電壓的大小，直至所述比較器輸出的高低電平狀態(tài)翻轉。
[0019]本發(fā)明提出的一種`SAR ADC電路、電子設備及方法，在輸入電壓為0時，對比較器輸出的高低電平狀態(tài)進行檢測，并根據(jù)檢測的高低電平狀態(tài)對校正DAC模塊中的三端開關進行配置，以調整第一共模電壓或第二共模電壓的大小，直至所述比較器輸出的高低電平狀態(tài)翻轉。從而使所述第一共模電壓與所述第二共模電壓的差值抵消SAR ADC電路的失調，由于通過對所述第一共模電壓或所述第二共模電壓進行數(shù)模轉換處理來調節(jié)所述第一共模電壓或所述第二共模電壓的大小，因此，能有效且精確的校正SAR ADC電路的失調，十分實用。
【專利附圖】

【附圖說明】
[0020]圖1是本發(fā)明較佳實施例SAR ADC電路的電路圖。
[0021]為了使本發(fā)明的技術方案更加清楚、明了，下面將結合附圖作進一步詳述。
【具體實施方式】
[0022]應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0023]參照圖1，圖1是本發(fā)明較佳實施例SAR ADC電路的電路圖。
[0024]本發(fā)明較佳實施例提出一種SAR ADC電路，包括電荷再分布DAC模塊1、比較器2及共模電壓輸出模塊3,電荷再分布DAC模塊I包括若干第一電容,每一第一電容的一端經(jīng)一個三端開關Kl可選擇與接地端Vkefn、輸入電壓Vin或第一參考電壓Vkefp連接,每一第一電容的另一端與所述比較器2的正端連接。其中，若干第一電容呈二進制權重關系，若干第一電容的電容量從小到大依次為C、C、2C、4C、8C……2N*C，其中，包含一容量為C的補償電容。[0025]所述共模電壓輸出模塊3輸出第一共模電壓V3至所述比較器2正端以及輸出第二共模電壓V4至所述比較器2負端，所述共模電壓輸出模塊3輸出的第一共模電壓V3及第二共模電壓V4的初始值相等且均為所述比較器2的工作電源的一半。所述比較器的負端還經(jīng)一第三電容Cp接地。
[0026]所述SAR ADC電路還包括:校正DAC模塊4，連接于所述共模電壓輸出模塊3與所述比較器2正端或所述比較器2負端之間，包括若干第二電容，當校正DAC模塊4對所述第一共模電壓V3進行數(shù)模轉換處理時,所述校正DAC模塊4連接于所述共模電壓輸出模塊3與所述比較器2正端之間，每一第二電容的一端經(jīng)一個三端開關K2選擇與接地端Vkefn、所述共模電壓輸出模塊3或第二參考電壓Vkef/連接,每一第二電容的另一端與所述比較器2的正端連接；當校正DAC模塊4對所述第二共模電壓V4進行數(shù)模轉換處理時，每一第二電容的一端經(jīng)一個三端開關K2選擇與接地端Vkefn、所述共模電壓輸出模塊3或第二參考電壓Vkef/連接，每一第二電容的另一端與所述比較器2的正端連接。其中，若干第二電容呈二進制權重關系，若干第二電容的電容量從小到大依次為C、2C、4C、8C……2M*C。校正DAC模塊4用于對所述共模電壓輸出模塊3輸出的電壓進行數(shù)模轉換處理來調節(jié)所述第一共模電壓V3或所述第二共模電壓V4的大小，以校正SAR ADC電路的失調。
[0027]本發(fā)明較佳實施例SAR ADC電路的工作原理具體描述如下:
[0028]本實施例的SAR ADC電路中，在電荷再分布DAC模塊I對輸入電壓Vin進行采樣后，首次比較時，將輸入電壓Vin與1/2Vkefp進行比較，根據(jù)比較結果對三端開關Kl進行配置，來進行多次比較。比較器2的正端電壓V+=1/2VKEFP-Vin+V3，比較器2的負端電壓V_=V4，則比較器2的正、負端電壓差A U= (V+) - (V-) =1/2VEEFP-Vin+V3-V4,當A U>0時，則比較器2的輸出端輸出高電平狀態(tài)，當A U〈0時，則比較器2的輸出端輸出低電平狀態(tài)。
[0029]如果不對本實施例的SAR ADC電路進行失調校正，則由于V3=V4，則A U=l/2VKEFP-Vin。
[0030]若SAR ADC電路存在正的失調`5，則輸入電壓為Vin時，由于正的失調5，在比較器2的正端，測得的輸入電壓值為(Vin+S )，則AU=0-(Vin+S )+V3_V4=-Vin-S，當輸入電壓Vin為0時，則A U=-S〈0，則比較器2的輸出端輸出低電平狀態(tài)，對SAR ADC電路的失調進行校正，由校正DAC模塊4對比較器2輸出的高低電平狀態(tài)進行檢測，當檢測到比較器2的輸出端輸出低電平狀態(tài)時，則對所述校正DAC模塊4中的三端開關K2進行配置，具體地，根據(jù)逐次逼近的原理對共模電壓輸出模塊3輸出至校正DAC模塊4的電壓大小進行調整，則調整后第一共模電壓V3與第二共模電壓V4不再相等，則A U=- 6 +V3-V4,校正DAC模塊4調整第一共模電壓V3或第二共模電壓V4的大小至(V3-V4)= 6時，則A U=- 6 +V3-V4=0,即抵消掉了 SAR ADC電路中存在的正的失調S，而當A U=- S +V3-V4=0時，比較器2的輸出端輸出的高低電平狀態(tài)會發(fā)生翻轉，則校正DAC模塊4可根據(jù)實時檢測的比較器2的輸出端輸出的高低電平狀態(tài)來繼續(xù)或停止對第一共模電壓V3或第二共模電壓V4的大小進行調整，當比較器2的輸出端輸出的高低電平狀態(tài)發(fā)生翻轉即由低電平狀態(tài)翻轉為高電平狀態(tài)時，則可知校正DAC模塊4已調至(V3-V4) = 6，即此時SAR ADC電路中存在的正的失調5已校正。
[0031]若SAR ADC電路存在負的失調S，則輸入電壓為Vin時，由于負的失調S，在比較器2的正端，測得的輸入電壓值為(Vin- 6 )，則A U=O- (Vin- 6 ) +V3-V4=-Vin+ 6，當輸入電壓Vin為O時，則A U=+S >0，則比較器2的輸出端輸出高電平狀態(tài)，對SAR ADC電路的失調進行校正，由校正DAC模塊4對比較器2輸出的高低電平狀態(tài)進行檢測，當檢測到比較器2的輸出端輸出高電平狀態(tài)時，則對所述校正DAC模塊4中的三端開關K2進行配置，具體地，根據(jù)逐次逼近的原理對共模電壓輸出模塊3輸出至校正DAC模塊4的電壓大小進行調整，則調整后第一共模電壓V3與第二共模電壓V4不再相等，則A U=+ 6 + (V3-V4),校正DAC模塊4調整第一共模電壓V3或第二共模電壓V4的大小至(V3-V4) =- 6時，則A U=+ 8 +V3-V4=0,即抵消掉了 SARADC電路中存在的負的失調S，而當A U=+ S +V3-V4=0時，比較器2的輸出端輸出的高低電平狀態(tài)會發(fā)生翻轉，則校正DAC模塊4可根據(jù)實時檢測的比較器2的輸出端輸出的高低電平狀態(tài)來繼續(xù)或停止對第一共模電壓V3或第二共模電壓V4的大小進行調整，當比較器2的輸出端輸出的高低電平狀態(tài)發(fā)生翻轉即由高電平狀態(tài)翻轉為低電平狀態(tài)時，則可知校正DAC模塊4已調至(V3-V4)=- 6，即此時SAR ADC電路中存在的負的失調S已校正。
[0032]本實施例中，校正DAC模塊4對第一共模電壓V3或第二共模電壓V4的大小進行調整時，可只對第一共模電壓V3進行調整或只對第二共模電壓V4進行調整，也可同時對第一共模電壓V3和第二共模電壓V4進行調整，只要能保證調整后(V3-V4)符合校正所需要求即可，在本實施例中，僅以對第二共模電壓V4進行調整以示意，當然，也不限定其他情況。
[0033]本實施例中，校正DAC模塊4中對第一共模電壓V3或第二共模電壓V4的數(shù)模轉換調整精度決定了失調校正后殘余失調的最大值，如果對第一共模電壓V3或第二共模電壓V4的數(shù)模轉換調整精度小于SAR ADC電路的精度1LSB，那么就可以保證SAR ADC電路失調校正后的殘余失調電壓小于1LSB。
[0034]本實施例在輸入電壓Vin為0時，對比較器2輸出的高低電平狀態(tài)進行檢測，并根據(jù)檢測的高低電平狀態(tài)對校正DAC模塊4中的三端開關K2進行配置，以調整第一共模電壓V3或第二共模電壓V4的大小，直至所述比較器2輸出的高低電平狀態(tài)翻轉。從而使所述第一共模電壓V3與所述第二共模電壓V4的差值抵消SAR ADC電路的失調，由于通過對所述第一共模電壓V3或所述第二共模電壓V4進行數(shù)模轉換處理來調節(jié)所述第一共模電壓V3或所述第二共模電壓V4的大小，因此，能有效且精確的校正SAR ADC電路的失調，十分實用。
[0035]本發(fā)明還提出一種電子設備，該電子設備包括上述SAR ADC電路，其工作原理如上所述，在此不再贅述。由于采用了上述SAR ADC電路，能在SARADC電路出現(xiàn)正、負失調時隨時進行校正，由于通過對第一共模電壓或第二共模電壓進行數(shù)模轉換處理來調節(jié)所述第一共模電壓或所述第二共模電壓的大小，因此，能有效且精確的校正SAR ADC電路的失調，十分實用，使該電子設備的測量結果更加準確。
[0036]本發(fā)明又提出一種SAR ADC電路的失調校正方法，由校正DAC模塊對輸入至比較器正端的第一共模電壓或輸入至比較器負端的第二共模電壓進行數(shù)模轉換處理，以調整所述第一共模電壓或所述第二共模電壓的大小，校正SAR ADC電路的失調。在輸入電壓為0時，對比較器輸出的高低電平狀態(tài)進行檢測，并根據(jù)檢測的高低電平狀態(tài)對校正DAC模塊中的三端開關進行配置，以調整第一共模電壓或第二共模電壓的大小，直至所述比較器輸出的高低電平狀態(tài)翻轉。從而使所述第一共模電壓與所述第二共模電壓的差值抵消SARADC電路的失調，由于通過對所述第一共模電壓或所述第二共模電壓進行數(shù)模轉換處理來調節(jié)所述第一共模電壓或所述第二共模電壓的大小，因此，能有效且精確的校正SAR ADC電路的失調，十分實用。
[0037]上述SAR ADC電路、電子設備及方法，在輸入電壓為0時，對比較器輸出的高低電平狀態(tài)進行檢測，并根據(jù)檢測的高低電平狀態(tài)對校正DAC模塊中的三端開關進行配置，以調整第一共模電壓或第二共模電壓的大小，直至所述比較器輸出的高低電平狀態(tài)翻轉。從而使所述第一共模電壓與所述第二共模電壓的差值抵消SAR ADC電路的失調，由于通過對所述第一共模電壓或所述第二共模電壓進行數(shù)模轉換處理來調節(jié)所述第一共模電壓或所述第二共模電壓的大小，因此，能有效且精確的校正SAR ADC電路的失調，十分實用。
[0038]以上所述僅為本發(fā)明的優(yōu)選實施例，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內容所作的等效結構或流程變換，或直接或間接運用在其它相關的【技術領域】，均同理包括在本發(fā)明的專利保護范圍內。
【權利要求】
1.一種SAR ADC電路,包括電荷再分布DAC模塊、比較器及共模電壓輸出模塊,所述共模電壓輸出模塊輸出第一共模電壓至所述比較器正端以及輸出第二共模電壓至所述比較器負端，其特征在于，還包括: 校正DAC模塊，連接于所述共模電壓輸出模塊與所述比較器正端或所述比較器負端之間，用于對所述共模電壓輸出模塊輸出的電壓進行數(shù)模轉換處理來調節(jié)所述第一共模電壓或所述第二共模電壓的大小，以校正SAR ADC電路的失調。
2.根據(jù)權利要求1所述的SARADC電路，其特征在于，所述電荷再分布DAC模塊包括若干第一電容，每一第一電容的一端經(jīng)一個三端開關選擇與接地端、輸入電壓或第一參考電壓連接，每一第一電容的另一端與所述比較器的正端連接。
3.根據(jù)權利要求2所述的SARADC電路，其特征在于，所述校正DAC模塊連接于所述共模電壓輸出模塊與所述比較器正端之間，所述校正DAC模塊包括若干第二電容,每一第二電容的一端經(jīng)一個三端開關選擇與接地端、所述共模電壓輸出模塊或第二參考電壓連接，每一第二電容的另一端與所述比較器的正端連接。
4.根據(jù)權利要求3所述的SARADC電路，其特征在于，所述校正DAC模塊還用于: 在所述輸入電壓為O時，對所述比較器輸出的高低電平狀態(tài)進行檢測，并根據(jù)檢測的高低電平狀態(tài)對所述校正DAC模塊中的三端開關進行配置，調整所述第一共模電壓的大小，直至所述比較器輸出的高低電平狀態(tài)翻轉。
5.根據(jù)權利要求2所述的SARADC電路，其特征在于，所述校正DAC模塊連接于所述共模電壓輸出模塊與所述比較器負端之間，所述校正DAC模塊包括若干第二電容,每一第二電容的一端經(jīng)一個三端開關選擇與接地端、所述共模電壓輸出模塊或第二參考電壓連接，每一第二電容的另一端與所述比較器的正端連接。
6.根據(jù)權利要求5所述的SARADC電路，其特征在于，所述校正DAC模塊還用于: 在所述輸入電壓為O時，對所述比較器輸出的高低電平狀態(tài)進行檢測，并根據(jù)檢測的高低電平狀態(tài)對所述校正DAC模塊中的三端開關進行配置，調整所述第二共模電壓的大小，直至所述比較器輸出的高低電平狀態(tài)翻轉。
7.根據(jù)權利要求3或5所述的SARADC電路，其特征在于，所述比較器的負端經(jīng)一第三電容接地。
8.一種電子設備，其特征在于，包括權利要求1-7中任一項所述的SARADC電路。
9.一種SAR ADC電路的失調校正方法，其特征在于，包括: 校正DAC模塊對輸入至比較器正端的第一共模電壓或輸入至比較器負端的第二共模電壓進行數(shù)模轉換處理，以調整所述第一共模電壓或所述第二共模電壓的大小，校正SARADC電路的失調。
10.根據(jù)權利要求9所述的方法，其特征在于，在所述輸入電壓為0時，對所述比較器輸出的高低電平狀態(tài)進行檢測，并根據(jù)檢測的高低電平狀態(tài)對所述校正DAC模塊中的三端開關進行配置，調整所述第一共模電壓或所述第二共模電壓的大小，直至所述比較器輸出的高低電平狀態(tài)翻轉。
【文檔編號】H03M1/10GK103560789SQ201310516210
【公開日】2014年2月5日 申請日期:2013年10月28日 優(yōu)先權日:2013年10月28日
【發(fā)明者】喬愛國 申請人:深圳市芯?？萍加邢薰?br>