基于單線協(xié)議的占空比比較電路及方法
【專利摘要】本發(fā)明涉及基于單線協(xié)議的占空比比較電路，包括：輸入端連接輸入PWM信號(hào)的邊沿檢測電路、加法計(jì)數(shù)器和減法計(jì)數(shù)器，其中加法計(jì)數(shù)器和減法計(jì)數(shù)器的時(shí)鐘輸入端還連接有計(jì)數(shù)時(shí)鐘，邊沿檢測電路將檢測后的信號(hào)輸入到所述的加法計(jì)數(shù)器和減法計(jì)數(shù)器中，加法計(jì)數(shù)器和減法計(jì)數(shù)器的輸出端分別經(jīng)鎖存器連接進(jìn)位加法器后輸出脈沖信號(hào)。本發(fā)明基于單線協(xié)議的占空比比較電路及方法，由于不存在傳統(tǒng)電路的模擬比較方式中充電電壓過低或過高而無法比較的情況，因此能夠在足夠?qū)挿旱念l率范圍和占空比變化范圍下實(shí)現(xiàn)準(zhǔn)確、快速的占空比比較。
【專利說明】基于單線協(xié)議的占空比比較電路及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及占空比的比較電路和方法，具體的講是基于單線協(xié)議的占空比比較電路及方法。
【背景技術(shù)】
[0002]便攜式智能設(shè)備在近年來取得了突飛猛進(jìn)的發(fā)展和普及，這種發(fā)展勢頭還在延續(xù)。這類便攜式智能設(shè)備的人機(jī)交換通常通過LCD屏幕顯示來聯(lián)系和實(shí)現(xiàn)，這類顯示屏的LED背光驅(qū)動(dòng)芯片也要求更加簡單和實(shí)用，因此為實(shí)現(xiàn)精確的數(shù)字調(diào)光功能，往往采用功能復(fù)用和單線協(xié)議來實(shí)現(xiàn)，只需要一根信號(hào)線就能完成串行通訊。
[0003]為了確定輸入脈沖的調(diào)光位數(shù)據(jù)，通常的單線協(xié)議采用定義輸入信號(hào)為高電平的時(shí)間大于或小于維持為低電平的時(shí)間，來確定為兩種相反的調(diào)光位數(shù)據(jù)，只要給兩個(gè)計(jì)數(shù)器分別設(shè)定一定比例關(guān)系的計(jì)數(shù)時(shí)鐘頻率即可實(shí)現(xiàn)其定義。例如當(dāng)占空比小于50%時(shí)判定為O數(shù)據(jù)位，當(dāng)占空比大于50%時(shí)判定為I數(shù)據(jù)位，這就需要占空比比較電路來實(shí)現(xiàn)。常見的占空比比較電路采用某一恒定電流對(duì)固定電容在輸入PWM(脈寬調(diào)制信號(hào))波形的高和低電平階段分別充電，利用模擬比較器對(duì)兩次充電的電壓進(jìn)行比較來得出占空比比較結(jié)果，但這種比較方法對(duì)PWM信號(hào)的頻率和占空比大小有一定的范圍要求，否則會(huì)出現(xiàn)電容充電電壓超出比較器比較范圍而無法比較或比較不準(zhǔn)的問題。
[0004]因此，需要一種能夠在寬頻率范圍和寬占空比變化范圍條件下均能實(shí)現(xiàn)準(zhǔn)確和有效比較的占空比比較方法。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供了一種基于單線協(xié)議的占空比比較電路及方法，在足夠?qū)挿旱念l率范圍和占空比變化范圍下實(shí)現(xiàn)準(zhǔn)確、快速的占空比比較。
[0006]本發(fā)明基于單線協(xié)議的占空比比較電路，包括:輸入端連接輸入PWM信號(hào)的邊沿檢測電路、加法計(jì)數(shù)器和減法計(jì)數(shù)器，其中加法計(jì)數(shù)器和減法計(jì)數(shù)器的時(shí)鐘輸入端還連接有計(jì)數(shù)時(shí)鐘，邊沿檢測電路將檢測后的信號(hào)輸入到所述的加法計(jì)數(shù)器和減法計(jì)數(shù)器中，力口法計(jì)數(shù)器和減法計(jì)數(shù)器的輸出端分別經(jīng)鎖存器連接進(jìn)位加法器后輸出脈沖信號(hào)。
[0007]邊沿檢測電路用于檢測輸入PWM信號(hào)的上升沿和下降沿；加法計(jì)數(shù)器用于在輸入PWM信號(hào)為低電平狀態(tài)時(shí)的計(jì)數(shù)計(jì)時(shí)；減法計(jì)數(shù)器用于在輸入PWM信號(hào)為高電平狀態(tài)時(shí)的計(jì)數(shù)計(jì)時(shí)；鎖存器將加法計(jì)數(shù)器和減法計(jì)數(shù)器的計(jì)數(shù)結(jié)果進(jìn)行鎖存，直至一個(gè)PWM周期結(jié)束時(shí)輸出數(shù)據(jù)；進(jìn)位加法器接收鎖存器輸出的數(shù)據(jù)進(jìn)行相加操作，進(jìn)位信號(hào)即為調(diào)光數(shù)據(jù)位信號(hào)。
[0008]本發(fā)明是利用高頻時(shí)鐘來計(jì)數(shù)計(jì)時(shí)，對(duì)高低電平分別進(jìn)行采樣計(jì)數(shù)，再利用進(jìn)位加法器對(duì)原碼和反碼相加操作來實(shí)現(xiàn)比較功能。由于計(jì)數(shù)器不存在傳統(tǒng)電路的模擬比較方式中充電電壓過低或過高而無法比較的情況，因此理論上可以實(shí)現(xiàn)任意寬度的頻率范圍的數(shù)值比較。[0009]進(jìn)一步的，所述的加法計(jì)數(shù)器為正序加法計(jì)數(shù)器，可根據(jù)計(jì)數(shù)時(shí)鐘的頻率和PWM信號(hào)的頻率和占空比范圍，設(shè)定計(jì)數(shù)周期，由00…O計(jì)數(shù)至1L...I ;所述的減法計(jì)數(shù)器為逆序減法計(jì)數(shù)器，也根據(jù)計(jì)數(shù)時(shí)鐘的頻率和PWM信號(hào)的頻率和占空比范圍設(shè)定計(jì)數(shù)周期，由11…I計(jì)數(shù)至00…O。
[0010]進(jìn)一步的，加法計(jì)數(shù)器中包括至少2個(gè)加法計(jì)數(shù)模塊，通常是由多個(gè)加法計(jì)數(shù)模塊構(gòu)成。
[0011]在此基礎(chǔ)上，減法計(jì)數(shù)器中的減法計(jì)數(shù)模塊的數(shù)量與所述的加法計(jì)數(shù)模塊的數(shù)量相適應(yīng)。
[0012]進(jìn)一步的，所述的進(jìn)位加法器中包括至少2個(gè)進(jìn)位加法模塊，信號(hào)經(jīng)所有進(jìn)位加法模塊后再經(jīng)一個(gè)反向器后輸出。
[0013]本發(fā)明還提供了一種用于上述電路的占空比比較方法，包括:通過計(jì)數(shù)時(shí)鐘設(shè)置加法計(jì)數(shù)器和減法計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘頻率，通過邊沿檢測電路對(duì)輸入PWM信號(hào)的上升沿和下降沿分別進(jìn)行檢測，并輸出窄脈沖信號(hào)，用以控制加法計(jì)數(shù)器和減法計(jì)數(shù)器的使能和復(fù)位功能，再通過鎖存器對(duì)數(shù)據(jù)進(jìn)行鎖存，在一個(gè)PWM周期結(jié)束時(shí)輸出數(shù)據(jù)至進(jìn)位加法器對(duì)所述數(shù)據(jù)進(jìn)行相加操作后輸出。
[0014]進(jìn)一步的，根據(jù)設(shè)置的加法計(jì)數(shù)器和減法計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘頻率之間的比例關(guān)系，對(duì)調(diào)光數(shù)據(jù)位進(jìn)行相應(yīng)的設(shè)置。例如，當(dāng)PWM信號(hào)占空比大于50%時(shí)設(shè)定對(duì)應(yīng)調(diào)光數(shù)據(jù)位為1，當(dāng)PWM信號(hào)占空比小于50%時(shí)設(shè)定對(duì)應(yīng)調(diào)光數(shù)據(jù)位為O。若改變加法計(jì)數(shù)器和減法計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘為某一設(shè)定的比例關(guān)系，則可改變上述定義。比如，若減法計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘頻率為加法 計(jì)數(shù)器時(shí)鐘頻率的2倍，即可定義新的調(diào)光數(shù)據(jù)位:當(dāng)PWM信號(hào)O狀態(tài)維持時(shí)間為I狀態(tài)維持時(shí)間的2倍以上時(shí)，可設(shè)定對(duì)應(yīng)調(diào)光數(shù)據(jù)位為0，否則定義為I。
[0015]具體的，所述加法計(jì)數(shù)器和減法計(jì)數(shù)器的計(jì)數(shù)方式為:輸入的PWM信號(hào)經(jīng)邊沿檢測電路，分別在PWM信號(hào)的上升沿和下降沿產(chǎn)生脈沖信號(hào)，對(duì)應(yīng)于PWM下降沿的脈沖信號(hào)使加法計(jì)數(shù)器開始計(jì)數(shù)，此時(shí)減法計(jì)數(shù)器為復(fù)位狀態(tài)，停止計(jì)數(shù)，計(jì)數(shù)時(shí)鐘為固定的計(jì)數(shù)時(shí)鐘信號(hào)；對(duì)應(yīng)于PWM上升沿的脈沖信號(hào)使減法計(jì)數(shù)器開始計(jì)數(shù)，并將加法計(jì)數(shù)器中PWM信號(hào)為低電平時(shí)對(duì)應(yīng)的計(jì)數(shù)數(shù)據(jù)(例如占空比小于50%時(shí)對(duì)應(yīng)的調(diào)光數(shù)據(jù)位)送入鎖存器鎖存，同時(shí)將加法計(jì)數(shù)器復(fù)位，停止計(jì)數(shù)；當(dāng)下一個(gè)PWM信號(hào)的下降沿到來時(shí)，減法計(jì)數(shù)器停止計(jì)數(shù)，并將減法計(jì)數(shù)器中PWM信號(hào)為高電平時(shí)的計(jì)數(shù)數(shù)據(jù)(例如占空比大于50%時(shí)對(duì)應(yīng)的調(diào)光數(shù)據(jù)位)送入鎖存器鎖存。
[0016]進(jìn)一步的，當(dāng)一個(gè)PWM周期結(jié)束后，加法計(jì)數(shù)器的計(jì)數(shù)數(shù)據(jù)和減法計(jì)數(shù)器的計(jì)數(shù)數(shù)據(jù)均在鎖存器中解鎖，送入進(jìn)位加法器進(jìn)行加法操作，最高位進(jìn)位信號(hào)反相后即為輸出信號(hào)。
[0017]本發(fā)明基于單線協(xié)議的占空比比較電路及方法，由于不存在傳統(tǒng)電路的模擬比較方式中充電電壓過低或過高而無法比較的情況，因此能夠在足夠?qū)挿旱念l率范圍和占空比變化范圍下實(shí)現(xiàn)準(zhǔn)確、快速的占空比比較。
[0018]以下結(jié)合實(shí)施例的【具體實(shí)施方式】，對(duì)本發(fā)明的上述內(nèi)容再作進(jìn)一步的詳細(xì)說明。但不應(yīng)將此理解為本發(fā)明上述主題的范圍僅限于以下的實(shí)例。在不脫離本發(fā)明上述技術(shù)思想情況下，根據(jù)本領(lǐng)域普通技術(shù)知識(shí)和慣用手段做出的各種替換或變更，均應(yīng)包括在本發(fā)明的范圍內(nèi)。【專利附圖】

【附圖說明】
[0019]圖1為本發(fā)明基于單線協(xié)議的占空比比較電路的框圖。
[0020]圖2為圖1的電路圖。
[0021]圖3為圖2的輸入PWM信號(hào)邊沿檢測電路的電路示意圖。
[0022]圖4為實(shí)施例的單線協(xié)議的調(diào)光數(shù)據(jù)位確定的波形示意圖。
【具體實(shí)施方式】
[0023]如圖1所示本發(fā)明基于單線協(xié)議的占空比比較電路，包括:輸入端連接輸入PWM信號(hào)的邊沿檢測電路、加法計(jì)數(shù)器和減法計(jì)數(shù)器，其中加法計(jì)數(shù)器和減法計(jì)數(shù)器的時(shí)鐘輸入端還連接有計(jì)數(shù)時(shí)鐘，邊沿檢測電路將檢測后的信號(hào)輸入到所述的加法計(jì)數(shù)器和減法計(jì)數(shù)器中，加法計(jì)數(shù)器和減法計(jì)數(shù)器的輸出端分別經(jīng)鎖存器連接進(jìn)位加法器后輸出脈沖信號(hào)。
[0024]如圖2所示，所述的加法計(jì)數(shù)器為正序加法計(jì)數(shù)器，由多個(gè)加法計(jì)數(shù)模塊構(gòu)成，可根據(jù)計(jì)數(shù)時(shí)鐘的頻率和PWM信號(hào)的頻率和占空比范圍，設(shè)定計(jì)數(shù)周期，由00…O計(jì)數(shù)至1L...I ;減法計(jì)數(shù)器為逆序減法計(jì)數(shù)器，也根據(jù)計(jì)數(shù)時(shí)鐘CLK的頻率和PWM信號(hào)的頻率和占空比范圍設(shè)定計(jì)數(shù)周期，由11…I計(jì)數(shù)至00…O。減法計(jì)數(shù)器中的減法計(jì)數(shù)模塊的數(shù)量與所述的加法計(jì)數(shù)模塊的數(shù)量相適應(yīng)。進(jìn)位加法器中包括多個(gè)進(jìn)位加法模塊，信號(hào)經(jīng)所有進(jìn)位加法模塊后再經(jīng)一個(gè)反向器后輸出。
[0025]在本實(shí)施例中，定義當(dāng)·PWM信號(hào)占空比大于50%時(shí)設(shè)定對(duì)應(yīng)調(diào)光數(shù)據(jù)位為1，當(dāng)PWM信號(hào)占空比小于50%時(shí)設(shè)定對(duì)應(yīng)調(diào)光數(shù)據(jù)位為O。圖2中，PWM輸入為外部PWM信號(hào)，經(jīng)過邊沿檢測電路，分別在PWM信號(hào)的上升沿和下降沿產(chǎn)生約50ns的脈沖信號(hào)，對(duì)應(yīng)于PWM下降沿的脈沖信號(hào)使圖2電路中上方的加法計(jì)數(shù)器(由多個(gè)加法計(jì)數(shù)模塊構(gòu)成)開始計(jì)數(shù)，此時(shí)圖2電路下方的減法計(jì)數(shù)器(由多個(gè)減法計(jì)數(shù)模塊構(gòu)成)為復(fù)位狀態(tài)，停止計(jì)數(shù)，計(jì)數(shù)時(shí)鐘CLK為固定的計(jì)數(shù)時(shí)鐘信號(hào)。對(duì)應(yīng)于PWM上升沿的脈沖信號(hào)使圖2電路下方的減法計(jì)數(shù)器開始計(jì)數(shù)，并將PWM為O時(shí)的加法計(jì)數(shù)器中的計(jì)數(shù)數(shù)據(jù)送入鎖存器鎖存，同時(shí)將加法計(jì)數(shù)器復(fù)位，停止計(jì)數(shù)。當(dāng)一個(gè)PWM周期結(jié)束，加法計(jì)數(shù)器的計(jì)數(shù)數(shù)據(jù)和減法計(jì)數(shù)器的計(jì)數(shù)數(shù)據(jù)在鎖存器中解鎖，送入進(jìn)位加法器進(jìn)行加法操作，最高位進(jìn)位信號(hào)反相后即為輸出信號(hào)。下面以5-bit計(jì)數(shù)器為例說明上述50%占空比判據(jù)的原理。加法計(jì)數(shù)器由00000開始計(jì)數(shù)最高計(jì)數(shù)至11111，減法計(jì)數(shù)器由11111開始計(jì)數(shù)最高至00000。設(shè)一組PWM輸入信號(hào)下降沿開始維持O電平時(shí)間為10us，維持I電平時(shí)間為12us，計(jì)數(shù)時(shí)鐘頻率為2MHz。則在下降沿開始加法計(jì)數(shù)，計(jì)數(shù)至出現(xiàn)上升沿，共計(jì)數(shù)20個(gè)時(shí)鐘，即由00000計(jì)數(shù)至10100，當(dāng)PWM上升沿開始進(jìn)行減法計(jì)數(shù)，共計(jì)數(shù)24個(gè)時(shí)鐘，即由11111計(jì)數(shù)至01000，將10100和01000送入進(jìn)位加法器進(jìn)行加法操作，得到11100，進(jìn)位為0，反相后輸出為1，即為該P(yáng)WM周期所確定的調(diào)光數(shù)據(jù)位。由該例條件可知，若PWM吸納后維持高電平時(shí)間為10us，則該周期恰好為50%占空比，即減法計(jì)數(shù)器計(jì)數(shù)至01011，若將010110與加法計(jì)數(shù)器數(shù)據(jù)10100相加，恰好為11111，進(jìn)位信號(hào)為0，可知在減法計(jì)數(shù)器計(jì)數(shù)至01011之前，進(jìn)位加法器的進(jìn)位為均為1，也即此情況恰好為占空比比較的臨界值，與分析相符。
[0026]圖3為圖2中邊沿檢測電路的電路示意圖，該電路由下降沿檢測輸出支路和上升沿檢測輸出支路構(gòu)成，兩條支路均包括了串聯(lián)的反向器和或非門，在上升沿檢測輸出支路中信號(hào)在經(jīng)過或非門后還要經(jīng)過一個(gè)反向器后輸出。該電路可以分別對(duì)PWM信號(hào)的下降沿和上升沿進(jìn)行檢測，通過在各支路上設(shè)定合適的電容值，可產(chǎn)生50ns的高電平脈沖信號(hào)，用于對(duì)加法計(jì)數(shù)器和減法計(jì)數(shù)器進(jìn)行使能和復(fù)位操作。
[0027]如圖4所示，當(dāng)定義PWM信號(hào)占空比大于50%時(shí)設(shè)定對(duì)應(yīng)調(diào)光數(shù)據(jù)位為1，當(dāng)PWM信號(hào)占空比小于50%時(shí)設(shè)定對(duì)應(yīng)調(diào)光數(shù)據(jù)位為0，可定義完整的單線協(xié)議中的調(diào)光數(shù)據(jù)，該數(shù)據(jù)亦可作為其他協(xié)議所定義的邏輯功能之用。在圖4中，Tl、T2分別表示兩個(gè)PWM輸入時(shí)鐘周期，tal為第一個(gè)周期中維持為低電平的時(shí)間，ta2為第一個(gè)周期中維持為高電平的時(shí)間；tbl為第二個(gè)周期中維持為低電平的時(shí)間，tb2為第二個(gè)周期中維持為高電平的時(shí)間?？梢钥闯?，第一個(gè)周期中，tal〈ta2，即該周期的高電平占空比大于1，因此該周期對(duì)應(yīng)于數(shù)據(jù)“I”;第二個(gè)周期中，tbl>tb2，即該周期的高電平占空比小于1，因此該周期對(duì)應(yīng)于數(shù)據(jù)“0”，如此類推，可以根據(jù)輸入的PWM數(shù)據(jù)定義出完整的數(shù)字調(diào)光數(shù)據(jù)或其他邏輯功能數(shù)據(jù)。
[0028]實(shí)現(xiàn)上述方法實(shí)施例的全部或部分步驟可以通過程序指令相關(guān)的硬件來完成，處理程序可以存儲(chǔ)于一計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中，在程序執(zhí)行時(shí)，執(zhí)行包括上述方法實(shí)施例的步驟；存儲(chǔ)介質(zhì)包括:R0M、RAM、磁碟或者光盤等各種可以存儲(chǔ)程序代碼的介質(zhì)。
【權(quán)利要求】
1.基于單線協(xié)議的占空比比較電路，其特征包括:輸入端連接輸入PWM信號(hào)的邊沿檢測電路、加法計(jì)數(shù)器和減法計(jì)數(shù)器，其中加法計(jì)數(shù)器和減法計(jì)數(shù)器的時(shí)鐘輸入端還連接有計(jì)數(shù)時(shí)鐘，邊沿檢測電路將檢測后的信號(hào)輸入到所述的加法計(jì)數(shù)器和減法計(jì)數(shù)器中，加法計(jì)數(shù)器和減法計(jì)數(shù)器的輸出端分別經(jīng)鎖存器連接進(jìn)位加法器后輸出脈沖信號(hào)。
2.如權(quán)利要求1所述的基于單線協(xié)議的占空比比較電路，其特征為:所述的加法計(jì)數(shù)器為正序加法計(jì)數(shù)器，所述的減法計(jì)數(shù)器為逆序減法計(jì)數(shù)器。
3.如權(quán)利要求1所述的基于單線協(xié)議的占空比比較電路，其特征為:加法計(jì)數(shù)器中包括至少2個(gè)加法計(jì)數(shù)模塊。
4.如權(quán)利要求3所述的基于單線協(xié)議的占空比比較電路，其特征為:減法計(jì)數(shù)器中的減法計(jì)數(shù)模塊的數(shù)量與所述的加法計(jì)數(shù)模塊的數(shù)量相適應(yīng)。
5.如權(quán)利要求1至4之一所述的基于單線協(xié)議的占空比比較電路，其特征為:所述的進(jìn)位加法器中包括至少2個(gè)進(jìn)位加法模塊，信號(hào)經(jīng)所有進(jìn)位加法模塊后再經(jīng)一個(gè)反向器后輸出。
6.用于權(quán)利要求1所述電路的占空比比較方法，其特征包括:通過計(jì)數(shù)時(shí)鐘設(shè)置加法計(jì)數(shù)器和減法計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘頻率，通過邊沿檢測電路對(duì)輸入PWM信號(hào)的上升沿和下降沿分別進(jìn)行檢測，并輸出窄脈沖信號(hào)，用以控制加法計(jì)數(shù)器和減法計(jì)數(shù)器的使能和復(fù)位功能，再通過鎖存器對(duì)數(shù)據(jù)進(jìn)行鎖存，在一個(gè)PWM周期結(jié)束時(shí)輸出數(shù)據(jù)至進(jìn)位加法器對(duì)所述數(shù)據(jù)進(jìn)行相加操作后輸出。
7.如權(quán)利要求6所述的占空比比較方法，其特征為:根據(jù)設(shè)置的加法計(jì)數(shù)器和減法計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘頻率之間的比例關(guān)系，對(duì)調(diào)光數(shù)據(jù)位進(jìn)行相應(yīng)的設(shè)置。
8.如權(quán)利要求6所述的占空比比較方法，其特征為:所述加法計(jì)數(shù)器和減法計(jì)數(shù)器的計(jì)數(shù)方式為:輸入的PWM信號(hào)經(jīng)邊沿檢測電路，分別在PWM信號(hào)的上升沿和下降沿產(chǎn)生脈沖信號(hào)，對(duì)應(yīng)于PWM下降沿的脈沖信號(hào)使加法計(jì)數(shù)器開始計(jì)數(shù)，此時(shí)減法計(jì)數(shù)器為復(fù)位狀態(tài)，停止計(jì)數(shù)，計(jì)數(shù)時(shí)鐘為固定的計(jì)數(shù)時(shí)鐘信號(hào)；對(duì)應(yīng)于PWM上升沿的脈沖信號(hào)使減法計(jì)數(shù)器開始計(jì)數(shù)，并將加法計(jì)數(shù)器中PWM為低電平時(shí)對(duì)應(yīng)的計(jì)數(shù)數(shù)據(jù)送入鎖存器鎖存，同時(shí)將加法計(jì)數(shù)器復(fù)位，停止計(jì)數(shù)；當(dāng)下一個(gè)PWM信號(hào)的下降沿到來時(shí)，減法計(jì)數(shù)器停止計(jì)數(shù)，并將減法計(jì)數(shù)器中PWM信號(hào)為高電平時(shí)的計(jì)數(shù)數(shù)據(jù)送入鎖存器鎖存。
9.如權(quán)利要求6至8之一所述的占空比比較方法，其特征為:當(dāng)一個(gè)PWM周期結(jié)束后，加法計(jì)數(shù)器的計(jì)數(shù)數(shù)據(jù)和減法計(jì)數(shù)器的計(jì)數(shù)數(shù)據(jù)均在鎖存器中解鎖，送入進(jìn)位加法器進(jìn)行加法操作，最高位進(jìn)位信號(hào)反相后即為輸出信號(hào)。
【文檔編號(hào)】H03K3/017GK103633963SQ201310558032
【公開日】2014年3月12日 申請(qǐng)日期:2013年11月11日 優(yōu)先權(quán)日:2013年11月11日
【發(fā)明者】俞德軍, 劉洋, 寧寧, 吳霜毅 申請(qǐng)人:電子科技大學(xué)