一種改善地線干擾對上電復(fù)位影響的電路的制作方法
【專利摘要】一種上電復(fù)位電路，包括充電鉗位模塊、施密特觸發(fā)器模塊，所述充電鉗位模塊包括第四PMOS管，一個恒流源I，以及串聯(lián)的電阻R1、電容C1，第四PMOS管的源極連接于電源端VDD，漏極連接于所述施密特觸發(fā)器模塊的觸發(fā)端，以輸出控制信號，恒流源I串聯(lián)于電源端VDD和所述觸發(fā)端之間，電阻R1、電容C1串聯(lián)于所述觸發(fā)端和接地端之間。本發(fā)明結(jié)構(gòu)簡單，可靠性高，可通過充電鉗位模塊消除地線干擾對所述施密特觸發(fā)器模塊的觸發(fā)端電壓的影響，當(dāng)?shù)鼐€干擾導(dǎo)致觸發(fā)端電壓浮動時，進(jìn)行上拉或下拉操作，使觸發(fā)端維持期望邏輯電平。
【專利說明】ー種改善地線干擾對上電復(fù)位影響的電路
【技術(shù)領(lǐng)域】:
[0001 ] 本發(fā)明屬于集成電路領(lǐng)域，尤其涉及ー種上電復(fù)位電路。
【背景技術(shù)】:
[0002]在集成電路系統(tǒng)的電路中，上電復(fù)位電路必不可少。上電復(fù)位電路的作用是當(dāng)電源電壓上升并穩(wěn)定至正常工作電壓時，為系統(tǒng)提供復(fù)位信號，使系統(tǒng)進(jìn)入正常工作狀態(tài)。因此，上電復(fù)位電路直接影響到整個系統(tǒng)的可靠性，在大規(guī)模的集成數(shù)字電路中，對復(fù)位電路的要求更高，尤其在電源快速掉電然后上電的情況下，復(fù)位電路如果設(shè)計得不合理，很可能造成系統(tǒng)死機(jī)、工作異常等現(xiàn)象。
[0003]圖1是傳統(tǒng)的上電復(fù)位電路。當(dāng)電源電壓VDD剛開始上升時，由于A點(diǎn)存在對地電容Cl，A點(diǎn)電壓接近于地，Y點(diǎn)電壓會逐漸上升到電源電壓。在此過程中，恒流源I對電容進(jìn)行充電，當(dāng)A點(diǎn)電壓上升到施密特觸發(fā)器翻轉(zhuǎn)窗口上限時，施密特觸發(fā)器輸出信號，SPY點(diǎn)電壓為低電平，從而產(chǎn)生正確的上電復(fù)位信號。
[0004]這種設(shè)計存在以下缺陷:在地線或電源線存在較大干擾的情況，當(dāng)GND端電壓上升時，或電源電壓VDD端下降吋，電容Cl會使A點(diǎn)電壓相對VDD也跟隨上升，但由于恒流源I實際為PM0S，存在A點(diǎn)對VDD的正向ニ極管，將A點(diǎn)電壓鉗位在比VDD高一個ニ極管壓降；當(dāng)GND端電壓下降時或電源電壓VDD端上升吋，電容Cl會使A點(diǎn)電壓也跟隨下降。當(dāng)GND端的干擾幅度較大吋，A點(diǎn)電壓可能下降到施密特觸發(fā)器翻轉(zhuǎn)窗口下限，施密特觸發(fā)器輸出信號為高電平，此時會導(dǎo)致系統(tǒng)產(chǎn)生錯誤。此外，電源或地線存在連續(xù)干擾時，毎次恒流源I對Cl的充電不足于彌補(bǔ)Cl對VDD的放電，也會電路產(chǎn)生錯誤的復(fù)位信號。干擾頻率越大，影響越嚴(yán)重。

【發(fā)明內(nèi)容】
:
[0005]鑒于現(xiàn)有技術(shù)的缺陷，本發(fā)明的目的在于提供ー種上電復(fù)位電路，可以有效改善地線干擾的影響，結(jié)構(gòu)簡單，性能可靠，靜態(tài)功耗低。
[0006]本發(fā)明所述上電復(fù)位電路至少包括充電鉗位模塊、施密特觸發(fā)器模塊，所述充電鉗位模塊用于消除地線干擾對所述施密特觸發(fā)器模塊的觸發(fā)端電壓的影響，當(dāng)?shù)鼐€干擾導(dǎo)致觸發(fā)端電壓浮動時，進(jìn)行上拉或下拉操作，使觸發(fā)端維持期望邏輯電平，所述施密特觸發(fā)器模塊用于根據(jù)所述觸發(fā)端的輸入電壓輸出上電復(fù)位信號。
[0007]所述充電鉗位模塊包括第四PMOS管，一個恒流源I，以及串聯(lián)的電阻R1、電容Cl，第四PMOS管的源極連接于電源端VDD，漏極連接于所述施密特觸發(fā)器模塊的觸發(fā)端，以輸出控制信號，恒流源I串聯(lián)于電源端VDD和所述觸發(fā)端之間，電阻R1、電容Cl串聯(lián)于所述觸發(fā)端和接地端GND之間。
[0008]所述恒流源I可以為PMOS管，用于對電容Cl進(jìn)行充電，其柵極接地，源極連接于電源端VDD，漏極與串聯(lián)的電阻Rl、電容Cl連接。
[0009]所述施密特觸發(fā)器模塊包括第一、第二、第三PMOS管以及第一、第二、第三NMOS管，其第一、第二PMOS管的柵極、第一、第二 NMOS管的柵極相連，用作施密特觸發(fā)端，接收所述充電鉗位模塊的輸出信號，第一 PMOS管的源極連接于電源端VDD,漏極連接于第二和第三PMOS管的源極，第二 PMOS管的漏極、第一 NMOS管的漏極、第三PMOS管的柵極、第三NMOS管的柵極相連，用作施密特觸發(fā)器模塊的輸出端，第一NMOS管的源極連接于第二NMOS管的漏極和第三NMOS管的源極，第三NMOS管的漏極連接于電源端VDD，第二 NMOS管的源極和第三PMOS管的漏極接地。
[0010]本發(fā)明所述上電復(fù)位電路具有以下有益效果:(I)串聯(lián)的電阻和電容具有RC濾波的效果，可以有效消除地線毛刺噪聲帶來的觸發(fā)端電壓浮動；(2)當(dāng)?shù)鼐€存在較大干擾時，第四PMOS管的上拉操作可以使觸發(fā)端電壓鉗位于邏輯高電平，從而避免錯誤的復(fù)位信號。
【專利附圖】

【附圖說明】
[0011]為了更清楚地說明本發(fā)明實施例中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見的，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來說，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0012]圖1為現(xiàn)有的上電復(fù)位電路結(jié)構(gòu)示意圖。
[0013]圖2為本發(fā)明的上電復(fù)位電路結(jié)構(gòu)示意圖。
【具體實施方式】
[0014]本發(fā)明提供ー種上電復(fù)位電路，其電路原理如圖2所示，其至少包括充電鉗位模塊和施密特觸發(fā)器模塊，當(dāng)施密特觸發(fā)器模塊的觸發(fā)端A的電壓上升至期望的邏輯高電平時，觸發(fā)施密特翻轉(zhuǎn)閾值，施密特觸發(fā)器模塊輸出端Y為低電平，從而產(chǎn)生上電復(fù)位信號。
[0015]通過在觸發(fā)端和電容Cl之間增加電阻R1，當(dāng)?shù)鼐€有毛刺上升時，由于RC濾波的存在，觸發(fā)端壓升幅度明顯減小，故此時觸發(fā)端通過對電源的正向ニ極管釋放的電荷會明顯減少，然后當(dāng)?shù)鼐€下降時，觸發(fā)端電壓也會不足以下降到施密特觸發(fā)器模塊的翻轉(zhuǎn)閾值。需要注意的是，由于地線的毛刺一般都是時鐘CLK引起的，如果不在下一個毛刺到來之前，對觸發(fā)端進(jìn)行快速充電，經(jīng)過多個周期作用后，電容Cl上的電荷被逐漸放掉最終會使觸發(fā)端電壓下降到施密特翻轉(zhuǎn)閾值，使施密特觸發(fā)器模塊輸出端Y為高電平，從而對系統(tǒng)錯誤復(fù)位。
[0016]因此本發(fā)明在A點(diǎn)增加ー個第四PMOS管MP4，在上電復(fù)位起作用的過程中，施密特觸發(fā)器模塊輸出為高，此時第四PMOS管MP4工作在截止區(qū)，不起作用；上電復(fù)位完成后，施密特模塊輸出為低，第四PMOS管MP4通過上拉操作，將觸發(fā)端A電壓上拉到電源電壓，避免了錯誤的復(fù)位動作。在地線干擾導(dǎo)致GND端電壓上升過程中，第四PMOS管MP4不起作用，觸發(fā)端電壓仍然被鉗位至高于電源電壓ー個ニ極管壓降；當(dāng)?shù)鼐€毛刺回落吋，GND端電壓下降導(dǎo)致觸發(fā)端電壓下降，此時第四PMOS管MP4的上拉操作確保了觸發(fā)端電壓高于施密特翻轉(zhuǎn)閾值，從而避免了錯誤的復(fù)位信號。需要注意的是，對于地線每個周期的毛刺，需要確保從觸發(fā)端釋放的電荷不多于MP4給其充電的電荷，此時觸發(fā)端才能一直保持高電位。
[0017]綜上所述，本發(fā)明的上電復(fù)位電路實施例僅示意說明本發(fā)明的原理及功效，而非用于限制本發(fā)明。任何熟悉本【技術(shù)領(lǐng)域】的人員都可不違背本發(fā)明的精神及范疇對上述實施例進(jìn)行修改。因此，凡舉所述【技術(shù)領(lǐng)域】人員在未脫離本發(fā)明掲示的精神及技術(shù)的思想下所完成的一切修改，都視為被本發(fā)明的保護(hù)范圍所覆蓋。
【權(quán)利要求】
1.ー種上電復(fù)位電路，包括充電鉗位模塊、施密特觸發(fā)器模塊，其特征在于:所述充電鉗位模塊用于消除地線干擾對所述施密特觸發(fā)器模塊的觸發(fā)端電壓的影響，當(dāng)?shù)鼐€干擾導(dǎo)致觸發(fā)端電壓浮動時，進(jìn)行上拉或下拉操作，使觸發(fā)端維持期望邏輯電平，所述施密特觸發(fā)器模塊用于根據(jù)所述觸發(fā)端的輸入電壓輸出上電復(fù)位信號。
2.根據(jù)權(quán)利要求1所述的上電復(fù)位電路，所述充電鉗位模塊包括第四PMOS管，ー個恒流源I，以及串聯(lián)的電阻R1、電容Cl，第四PMOS管的源極連接于電源端VDD，漏極連接于所述施密特觸發(fā)端，以向施密特觸發(fā)器模塊輸出信號，恒流源I串聯(lián)于電源端VDD和所述觸發(fā)端之間，電阻R1、電容Cl串聯(lián)于所述觸發(fā)端和接地端GND之間。
3.根據(jù)權(quán)利要求2所述的上電復(fù)位電路，所述恒流源I為PMOS管，用于對電容Cl進(jìn)行充電，其柵極接地，源極連接于電源端VDD，漏極與串聯(lián)的電阻Rl、電容Cl連接。
4.根據(jù)權(quán)利要求1或2所述的上電復(fù)位電路，所述施密特觸發(fā)器模塊包括第一、第二、第三PMOS管以及第一、第二、第三NMOS管，其中第一、第二 PMOS管的柵極、第一、第二 NMOS管的柵極相連，用作施密特觸發(fā)端，接收所述充電鉗位模塊的輸出信號，第一 PMOS管的源極連接于電源端VDD，漏極連接于第二和第三PMOS管的源極，第二 PMOS管的漏極、第一NMOS管的漏極、第三PMOS管的柵極、第三NMOS管的柵極相連，用作施密特觸發(fā)器的輸出端，第一 NMOS管的源極連接于第二 NMOS管的漏極和第三NMOS管的源極，第三NMOS管的漏極連接于電源端VDD，第二 NMOS管的源極和第三PMOS管的漏極接地。
【文檔編號】H03K17/22GK103595379SQ201310581554
【公開日】2014年2月19日 申請日期:2013年11月20日 優(yōu)先權(quán)日:2013年11月20日
【發(fā)明者】張晉芳, 程志強(qiáng), 賈有平, 王勇 申請人:北京集創(chuàng)北方科技有限公司