一種基于浮柵mos管的增強(qiáng)型動(dòng)態(tài)全加器設(shè)計(jì)的制作方法
【專利摘要】本發(fā)明公開了一種基于浮柵MOS管的增強(qiáng)型動(dòng)態(tài)全加器設(shè)計(jì)，包括互補(bǔ)進(jìn)位輸出電路和互補(bǔ)本位和電路；所述互補(bǔ)進(jìn)位輸出電路產(chǎn)生互補(bǔ)的進(jìn)位輸出信號(hào)c+和所述互補(bǔ)本位和電路產(chǎn)生互補(bǔ)的本位和信號(hào)s和同時(shí)信號(hào)作為所述互補(bǔ)本位和電路的一個(gè)輸入信號(hào)；所述互補(bǔ)進(jìn)位輸出電路包含：時(shí)鐘動(dòng)態(tài)控制電路，包括pMOS管m3和m7，nMOS管m6和m4；兩個(gè)穩(wěn)壓箝位電路，包括pMOS管m2和普通反相器INV1，pMOS管m8和普通反相器INV2；輸入控制電路，包括三輸入浮柵nMOS管m1和普通nMOS管m5；所述互補(bǔ)本位和電路包含：時(shí)鐘動(dòng)態(tài)控制電路；兩個(gè)穩(wěn)壓箝位電路。本發(fā)明的有益效果是：簡(jiǎn)化了電路結(jié)構(gòu)，減小了功耗。
【專利說明】一種基于浮柵MOS管的增強(qiáng)型動(dòng)態(tài)全加器設(shè)計(jì)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種全加器設(shè)計(jì)，更具體說，它涉及一種基于浮柵MOS管的增強(qiáng)型動(dòng)態(tài)全加器設(shè)計(jì)。
【背景技術(shù)】
[0002]在集成電路的發(fā)展史中，數(shù)據(jù)運(yùn)算一直扮演著重要的角色。加法運(yùn)算是最常見的數(shù)據(jù)運(yùn)算，加法器是數(shù)字集成電路系統(tǒng)中最基礎(chǔ)、最核心的部分之一。在一些基本的數(shù)字系統(tǒng)包括數(shù)字信號(hào)處理(DSP)、中央處理器(CPU)、算術(shù)邏輯運(yùn)算單元(ALU)中，加法器更是必不可少的組成部分。正是由于加法運(yùn)算如此廣泛的應(yīng)用，對(duì)于高性能加法器的設(shè)計(jì)一直是眾多學(xué)者研究的熱點(diǎn)。
[0003]隨著便攜式設(shè)備的增多，集成電路對(duì)于體積和功耗的要求也更加嚴(yán)格。在實(shí)現(xiàn)低功耗的方法中，動(dòng)態(tài)電路引起越來越多的關(guān)注。在動(dòng)態(tài)電路中，動(dòng)態(tài)能耗控制是一項(xiàng)極為重要的功能，它針對(duì)電路器件是否在使用及使用的程度，通過開關(guān)來控制器件，使得不需要工作的器件關(guān)閉，從而不消耗能量。同時(shí)動(dòng)態(tài)電路在速度、芯片面積等方面也比靜態(tài)電路有優(yōu)勢(shì)。
[0004]多輸入浮柵MOS器件是一種具有復(fù)雜功能的MOS管，它具有多個(gè)輸入柵極和一個(gè)浮柵極，大大增強(qiáng)了單個(gè)晶體管的功能，從而有效地降低了整個(gè)電路的復(fù)雜度，大大減少了互連線數(shù).另一方面，由于多輸入浮柵MOS管對(duì)柵極電平的加權(quán)求和是通過輸入柵與浮柵間的電容耦合來實(shí)現(xiàn)的，因此具有極低功耗的特點(diǎn)。
[0005]對(duì)于傳統(tǒng)的動(dòng)態(tài)全加器，I位的全加器單兀有3個(gè)輸入信號(hào)(X、Y、C0)和2個(gè)輸出信號(hào)(S、C+)。輸出信號(hào)中的s是本位和，c+是進(jìn)位輸出信號(hào)。兩個(gè)輸出信號(hào)可以分別表不為:
[0006]5 = x?_y?c0=j:*_y*c0 + **v?q!+x*j*c0+j:*_y*c0(I)
[0007]c+ = X.y+y.c0+x.C0(2)
[0008]根據(jù)(I)和(2)構(gòu)建出的28個(gè)晶體管和4個(gè)普通反相器的CMOS邏輯的動(dòng)態(tài)全加器電路結(jié)構(gòu)如圖1所示。圖1中的全加器是目前最簡(jiǎn)單的動(dòng)態(tài)級(jí)聯(lián)型全加器設(shè)計(jì)。
[0009]上述動(dòng)態(tài)全加器能夠很好的實(shí)現(xiàn)其邏輯功能，但是存在一些影響功耗和集成度的問題。
[0010]第一，輸入信號(hào)(x、y、Ctl)通過2對(duì)3個(gè)晶體管的串聯(lián)實(shí)現(xiàn)，存在較長(zhǎng)的充放電通路的問題。
[0011]第二，輸出信號(hào)s和C+分別通過兩個(gè)獨(dú)立的電路實(shí)現(xiàn)，而實(shí)際上s和C+存在一定的關(guān)系，因此使得電路結(jié)構(gòu)更加復(fù)雜。
[0012]加法器的真值表如下所示:
【權(quán)利要求】
1.一種基于浮柵MOS管的增強(qiáng)型動(dòng)態(tài)全加器設(shè)計(jì)，其特征在于:包括互補(bǔ)進(jìn)位輸出電路和互補(bǔ)本位和電路；所述互補(bǔ)進(jìn)位輸出電路產(chǎn)生互補(bǔ)的進(jìn)位輸出信號(hào)c+和^所述互補(bǔ)








f本位和電路產(chǎn)生互補(bǔ)的本位和信號(hào)S和S,同時(shí)C+信號(hào)作為所述互補(bǔ)本位和電路的一個(gè)輸入信號(hào)； 所述互補(bǔ)進(jìn)位輸出電路包含:時(shí)鐘動(dòng)態(tài)控制電路，包括PMOS管m3和m7，nMOS管m6和m4 ;兩個(gè)穩(wěn)壓箝位電路，包括pMOS管m2和普通反相器INVl，pM0S管m8和普通反相器INV2 ；輸入控制電路，包括三輸入浮柵nMOS管ml和普通nMOS管m5 ； 所述互補(bǔ)本位和電路包含:時(shí)鐘動(dòng)態(tài)控制電路，包括PMOS管ml I和ml5，nMOS管ml2和ml4 ;兩個(gè)穩(wěn)壓箝位電路，包括pMOS管mlO和普通反相器INV3，pMOS管ml6和普通反相器INV4 ;輸入控制電路，包括四輸入浮柵nMOS管m9和普通nMOS管ml3 ; 所述pMOS管m3、m7、m2、m8、mll、ml5、ml0和ml6的源級(jí)接工作電壓VDD，所述nMOS管m4和ml2的源級(jí)接地；所述pMOS管m3和m7,nMOS管m6和m4,pM0S管mil和ml5以及nMOS管ml2和ml4的柵極均接時(shí)鐘信號(hào)elk ;所述三輸入nMOS管ml的三個(gè)輸入分別接x、y、C(1 ;所述普通反相器INVl和INV2的輸出分別接進(jìn)位輸出信號(hào)c+和所述四輸入nMOS管m9的四個(gè)輸入分別





*`接X、y、C0和其中f的權(quán)重是其余三個(gè)輸入權(quán)重的2倍；所述普通反相器INV3和INV4的輸出分別接本位和信號(hào)s和i;所述穩(wěn)壓箝位電路中pMOS管m2、m8、ml0、ml6的柵極分別接輸出信號(hào)c+、f、S、so
【文檔編號(hào)】H03K19/20GK103716039SQ201310649021
【公開日】2014年4月9日 申請(qǐng)日期:2013年12月4日 優(yōu)先權(quán)日:2013年12月4日
【發(fā)明者】胡曉慧, 杭國(guó)強(qiáng), 周選昌, 楊旸, 章丹艷, 尤肖虎 申請(qǐng)人:浙江大學(xué)城市學(xué)院