用于集成電路的狀態(tài)保持電源門控單元的制作方法
【專利摘要】本公開涉及用于集成電路的狀態(tài)保持電源門控單元。一種狀態(tài)記憶門控電源(SRPG)單元，包括耦接至電源門控電路的保持電路。所述保持電路存儲低功率時段開始之前的所述電源門控電路的狀態(tài)信息。耦接至所述電源門控電路以及電源開關(guān)的第一端的門控電源在非低功率時段提供門控電源電壓至所述電源門控電路。耦接至所述保持電路以及所述電源開關(guān)的第二端的局部電源在所述非低功率時段期間耦接至所述門控電源，并且非門控電源在所述非低功率時段期間通過隔離元件耦接至所述局部電源以隔離所述非門控電源和所述局部電源，并且在所述低功率時段期間耦接所述非門控電源至所述局部電源。
【專利說明】用于集成電路的狀態(tài)保持電源門控單元

【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及數(shù)字集成電路，并且，尤其是涉及一種用于集成電路的狀態(tài)保持電源門控單元。

【背景技術(shù)】
[0002]已經(jīng)開發(fā)了電源門控電路，作為一種降低集成電路功耗的技術(shù)。在集成電路的一個或多個部分或者模塊不需要運行時的時段期間，可以關(guān)閉到這些模塊的電力供給，從而降低由于在這些模塊中的泄漏而導(dǎo)致的功率損耗。當(dāng)模塊需要運行時，執(zhí)行通電(poweron)過程，從而恢復(fù)到該模塊的電力供給并恢復(fù)運行。集成電路的一些功能將需要在整個低功率時段(當(dāng)電力供給關(guān)閉時)保持狀態(tài)數(shù)據(jù)。狀態(tài)保持電源門控(SRPG)已被提出作為一種在低功率時段期間保存狀態(tài)數(shù)據(jù)的方法。為了使用這種技術(shù)，提供保持電路來在到電源門控電路的電源被門控關(guān)斷時，存儲該電源門控電路的狀態(tài)信息。當(dāng)恢復(fù)到所述電源門控電路的電力供給時，集成電路可以快速恢復(fù)到其被掉電之前的狀態(tài)，并繼續(xù)在該狀態(tài)下運行。
[0003]為了在低功率時段期間在保持電路中存儲狀態(tài)信息，保持電路設(shè)置有非門控電源。保持電路典型地被設(shè)計為具有非常低的功率消耗，并因此可以通過必須與用于該部分集成電路的正常門控電源一起提供的弱電力格網(wǎng)供應(yīng)。額外的電力格網(wǎng)可以使放置和路由困難，并且單元設(shè)置太遠還可能引起時序問題。具有更容易放置、路由以及適于集成電路設(shè)計的SRPG單元將是有利的。
[0004]發(fā)明概述
[0005]根據(jù)本公開的一個實施例，提供了一種集成電路，包括:電源門控電路(202)，在低功率時段期間關(guān)閉；保持電路(204)，在非低功率時段的至少一部分耦接至所述電源門控電路(202)，其中所述保持電路(204)在所述低功率時段期間存儲狀態(tài)信息，所述狀態(tài)信息反映所述低功率時段開始之前所述電源門控電路(202)的狀態(tài)；門控電源(206)，耦接至所述電源門控電路(202)和電源開關(guān)(210)的第一端，以在非低功率時段期間提供門控電源電壓至所述電源門控電路(202);局部電源(214)，耦接至所述保持電路(204)和所述電源開關(guān)(210)的第二端，其中在所述非低功率時段期間，所述局部電源(214)通過所述開關(guān)(210)耦接至所述門控電源(206);以及非門控電源(208)，通過隔離元件(212)耦接至所述局部電源(214);其中所述隔離元件(212)在所述非低功率時段期間將所述非門控電源(208)與所述局部電源(214)隔離，并且在所述低功率時段期間將所述非門控電源(208)與所述局部電源(214)耦接。
[0006]根據(jù)本公開的一個實施例，提供了一種從低功率時段恢復(fù)的方法，所述方法包括:在所述低功率時段之前的非低功率時段期間，提供門控電源電壓(206)至電源門控電路(202)以及至開關(guān)(210)的第一端；提供局部電源電壓(214)至與所述電源門控電路耦接的保持電路(204)，所述局部電源電壓(214)與所述開關(guān)(210)的第二端耦接，其中所述開關(guān)(210)在所述非低功率時段期間閉合并且在所述低功率時段期間打開，并且所述局部電源電壓(214)在所述低功率時段期間通過隔離元件(212)耦接至非門控電源(208);在所述低功率時段期間，在所述保持電路(204)處存儲反映所述低功率時段開始之前所述電源門控電路(202)的狀態(tài)的狀態(tài)信息；以及通過閉合所述開關(guān)(210)，并提供所述門控電源電壓至所述電源門控電路(202)，從所述低功率時段恢復(fù)；其中從所述低功率時段恢復(fù)進一步包括，在所述隔離元件(212)處將所述非門控電源(208)與所述局部電源(214)隔離。
[0007]根據(jù)本公開的一個實施例，提供了一種集成電路，包括:第一電力格網(wǎng)(102),率禹接至在低功率時段關(guān)閉的門控電源(206);電源門控電路(202)，在非低功率時段的至少一部分期間耦接至所述第一電力格網(wǎng)；保持電路(204)，在所述非低功率時段的至少一部分期間耦接至所述電源門控電路，其中所述保持電路在所述低功率時段期間存儲在所述低功率時段開始之前所述電源門控電路的狀態(tài)的狀態(tài)信息；第二電力格網(wǎng)(304)，耦接至在所述低功率時段期間不關(guān)閉的非門控電源(208);以及局部電源軌(214)，通過電源開關(guān)(210)耦接至所述第一電力格網(wǎng)并通過隔離元件(212)耦接至所述第二電力格網(wǎng)；其中所述局部電源軌耦接至所述保持電路，并且在所述非低功率時段期間提供所述門控電源電壓至所述保持電路，并在所述低功率時段期間提供所述非門控電源至所述保持電路；其中所述隔離元件在所述非低功率時段期間將所述非門控電源與所述局部電源軌隔離。

【專利附圖】

【附圖說明】
[0008]將參考附圖僅以示例的方式描述本發(fā)明的更多細節(jié)、方面和實施例。在附圖中，同樣的附圖標記用于指示同樣或功能相似的組件。附圖中的組件是出于簡單和清楚而示出的，并不必然按比例繪制。
[0009]圖1是包括傳統(tǒng)的狀態(tài)保持電源門控(SRPG)單元的一部分集成電路的布局的俯視圖；
[0010]圖2是根據(jù)本發(fā)明一個實施例的SRPG單元的示意框圖；
[0011]圖3是包括圖2的SRPG單元的集成電路的部分布局的俯視圖；
[0012]圖4是根據(jù)本發(fā)明一個實施例的SRPG單元的示意性電路圖；
[0013]圖5是根據(jù)本發(fā)明一個實施例的另一個SRPG單元的示意性電路圖；
[0014]圖6是根據(jù)本發(fā)明一個實施例的隔離單元的示意性電路圖；以及
[0015]圖7示出了圖2的SRPG單元在進入和退出低功率狀態(tài)時的電壓電平的圖。

【具體實施方式】
[0016]所示出的本發(fā)明的實施例大部分可以采用本領(lǐng)域中公知的電子元件和電路實現(xiàn)。因此，為了不使本發(fā)明的教導(dǎo)模糊或偏離，將以不超出被認為對于理解和評價本發(fā)明的基本概念所必需的程度對細節(jié)進行說明。
[0017]圖1示出了包括傳統(tǒng)的狀態(tài)保持電源門控(SRPG)單元100和多個另外的邏輯單元106的一部分集成電路的布局。門控VDD102提供主電源，而非門控VDDC104在部分SRPG單元100運行時提供輔助電源至這些電路，但在低功率時段期間被門控關(guān)閉。在低功率時段期間，僅通過非門控VDDC104提供電力至SRPG單元100。
[0018]分立的非門控VDDC104格網(wǎng)的存在由于在設(shè)計中占據(jù)了顯著的硅的面積，以及需要包含VDDC去耦(decap)單元108以在與所述非門控VDDC104相關(guān)聯(lián)的集成電路的操作期間去耦高頻開關(guān)噪聲或IR降，而影響了集成電路的設(shè)計。因此，這樣的配置需要顯著的額外的硅區(qū)域，導(dǎo)致設(shè)計中低的硅利用率。
[0019]另外，硅區(qū)域越大，需要越長的信號線以在單元之間路由信號，這可以引入由于信號噪聲增加而帶來的困難以及信號傳播中的時序問題。
[0020]根據(jù)本發(fā)明的一些實施例，可以消除非門控VDDC電力格網(wǎng)而不影響包括SRPG單元的集成電路的功能或性能。
[0021]現(xiàn)在參考圖2，示出了根據(jù)本發(fā)明一個實施例的SRPG單元200的示意框圖。SRPG單元200包括與保持電路204耦接的電源門控電路202，以允許狀態(tài)數(shù)據(jù)在低功率時段期間存儲在保持電路204中。門控電源(VDD) 206耦接至電源門控電路202以及開關(guān)210。保持電路204耦接至局部電源(VDDC_loc)214。局部電源214耦接至開關(guān)210，從而使得在單元200的正常操作時段期間，開關(guān)210被開關(guān)控制信號220控制以將局部電源214電耦接至門控電源VDD206，以及在低功率時段期間，打開開關(guān)210以隔離局部電源(VDDC_loc) 214和門控電源VDD206。局部電源214還通過隔離電路212和VDDC端子208耦接至非門控VDDC電力格網(wǎng)。
[0022]在電路的正常操作或功能模式期間，開關(guān)210閉合，將門控電源206電耦接至局部電源214，從而門控電源206提供電流至電源門控電路202和保持電路204。當(dāng)門控電源206耦接至局部電源214時，隔離電路212操作來限制電流從非門控VDDC網(wǎng)流到局部電源214中，從而使得在功能模式期間基本上沒有電流從非門控VDDC網(wǎng)流動。
[0023]在低功率時段期間，開關(guān)210打開并將局部電源214與門控電源206隔離。在低功率時段期間，隔離電路212操作來傳導(dǎo)來自VDDC網(wǎng)的有限電流以供應(yīng)保持電路204，同時保持狀態(tài)數(shù)據(jù)。
[0024]在SRPG單元200中，由電源門控電路202和保持電路204在功能模式期間使用的電流基本上全都由門控電源206提供。因此，在保持電路204中的組件的開關(guān)過程中所需的相對較大的電流由門控電源206提供。
[0025]在低功率模式期間，通常，保持電路204所需的唯一電流是與保持電路204的組件相關(guān)聯(lián)的泄漏電流。典型地，該泄漏電流顯著小于電路操作期間的動態(tài)開關(guān)電流。因此，在低功率模式期間必須由VDDC網(wǎng)提供的電流相對較小，例如，在微微安培(pico-ampere)量級。
[0026]根據(jù)一些實施例，SRPG單元200和VDDC網(wǎng)之間的電連接可以包括能夠傳導(dǎo)足夠的電流以滿足保持電路204的泄漏電流需求的通常信號線。
[0027]根據(jù)一些實施例，隔離電路212可以包括二極管，例如其柵極和漏極電耦接來作為二極管操作的PMOS晶體管。在另一些實施例中，可以采用受控開關(guān)裝置。在一個實施例中，VDD網(wǎng)格(電源門控電源)和VDDC(供保持用的非門控電源)之間的優(yōu)選的總體金屬線路由資源比平均約為3: I。在典型的SoC電源軌設(shè)計中，不再需更傳統(tǒng)的VDDC電源帶(power strap),并且VDDC電源傳輸路由基本上可以采用最小金屬寬度線來實現(xiàn)。從VDDC節(jié)省下來的路由軌跡/電源可再分配給VDD電力網(wǎng)格以降低動態(tài)I * R降，以及改善電遷移可靠性。
[0028]圖3提供了包括圖2中的SRPG單元200 (此處標記為308)的集成電路部分的硅布局的示意圖。在圖3的集成電路中，由于對于SPRG單元308，必須由VDDC網(wǎng)提供的電流降低，因此VDDC網(wǎng)304中的導(dǎo)體的尺寸(B卩，寬度)減小，降低了所需硅面積。此外，采用信號線310將SPRG單元308連接至VDDC網(wǎng)304允許消除圖1中VDDC去耦單元108，進一步降低了該設(shè)計的硅面積。這允許為電路功能實現(xiàn)更緊湊的設(shè)計，具有更短信號互連，并因此降低了噪聲并減少了時序問題。
[0029]根據(jù)本發(fā)明的一些實施例，保持電路被配置來在低功率模式期間進一步降低必須從VDDC網(wǎng)提供的通過保持電路的泄漏電流。
[0030]圖4是根據(jù)本發(fā)明一個實施例的SRPG單元的示意性電路圖。在圖4中，由框402表示的電路部分基本對應(yīng)于圖2中的電源門控電路202。類似地，電路元件404基本上對應(yīng)于保持電路204 ;元件410基本對應(yīng)于開關(guān)210 ;并且晶體管412基本對應(yīng)于隔離元件212。局部電源414在功能模式下通過開關(guān)410耦接至VDD，在低功率模式下通過信號引腳408耦接至VDDC網(wǎng)。提供NMOS晶體管416以進一步降低在處于低功率模式時通過開關(guān)410以及在保持電路404中的泄漏電流。
[0031]圖5示出了根據(jù)本發(fā)明一個實施例的另一個SRPG單元的電路圖。圖5中的實施例與圖4所示的類似，元件502對應(yīng)于402 ;504對應(yīng)于404 ;508對應(yīng)于408 ;以及510對應(yīng)于410。在圖5中可以看出，PMOS晶體管512作為VDDC信號引腳508和保持電路504之間的隔離元件。保持電路504還包括NMOS晶體管516以幫助降低通過保持電路504的泄漏電流。
[0032]圖6示出了根據(jù)本發(fā)明一個實施例的隔離單元的電路圖。隔離單元在低功率時段中在被掉電(power down)的第一邏輯部分和在低功率時段期間保持供電并處于功能狀態(tài)的第二邏輯部分之間提供隔離。隔離單元確保在低功率時段期間在第一邏輯部分的輸出上呈現(xiàn)所定義的邏輯電平。在圖6中的隔離單元中，如圖4和5中的SRPG單元那樣，適用類似的布置，以在保持模式期間使用的非開關(guān)電源和開關(guān)電源之間提供隔離。尤其是，開關(guān)610可操作用于將門控電源耦接至局部電源614，而隔離電路612可操作用于限制在非低功率時段期間，即，在電路處于功能模式時，從非門控VDDC網(wǎng)流入局部電源614的電流。
[0033]圖7示出了根據(jù)本發(fā)明實施例的不同操作模式下SRPG單元中的電壓電平的圖。在第一時段期間，SRPG單元處于功能模式，并且到開關(guān)210的控制信號(pgb)220為高，導(dǎo)致門控電源(VDD) 206被耦接至局部電源(VDDC_loc)214。在該時段期間，VDD與VDDC_loc電耦接，并因此處于同樣的電壓電平，保持電路204通過局部電源214接收來自門控電源206的電流。
[0034]當(dāng)集成電路要進入低功率模式時，SRPG單元進入關(guān)閉時段，其中開關(guān)控制信號220的電平取反，打開開關(guān)210并將局部電源214與門控電源206隔離開。由于通過保持電路的泄漏電流的存在，VDDC_loc電壓電平開始下降直到隔離電路212開始導(dǎo)通。電流然后從VDDC網(wǎng)通過隔離元件212流至局部電源214，并且局部電源214的電壓被維持。然后，門控電源206被門控關(guān)斷，并下降至零，進入保持或低功率模式。
[0035]然后可以將保持模式維持適當(dāng)時間，直到集成電路需要再次操作。為了喚醒SRPG單元，首先將門控電源206門控導(dǎo)通，并恢復(fù)至其正常操作電壓。然后，斷言開關(guān)控制信號220，將局部電源214耦接至門控電源206。這導(dǎo)致局部電源的電壓上升以匹配門控電源206的電壓。隨著局部電源214的電壓增加，隔離元件212將停止導(dǎo)通并再次將局部電源從VDDC網(wǎng)隔離。然后，SRPG單元可以正常操作，操作時電流從門控電源206提供至保持電路204。
[0036]如上所述的，本發(fā)明的實施例可以允許在低功率模式下電流通過薄的信號線提供給SRPG單元，而不需要大的VDDC網(wǎng)格。這樣的信號線需要可忽略的表面面積，并因此允許路由VDDC的尺寸降低?？梢詰?yīng)用另外的技術(shù)至SRPG單元以降低在低功率模式期間必須提供的泄漏電流，而不影響功能模式下電路的性能。
[0037]在功能模式下，通過隔離元件，將任何耦合至VDDC網(wǎng)的噪聲與SRPG電路隔離，因此，本發(fā)明的實施例可以具有非常好的抗噪聲能力。在低功率模式期間，由于到大部分集成電路的電源的關(guān)閉，將經(jīng)歷更少的噪聲，并因此無需特別關(guān)注。
[0038]在上述說明書中，已參照本發(fā)明的特定實施例描述了本發(fā)明。然而，顯然的，可以在其中做出各種修改和改變而不偏離如所附權(quán)利要求提出的本發(fā)明的更寬泛的精神和范圍。
[0039]如在此討論的，連接可以是適于從各節(jié)點、單元或直至傳送信號，或傳送信號至各節(jié)點、單元或裝置的任何類型的連接，例如，經(jīng)由中間裝置。因此，除非另有暗示或者說明，連接例如可以是直接連接或間接連接。可以參照作為單個連接、多個連接、單向連接或雙向連接示出或描述連接。然而，不同實施例可以改變連接的實現(xiàn)方式。例如，可以采用若干分立的單向連接而不是雙向連接，反之亦然。此外，可以用串行地或以多路復(fù)用方式傳送多個信號的單個連接代替多個連接。同樣地，承載多個信號的單個連接可以被分離為承載這些信號子集的多個不同的連接。因此，對于傳送信號存在多種選擇。
[0040]盡管在示例中已描述了特定傳導(dǎo)類型或電位極性，但是將理解，傳導(dǎo)類型或電位極性也可以反轉(zhuǎn)。類似地，這里描述的信號可以設(shè)計為正或負邏輯。在負邏輯信號的情況下，信號為低有效，其中邏輯真狀態(tài)對應(yīng)的邏輯電平O。在正邏輯信號的情況下，信號為高有效，其中邏輯真狀態(tài)對應(yīng)邏輯電平I。注意，這里描述的任何信號可被設(shè)計為負或正邏輯信號。因此，在替代實施例中，被描述為正邏輯信號的信號也可以被實現(xiàn)為負邏輯信號，而那些被描述為負邏輯信號的信號也可以被實現(xiàn)為正邏輯信號。
[0041]此外，當(dāng)涉及呈現(xiàn)信號、狀態(tài)位或類似裝置為其邏輯真或邏輯假狀態(tài)時，這里分別使用術(shù)語“斷言”或“設(shè)置”以及“取反”(或“去斷言”或“清空”)。如果邏輯真狀態(tài)為邏輯電平1，則邏輯假狀態(tài)為邏輯電平O。如果邏輯真狀態(tài)為邏輯電平0，則邏輯假狀態(tài)為邏輯電平I。
[0042]本領(lǐng)域技術(shù)人員將認識到邏輯塊之間的界限僅僅是示例性的，并且替代實施例可以合并邏輯塊或電路元件或者在不同邏輯塊或電路元件上施加功能的替代分解。因此，應(yīng)當(dāng)理解，這里描述的結(jié)構(gòu)僅僅是示例性的，事實上可以實現(xiàn)許多實現(xiàn)相同功能的其他結(jié)構(gòu)而不偏離本發(fā)明的精神。
[0043]任何實現(xiàn)同一功能的組件排列被有效“關(guān)聯(lián)”從而實現(xiàn)期望的功能。因此，這里被組合來實現(xiàn)特定功能的任意兩個組件可被視為彼此“關(guān)聯(lián)的”，從而實現(xiàn)期望的功能，而不管架構(gòu)或中間組件。同樣的，如此關(guān)聯(lián)的任意兩個組件還可被視為互相“可操作地連接”或“可操作地耦接”以實現(xiàn)期望的功能。
[0044]此外，本領(lǐng)域技術(shù)人員將認識到，上面描述的操作之間的界限僅僅是示例性的。多個操作可以組合為單個操作，單個操作可分布在若干附加的操作中，并且可以在時間上至少部分重疊執(zhí)行操作。另外，替代實施例可以包括特定操作的多個實例，操作的次序在多個不同其他實施例中可以改變。
[0045]在權(quán)利要求中，任何設(shè)置在括號中的參考標記不應(yīng)被解釋為對權(quán)利要求的限制。詞語“包括”并不排除權(quán)利要求中所羅列的之外的其他元件或步驟的存在。另外，這里使用的術(shù)語“一” (“a”或“an”)定義為一個或多于一個。此外，權(quán)利要求中使用的諸如“至少一個”和“一個或多個”的引語不應(yīng)被解釋為暗示了:由“一”(不定冠詞“a”或“an”對另外的權(quán)利要求元素的引入將任何包含這樣引入的權(quán)利要求元素的特定權(quán)利要求限制到僅包含一個這樣的元素的發(fā)明，即使是在同一個權(quán)利要求中包括引語“一個或多個”或者“至少一個”以及“一”(諸如“a”或“an”的不定冠詞)時也是如此。這同樣適用于“所述”(定冠詞)的使用。除非另有說明，諸如“第一”和“第二”的術(shù)語用于任意區(qū)分這樣的術(shù)語所描述的元素。因此，這些術(shù)語并不必然表示這些元素的時間或其他優(yōu)先次序。在互不相同的權(quán)利要求中引述某些措施這一事實并不表示不能有利地使用這些措施的組合。
【權(quán)利要求】
1.一種集成電路，包括: 電源門控電路(202)，在低功率時段期間關(guān)閉； 保持電路(204)，在非低功率時段的至少一部分耦接至所述電源門控電路(202)，其中所述保持電路(204)在所述低功率時段期間存儲狀態(tài)信息，所述狀態(tài)信息反映所述低功率時段開始之前所述電源門控電路(202)的狀態(tài)； 門控電源(206)，耦接至所述電源門控電路(202)和電源開關(guān)(210)的第一端，以在非低功率時段期間提供門控電源電壓至所述電源門控電路(202)； 局部電源(214)，耦接至所述保持電路(204)和所述電源開關(guān)(210)的第二端，其中在所述非低功率時段期間，所述局部電源(214)通過所述開關(guān)(210)耦接至所述門控電源(206);以及 非門控電源(208)，通過隔離元件(212)耦接至所述局部電源(214)； 其中所述隔離元件(212)在所述非低功率時段期間將所述非門控電源(208)與所述局部電源(214)隔離，并且在所述低功率時段期間將所述非門控電源(208)與所述局部電源(214)耦接。
2.如權(quán)利要求1所述的集成電路，其中所述隔離元件(212)包括下列之一:二極管，和源極端耦接至所述非門控電源(408)并且漏極端和柵極端耦接至所述局部電源(414)的PMOS晶體管。
3.如權(quán)利要求1所述的集成電路，其中所述隔離元件(212)被配置用于降低所述保持電路(204)在所述低功率時段期間的泄漏電流，并隔離噪聲信號，以避免其從所述非門控電源(208)與所述保持電路(204)耦合。
4.如權(quán)利要求1所述的集成電路，其中所述非門控電源(208)包括耦接在所述非門控電源網(wǎng)(304)和所述隔離元件(212)之間的信號線(310)。
5.如權(quán)利要求4所述的集成電路，其中所述信號線(310)將所述隔離元件(212)電耦接至所述非門控電源網(wǎng)(304)。
6.如權(quán)利要求4所述的集成電路，其中所述信號線(310)被配置來限制與所述非門控電源(208)相關(guān)聯(lián)的雜散電容。
7.如權(quán)利要求1所述的集成電路，其中所述保持電路(204)進一步包括一個或多個晶體管(416)，其被配置來降低所述低功率時段期間的泄漏電流。
8.—種從低功率時段恢復(fù)的方法，所述方法包括: 在所述低功率時段之前的非低功率時段期間，提供門控電源電壓(206)至電源門控電路(202)以及至開關(guān)(210)的第一端； 提供局部電源電壓(214)至與所述電源門控電路耦接的保持電路(204)，所述局部電源電壓(214)與所述開關(guān)(210)的第二端耦接，其中所述開關(guān)(210)在所述非低功率時段期間閉合并且在所述低功率時段期間打開，并且所述局部電源電壓(214)在所述低功率時段期間通過隔離元件(212)耦接至非門控電源(208)； 在所述低功率時段期間，在所述保持電路(204)處存儲反映所述低功率時段開始之前所述電源門控電路(202)的狀態(tài)的狀態(tài)信息；以及 通過閉合所述開關(guān)(210)，并提供所述門控電源電壓至所述電源門控電路(202)，從所述低功率時段恢復(fù)； 其中從所述低功率時段恢復(fù)進一步包括，在所述隔離元件(212)處將所述非門控電源(208)與所述局部電源(214)隔離。
9.如權(quán)利要求8所述的方法，進一步包括， 在所述非低功率時段期間將信號(220)斷言，以指示:所述電源門控電路(202)和所述保持電路(204)已進入功能操作模式。
10.如權(quán)利要求8所述的方法，其中所述隔離元件包括二極管和PMOS晶體管(412)中的一個，所述PMOS晶體管的源極端耦接至所述非門控電源(408)并且其漏極端和柵極端耦接至所述局部電源(414)。
11.如權(quán)利要求8所述的方法，其中所述保持電路(204)降低在所述低功率時段期間與所述保持電路(204)相關(guān)聯(lián)的泄漏電流。
12.如權(quán)利要求8所述的方法，進一步包括:利用信號線(310)將所述隔離元件(212)耦接至非門控電源網(wǎng)(304)。
13.如權(quán)利要求8所述的方法，其中所述隔離元件(212)降低在低功率時段期間所述保持電路(204)的泄漏電流，并隔離噪聲信號以免從所述非門控電源(208)與所述保持電路(204)耦接。
14.如權(quán)利要求8所述的方法，進一步包括:耦接在非門控電源網(wǎng)(304)和所述隔離元件(212)之間的信號線(310)。
15.—種集成電路,包括: 第一電力格網(wǎng)(102)，耦接至在低功率時段關(guān)閉的門控電源(206)； 電源門控電路(202)，在非低功率時段的至少一部分期間耦接至所述第一電力格網(wǎng)； 保持電路(204)，在所述非低功率時段的至少一部分期間耦接至所述電源門控電路，其中所述保持電路在所述低功率時段期間存儲在所述低功率時段開始之前所述電源門控電路的狀態(tài)的狀態(tài)信息； 第二電力格網(wǎng)(304)，耦接至在所述低功率時段期間不關(guān)閉的非門控電源(208);以及 局部電源軌(214)，通過電源開關(guān)(210)耦接至所述第一電力格網(wǎng)并通過隔離元件(212)耦接至所述第二電力格網(wǎng)； 其中所述局部電源軌耦接至所述保持電路，并且在所述非低功率時段期間提供所述門控電源電壓至所述保持電路，并在所述低功率時段期間提供所述非門控電源至所述保持電路； 其中所述隔離元件在所述非低功率時段期間將所述非門控電源與所述局部電源軌隔離。
16.如權(quán)利要求15所述的集成電路，其中所述第一電力格網(wǎng)(102)包括電力網(wǎng)格平面(302)，所述第二電力格網(wǎng)(304)包括信號線環(huán)(310)； 其中所述信號線環(huán)包括通常用于路由非電源信號的金屬線，并且基本比所述第一電力格網(wǎng)的電力格網(wǎng)線的寬度窄； 其中所述集成電路包括多個金屬層，并且所述信號線環(huán)利用所述金屬層中的最上面的金屬層。
17.如權(quán)利要求16所述的集成電路，其中所述第一電力格網(wǎng)耦接至沿所述電力網(wǎng)格平面分布的多個去耦電容器，以至少在操作的所述非低功率時段的所述部分期間去耦高頻開關(guān)噪聲或IR降，并且其中所述第二電力格網(wǎng)不具有沿所述信號線環(huán)分布的去耦電容器。
18.如權(quán)利要求15所述的集成電路，其中所述電源開關(guān)包括: PMOS通柵晶體管(410)，其具有耦接至所述局部電源軌的源極端、耦接至所述第一電力格網(wǎng)的漏極端、和柵極端；以及 電源開關(guān)反相器(418)，其輸出端耦接至所述PMOS通柵晶體管的所述柵極端，其輸入端耦接至低功率模式控制信號(Pgb)， 其中在所述非低功率時段期間，所述局部電源軌通過所述PMOS通柵晶體管耦接至所述門控電源。
19.如權(quán)利要求18所述的集成電路，其中所述電源開關(guān)反相器具有通過所述第二電力格網(wǎng)耦接至所述非門控電源的第一電源軌和耦接至地VSS的第二電源軌，并且其中所述電源開關(guān)反相器進一步包括一個或多個NMOS晶體管(416)，其降低在低功率時段期間的泄漏電流。
20.如權(quán)利要求19所述的集成電路，其中所述電源開關(guān)和所述隔離元件中的至少一個包括狀態(tài)保持電源門控(SRPG)單元的一部分。
【文檔編號】H03K17/16GK104467764SQ201310680309
【公開日】2015年3月25日 申請日期:2013年9月25日 優(yōu)先權(quán)日:2013年9月25日
【發(fā)明者】程志宏, 陳志軍, 杜華斌, 王沛東, 章沙雁 申請人:飛思卡爾半導(dǎo)體公司