時間數(shù)字轉換器及數(shù)字鎖相環(huán)的制作方法
【專利摘要】本發(fā)明實施例公開了一種時間數(shù)字轉換器及數(shù)字鎖相環(huán)，涉及通信領域，能夠提供遠高于一個反相器延時的時間精度，同時還可降低電路的復雜度以及功耗、面積。本發(fā)明的方法提供一種時間數(shù)字轉換器，用于數(shù)字鎖相環(huán)，所述時間數(shù)字轉換器包括：延遲電路，用于接收高頻時鐘信號，進行延遲后輸出；游標延時鏈，用于測量所述延遲電路的輸出信號與參考時鐘信號之間的相位差，并轉換為數(shù)字輸出；其中，所述游標延時鏈的量程大于等于所述延遲電路的延遲步長。
【專利說明】時間數(shù)字轉換器及數(shù)字鎖相環(huán)
【技術領域】
[0001]本發(fā)明涉及電子器件，尤其涉及一種時間數(shù)字轉換器及數(shù)字鎖相環(huán)。
【背景技術】
[0002]時間數(shù)字轉換器(Time-to-Digital Converter,TDC)是一種常用的時間間隔測量電路，主要計算參考信號到事件發(fā)生的時間及兩個脈沖信號間的時間間隔，并將時間間隔轉換為數(shù)字信號，目前已被廣泛應用于電子領域，如用于鎖相環(huán)系統(tǒng)中。
[0003]在鎖相環(huán)系統(tǒng)中，時間數(shù)字轉換器用來測量時鐘信號與參考時鐘信號(FrequencyReference, FREF)之間的相位差。傳統(tǒng)時間數(shù)字轉換器采用一個由延時單元(比如反相器)串聯(lián)組成的延時鏈，一個判決電路(比如觸發(fā)器)在延時鏈的節(jié)點對每個延時單元的輸出端采樣，判決電路的輸出信號(即觸發(fā)器鏈的輸出信號)攜帶了振蕩器輸出信號CKV的上升/下降沿與參考時鐘信號FREF上升沿之間的時間信息，缺點是該時間數(shù)字轉換器的精度最高只能達到一個反相器延時的時間間隔。
[0004]現(xiàn)有技術還提供另一種采用游標延時鏈的時間數(shù)字轉換器，可得到好于一個反相器延時的精度。如圖1所示，在這種結構中使用了由延時單元11組成的兩條延時鏈，經(jīng)過延時鏈10中延時單元11的延時為τ i，經(jīng)過延時鏈20中延時單元11的延時為τ2，其中T1> τ2ο當參考時鐘信號FREF和振蕩器輸出信號CKV在各自的延時鏈中傳播時，每經(jīng)過一個延時單元11，它們之間的時間差就增加Tk= (T1-T2)，假設經(jīng)過N (N為自然數(shù))級延時單元11之后，觸發(fā)器鏈12的輸出序列Qm?Q[n+1]發(fā)生了從I到O的轉變，則表示這兩個信號上升沿之間的度量時間差為N.Tk，應該注意其真實時間差應該在(N.TE, (N+1)Te)的范圍之內。理論上來講，通過控制兩條延時鏈中延時單元的延時、和τ2，該時間數(shù)字轉換器可達到任意的時間精度，但是這種結構的缺點在于:第一、需要使用兩條規(guī)模相近的延時鏈，這就意味著更大的電路面積、電路復雜度增加以及更大的功耗；第二、這種結構需游標延時鏈覆蓋一個完整的振蕩器輸出信號CKV的周期(Tcxv),而延時鏈的長度與度量精度成反比，若覆蓋一個完整的振蕩器輸出信號CKV的周期(Tcxv),則所需延時單元的個數(shù)為Tm/T,，假設若振蕩器周期為500ps且需獲得Ips的度量精度，則需要至少500個延時單元，在覆蓋所有PVT (process/voltage/temperature,工藝/電壓/溫度)情況下則需要更多的延時單
J Li ο

【發(fā)明內容】

[0005]本發(fā)明的實施例提供一種時間數(shù)字轉換器及數(shù)字鎖相環(huán)，能夠提供遠高于一個反相器延時的時間精度，同時還可降低電路的復雜度以及功耗、面積。
[0006]為達到上述目的，本發(fā)明的實施例采用如下技術方案:
[0007]第一方面，本發(fā)明的實施例提供一種時間數(shù)字轉換器，用于數(shù)字鎖相環(huán)，所述時間數(shù)字轉換器包括:
[0008]延遲電路，用于接收高頻時鐘信號，進行延遲后輸出；[0009]游標延時鏈，用于測量所述延遲電路的輸出信號與參考時鐘信號之間的相位差，并轉換為數(shù)字輸出；
[0010]其中，所述游標延時鏈的量程大于等于所述延遲電路的延遲步長。
[0011]結合第一方面，在第一方面的第一種可能的實現(xiàn)方式中，所述延遲電路還包括:
[0012]設置單元，用于接收控制信號，并根據(jù)控制信號對所述延遲電路的延遲步數(shù)進行設置。
[0013]結合第一方面或第一方面的第一種可能的實現(xiàn)方式，在第一方面的第二種可能的實現(xiàn)方式中，所述延遲電路為相位插值電路。
[0014]結合第一方面的第二種可能的實現(xiàn)方式，在第一方面的第三種可能的實現(xiàn)方式中，所述相位插值電路，包括:至少兩個差分對管，與所述差分對管相同數(shù)目的可控電流源，以及負載電阻；
[0015]對任一所述差分對管，其兩個柵極分別輸入一對差分高頻時鐘信號，其兩個源極均與一個所述可控電流源的輸出端相連，其兩個漏極分別連接在所述負載電阻的兩端。
[0016]結合第一方面的第三種可能的實現(xiàn)方式，在第一方面的第四種可能的實現(xiàn)方式中，所述可控電流源的控制端輸入，數(shù)字鎖相環(huán)的控制系統(tǒng)產(chǎn)生的控制信號。
[0017]結合第一方面，在第一方面的第五種可能的實現(xiàn)方式中，所述游標延時鏈，包括:
[0018]由第一延時單元串聯(lián)組成的第一延時鏈，并通過開始節(jié)點接收參考時鐘信號；
[0019]由第二延時單元串聯(lián)組成的第二延時鏈，并通過開始節(jié)點接收所述延遲電路的輸出信號；
[0020]多個觸發(fā)器，其中，第N個所述觸發(fā)器的時鐘控制端與所述第一延時鏈的第N個節(jié)點相連，第N個所述觸發(fā)器的數(shù)據(jù)端與所述第二延時鏈的第N個節(jié)點相連，N為不為零的自然數(shù)。
[0021]結合第一方面的第五種可能的實現(xiàn)方式，在第一方面的第六種可能的實現(xiàn)方式中，所述第一延時單元和/或所述第二延時單元為，反相器、緩沖器、電阻器和電容器中的一個或幾個。
[0022]第二方面，本發(fā)明的實施例還提供一種數(shù)字鎖相環(huán)，包括任一項所述的時間數(shù)字轉換器。
[0023]結合第二方面，在第二方面的第一種可能的實現(xiàn)方式中，數(shù)字鎖相環(huán)還包括:鎖相環(huán)的控制系統(tǒng)，所述鎖相環(huán)的控制系統(tǒng)包括:
[0024]控制信號產(chǎn)生單元，用于根據(jù)參考時鐘信號、高頻時鐘信號和數(shù)字鎖相環(huán)的分頻控制字，計算高頻時鐘信號與參考時鐘信號的相位差，并根據(jù)計算出的相位差和時間數(shù)字轉換器中延時電路的延遲步長，產(chǎn)生用于控制所述延遲電路的延時步數(shù)的控制信號。
[0025]本發(fā)明實施例提供一種時間數(shù)字轉換器及設置有該時間數(shù)字轉換器的數(shù)字鎖相環(huán)，其中，時間數(shù)字轉換器包括延遲電路和游標延時鏈，先通過延遲電路對高頻時鐘信號進行延遲，使輸出信號與參考時鐘信號之間的相位差縮小(一般小于延遲電路的一個延遲步長)；然后，再使用游標延時鏈測量延遲電路的輸出信號與參考時鐘信號之間的相位差(此處的相位差以時間來表述)，高頻時鐘信號與參考時鐘信號之間的相位差即為延遲電路的延遲量與游標延時鏈的測量值之和。
[0026]綜上所述，本發(fā)明實施例提供的時間數(shù)字轉換器，其測量精度取決于游標延時鏈的測量精度，遠高于傳統(tǒng)時間數(shù)字轉換器一個反相器延時的時間精度。而且，本發(fā)明實施例中的游標延時鏈只需覆蓋延遲后的輸出信號與參考時鐘信號之間的相位差(即游標延時鏈的量程需要大于等于延遲電路的延遲步長)，因此，本發(fā)明實施例提供的時間數(shù)字轉換器在保證游標延時鏈精度的同時，還可控制游標延時鏈的長度，減小電路復雜度、匹配的難度以及功耗。
【專利附圖】

【附圖說明】
[0027]為了更清楚地說明本發(fā)明實施例中的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其它的附圖。
[0028]圖1為現(xiàn)有時間數(shù)字轉換器的電路示意圖；
[0029]圖2為本發(fā)明實施例一提供的時間數(shù)字轉換器的電路示意圖；
[0030]圖3為本發(fā)明實施例一中的一種相位插值電路的示意圖；
[0031]圖4為本發(fā)明實施例一中游標延時鏈的電路結構圖；
[0032]圖5為本發(fā)明實施例一中的另一種相位插值電路的示意圖；
[0033]圖6為本發(fā)明實施例二提供的數(shù)字鎖相環(huán)的電路結構圖。
[0034]附圖標記
[0035]11-延時單元，10-延時鏈，20-延時鏈，12-觸發(fā)器鏈；
[0036]100-延遲電路，200-游標延時鏈，101-差分對管，102-可控電流源，
[0037]103-負載電阻，104-延遲網(wǎng)絡，105-選擇單元，201-第一延時單元，
[0038]203-第一延時鏈，202-第二延時單元，204-第二延時鏈，205-觸發(fā)器，
[0039]301-壓控振蕩器，302-鎖相環(huán)控制系統(tǒng)，303-控制信號產(chǎn)生單元，
[0040]304-時間數(shù)字轉換器，305-觸發(fā)器。
【具體實施方式】
[0041]下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。
[0042]實施例一
[0043]本發(fā)明實施例提供一種時間數(shù)字轉換器，用于數(shù)字鎖相環(huán)，如圖2所示，所述時間數(shù)字轉換器包括:
[0044]延遲電路100，用于接收高頻時鐘信號CKV，進行延遲后輸出；
[0045]游標延時鏈200，用于測量延遲電路100的輸出信號CKVD與參考時鐘信號FREF之間的相位差，并轉換為數(shù)字輸出，即圖中的QN[1:N]；
[0046]其中，游標延時鏈200的量程大于等于延遲電路100的延遲步長。
[0047]本實施例中時間數(shù)字轉換器用于數(shù)字鎖相環(huán)時，所述高頻時鐘信號CKV可為振蕩器輸出的多相時鐘信號，或者振蕩器輸出信號的分頻信號，所述參考時鐘信號FREF為外部時鐘參考源的輸出信號，一般高頻時鐘信號CKV的頻率遠大于參考時鐘信號FREF的頻率。時間數(shù)字轉換器的輸出序列QN[1:N]攜帶有高頻時鐘信號CKV與參考時鐘信號FREF之間的時間差?目息。
[0048]本實施例先通過延遲電路100對高頻時鐘信號CKV進行延遲，具體延遲量為一已知量，可預先設置。延遲后的輸出信號CKVD與參考時鐘信號FREF之間的相位差縮小(一般小于延遲電路的一個延遲步長)，具體地，若假設延遲電路100對高頻時鐘信號CKV的固有延遲為Λ A，延遲步長為Ttl,當延遲步數(shù)為η時，輸出信號CKVD與高頻時鐘信號CKV之間的相位差，即延遲量At可表示為:Δ t=A tJnTd,其中,η為正整數(shù)，Δ--,鑒于At1是固有延遲，并不影響時間數(shù)字轉換器的測量結果，后文為表述方便，設其值為O。
[0049]經(jīng)過延遲后，輸出信號CKVD與參考時鐘信號FREF之間的相位差縮小，再使用游標延時鏈200測量縮小后的相位差，原理上，本實施例游標延時鏈200的量程至少要覆蓋輸出信號CKVD與參考時鐘信號FREF之間的相位差。需要說明的是，本實施例游標延時鏈200測量到的值相位差采用時間表述，即游標延時鏈200輸出值為與相位差對應的時間間隔，設輸出信號CKVD與參考時鐘信號FREF之間的相位差為Φ，對應的時間間隔為Φ/2 Ji *TCKV，其中，Tckv為高頻時鐘信號CKV的周期。
[0050]具體實施中，經(jīng)延遲電路100延遲后，輸出信號CKVD與參考時鐘信號FREF之間的相位差一般要小于延遲步長Ttl,因此起碼地，游標延時鏈200的量程須滿足大于等于延遲電路100的延遲步長的條件。不過，具體實施時考慮到工作狀態(tài)下待測量相位差有可能發(fā)生漂移，因此，游標延時鏈200的量程應稍大于延遲步長Tc^
[0051]此外，還需要注意的是，為了使延時電路100正常工作，在設計延遲電路100時，最大延時步數(shù)對應的延時總量應大于高頻時鐘信號CKV的一個周期。
[0052]本發(fā)明實施例對延遲電路100、游標延時鏈200的實現(xiàn)方式不做限定，可以是本領域技術人員所熟知的任意 實現(xiàn)方式，只要滿足延遲電路100的延遲量可知，游標延時鏈200的量程大于等于延遲電路100的延遲步長即可。
[0053]本發(fā)明實施例提供的時間數(shù)字轉換器，先通過延遲電路對高頻時鐘信號進行延遲(一般要求延遲量可知，而且延遲量可編程)；然后，再使用游標延時鏈測量延遲后的輸出信號與參考時鐘信號之間的相位差，最終，高頻時鐘信號與參考時鐘信號之間的相位差即延遲電路的延遲量與游標延時鏈的測量值之和。本發(fā)明實施例提供的時間數(shù)字轉換器，測量精度遠高于傳統(tǒng)時間數(shù)字轉換器一個反相器延時的時間精度；而且，時間數(shù)字轉換器中的游標延時鏈只需覆蓋延遲后的輸出信號與參考時鐘信號之間的相位差，因此，在保證游標延時鏈精度的同時，還可控制游標延時鏈的長度，減小電路復雜度、匹配的難度以及功耗；此外，本發(fā)明的延遲電路的延遲量是確定的，便于數(shù)字實現(xiàn)，算法的復雜度大大降低。
[0054]進一步地，本實施例所述延遲電路100可通過設置延遲步數(shù)對延遲量進行設置，較為優(yōu)選地一種實施方式如下:延遲電路100還包括:預設單元，用于接收控制信號，并根據(jù)控制信號對延遲電路100的延遲步數(shù)進行預先設置。本實施例延遲電路100的延遲量實現(xiàn)了動態(tài)可調。更進一步，本實施例所述延時電路100的步長也可調，延時量可編程。
[0055]為了本領域技術人員更好的理解本發(fā)明實施例提供的時間數(shù)字轉換器的結構，下面通過具體的實施例對本發(fā)明提供的時間數(shù)字轉換器進行詳細說明。
[0056]其中，本實施例時間數(shù)字轉換器中的延遲電路為相位插值電路。舉例而言，所述相位插值電路可以如圖3所示，包括:至少兩個差分對管101，與差分對管101相同數(shù)目的可控電流源102，以及負載電阻103 ;對任一差分對管101，其兩個柵極分別輸入一對差分高頻時鐘信號(例如，圖3中左側的差分對管101輸入一對差分高頻時鐘信號CKA和GKA,右側
的差分對管101輸入一對差分高頻時鐘信號CKB和GICB)，其兩個源極均與一個可控電流
源102相連，其兩個漏極分別連接在負載電阻103的兩端。可控電流源103的控制端輸入數(shù)字鎖相環(huán)的控制系統(tǒng)產(chǎn)生的控制信號，可控電流源103輸出電流大小由控制信號決定。圖3中的兩個可控電流源103輸出電流大小分別由控制信號CTRl和CTR2決定，控制信號CTRl和CTR2由數(shù)字鎖相環(huán)的控制系統(tǒng)產(chǎn)生。需要說明的是，差分對管不限于兩個，當然控制信號也不限于CTRl和CTR2。
[0057]其中，本實施例時間數(shù)字轉換器中的游標延時鏈，可以是如圖4所示的結構，該游標延時鏈包括:由第一延時單元201串聯(lián)組成的第一延時鏈203,并通過開始節(jié)點接收參考時鐘信號FREF ;由第二延時單元202串聯(lián)組成的第二延時鏈204，并通過開始節(jié)點接收延遲電路的輸出信號CKVD ;多個觸發(fā)器205，其中，第N個觸發(fā)器205的時鐘控制端與第一延時鏈的第N個節(jié)點相連，第N個觸發(fā)器的數(shù)據(jù)端與所述第二延時鏈的第N個節(jié)點相連，N為不為零的自然數(shù)。具體而言，第N個觸發(fā)器205通過第一延時鏈的第N個節(jié)點接收第一信號，通過第二延時鏈的第N個節(jié)點接收第二信號，觸發(fā)器205在第一信號的控制下對第二信號進行采樣并輸出。
[0058]其中，第一延時單元201和/或第二延時單元202可為，反相器、緩沖器、電阻器和電容器中的一個或幾個。例如，本實施例圖4中由兩種延時的反相器(即第一延時單元201和第二延時單元202)分別組成兩條延時鏈，圖4中的觸發(fā)器205為觸發(fā)器。
[0059]本實施例時間數(shù)字轉換器工作原理如下:相位插值電路的輸入信號CKV —般為多相時鐘，相位插值電路取多相時鐘中相鄰的兩項(例如CKA和CKB)進行插值操作，從而得到插值后的時鐘CKVD。具體地，假設CKA和CKB的相位差為ph_delta (假設CKA的相位領先CKB，一般情況下，CKA 一個周期的時間Tcxv應該是ph_delta的整數(shù)倍，記為TeKV=j*ph_deIta)，則通過調節(jié)CTRl和CTR2可得到相位位于CKA和CKB之間的輸出信號CKVD，假設相位插值電路可將ph_delta均分為N份，則CKVD和CKA之間的相位差可以表示為
【權利要求】
1.一種時間數(shù)字轉換器，用于數(shù)字鎖相環(huán)，其特征在于，所述時間數(shù)字轉換器包括: 延遲電路，用于接收高頻時鐘信號，進行延遲后輸出； 游標延時鏈，用于測量所述延遲電路的輸出信號與參考時鐘信號之間的相位差，并轉換為數(shù)字輸出； 其中，所述游標延時鏈的量程大于等于所述延遲電路的延遲步長。
2.根據(jù)權利要求1所述的時間數(shù)字轉換器，其特征在于，所述延遲電路還包括: 設置單元，用于接收控制信號，并根據(jù)控制信號對所述延遲電路的延遲步數(shù)進行設置。
3.根據(jù)權利要求1或2所述的時間數(shù)字轉換器，其特征在于，所述延遲電路為相位插值電路。
4.根據(jù)權利要求3所述的時間數(shù)字轉換器，其特征在于，所述相位插值電路，包括:至少兩個差分對管，與所述差分對管相同數(shù)目的可控電流源，以及負載電阻； 對任一所述差分對管，其兩個柵極分別輸入一對差分高頻時鐘信號，其兩個源極均與一個所述可控電流源的輸出端相連，其兩個漏極分別連接在所述負載電阻的兩端。
5.根據(jù)權利要求4所述的時間數(shù)字轉換器，其特征在于， 所述可控電流源的控制端輸入，數(shù)字鎖相環(huán)的控制系統(tǒng)產(chǎn)生的控制信號。
6.根據(jù)權利要求1所述的時間數(shù)字轉換器，其特征在于，所述游標延時鏈，包括: 由第一延時單元串聯(lián)組成的第一延時鏈，并通過開始節(jié)點接收參考時鐘信號； 由第二延時單元串聯(lián)組成的第二延時鏈，并通過開始節(jié)點接收所述延遲電路的輸出信號; 多個觸發(fā)器，其中，第N個所述觸發(fā)器的時鐘控制端與所述第一延時鏈的第N個節(jié)點相連，第N個所述觸發(fā)器的數(shù)據(jù)端與所述第二延時鏈的第N個節(jié)點相連，N為不為零的自然數(shù)。
7.根據(jù)權利要求6所述的時間數(shù)字轉換器，其特征在于，所述第一延時單元和/或所述第二延時單元為， 反相器、緩沖器、電阻器和電容器中的一個或幾個。
8.一種數(shù)字鎖相環(huán)，其特征在于，包括權利要求1-7任一項所述的時間數(shù)字轉換器。
9.根據(jù)權利要求8所述的數(shù)字鎖相環(huán)，其特征在于，還包括:鎖相環(huán)的控制系統(tǒng)，所述鎖相環(huán)的控制系統(tǒng)包括: 控制信號產(chǎn)生單元，用于根據(jù)參考時鐘信號、高頻時鐘信號和數(shù)字鎖相環(huán)的分頻控制字，計算高頻時鐘信號與參考時鐘信號的相位差，并根據(jù)計算出的相位差和時間數(shù)字轉換器中延時電路的延遲步長，產(chǎn)生用于控制所述延遲電路的延時步數(shù)的控制信號。
【文檔編號】H03L7/099GK103840830SQ201310717183
【公開日】2014年6月4日 申請日期:2013年12月23日 優(yōu)先權日:2013年12月23日
【發(fā)明者】周盛華, 李曉宇 申請人:華為技術有限公司