一種cmos器件電源上下電輸出三態(tài)控制電路的制作方法
【專利摘要】本發(fā)明公開了一種CMOS器件電源上下電輸出三態(tài)控制電路，包括MOS管串阻分壓電路，PMOS開關(guān)管和整形濾波電路；整形濾波電路包括一個(gè)等效成電容的PMOS晶體管耦接在PMOS開關(guān)管的柵端和電源端之間、一個(gè)等效成電容的NMOS晶體管耦接在PMOS開關(guān)管的漏端和電源端之間和一個(gè)緩沖器電路連接PMOS開關(guān)管的漏端和控制電路輸出端；本發(fā)明用途是在器件的電源上電或下電低于設(shè)置的閾值電平時(shí)，控制器件輸出端口保持為高阻態(tài)，從而維持器件輸出總線上信號傳輸?shù)恼_性和保護(hù)器件不被損壞；在器件的電源上下電高于設(shè)置的閾值電平時(shí)，本發(fā)明控制電路釋放對所控制器件輸出端口的控制權(quán)，由器件輸出使能信號OE來控制器件輸出端口的三態(tài)。
【專利說明】—種CMOS器件電源上下電輸出三態(tài)控制電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種CMOS器件電源上下電輸出三態(tài)控制電路，特別是一種在器件電源上電或下電低于設(shè)置的閾值電平值時(shí)，控制器件輸出端口保持高阻態(tài)的電路結(jié)構(gòu)，屬于器件控制領(lǐng)域。
【背景技術(shù)】
[0002]隨著集成電路產(chǎn)業(yè)的高速發(fā)展，以及應(yīng)用環(huán)境的愈發(fā)復(fù)雜多變，對于保證總線傳輸信號完整性的要求變得越來越重要。單板的帶電插拔是在通訊設(shè)備中一項(xiàng)重要的應(yīng)用功能，為了實(shí)現(xiàn)單板的帶電插拔，需要相應(yīng)的接口器件滿足一定的特性。傳統(tǒng)的接口器件在電源正常供電的模式下，可以通過使能信號選擇器件輸出端是否工作在高阻狀態(tài)，以保證總線上信號傳輸?shù)耐暾?。但是如果在電源非正常供電的模式下，特別是在電源上電或下電過程中，傳統(tǒng)的接口器件往往無法正?？刂戚敵龆斯ぷ髟诟咦锠顟B(tài)，容易導(dǎo)致總線上信號傳輸時(shí)的錯(cuò)誤翻轉(zhuǎn)，甚至接口器件的損壞。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的技術(shù)解決問題是:克服現(xiàn)有技術(shù)的不足，提供了一種結(jié)構(gòu)簡單實(shí)用的控制電路結(jié)構(gòu)，可以在器件電源上電或下電過程中有效控制器件輸出端工作狀態(tài)，尤其是電源上電或下電低于某一設(shè)計(jì)的閾值電平時(shí)，強(qiáng)制器件輸出端口保持高阻狀態(tài)，保證總線上的信號傳輸在器件電源非正常工作模式下能夠維持完整性。
[0004]本發(fā)明的技術(shù)解決方案是:器件輸出端口的三態(tài)由兩個(gè)控制信號來控制，一個(gè)是本發(fā)明的控制電路，一個(gè)是輸出使能信號(Output Enable, 0E),當(dāng)電源上電或下電低于設(shè)定的正常供電閾值電平時(shí)，本發(fā)明控制電路輸出端Q輸出信號0,器件輸出端口此時(shí)被置為高阻態(tài)；當(dāng)電源上電或下電高于設(shè)定的正常供電閾值電平時(shí)，本發(fā)明控制電路輸出端Q輸出信號1，此時(shí)若OE輸出為1，器件輸出端口被置為高阻態(tài)，若OE輸出為0，器件輸出端口由器件的內(nèi)部邏輯電路決定輸出為高或低。
[0005]本發(fā)明的控制電路是一種CMOS器件電源上下電輸出三態(tài)控制電路，包括MOS管串阻分壓電路，PMOS開關(guān)管P5和整形濾波電路。MOS管串阻分壓電路由電阻R3和電阻R4組成，電阻R3的一端和電阻R4的一端相連，并作為MOS串阻分壓電路的輸出端，與PMOS開關(guān)管P5的柵端相連，電阻R3的另一端與電源電壓Vcc相連，電阻R4的另一端與地相連。PMOS開關(guān)管P5的源端和襯底端都與電源電壓Vcc相連，漏端與電阻R6的一端相連，并與輸出緩沖器的輸入端相連，電阻R6的另一端與地相連。整形濾波電路由電容C7，電容C8和輸出緩沖器組成，電容C7的一端與PMOS開關(guān)管P5的柵端相連，另一端與電源電壓Vcc相連，電容C8的一端與PMOS開關(guān)管P5的漏端相連,另一端與電源電壓Vcc相連,輸出緩沖器的輸入端與PMOS開關(guān)管P5的漏端相連,輸出緩沖器的輸出端作為本發(fā)明控制電路的輸出端輸出控制信號。
[0006]MOS管串阻分壓電路通過調(diào)整電阻R3和電阻R4的阻值比，在節(jié)點(diǎn)A得到電源電壓Vcc的比例分壓值，并連接至PMOS開關(guān)管P5的柵端，控制PMOS開關(guān)管P5的導(dǎo)通與關(guān)斷。
[0007]在電源上電或者下電的過程中，當(dāng)MOS管串阻分壓電路的輸出節(jié)點(diǎn)A的電壓與電源電壓Vcc的壓差低于PMOS開關(guān)管P5的導(dǎo)通閾值電壓時(shí)，PMOS開關(guān)管P5處于關(guān)斷狀態(tài)，電阻R6將節(jié)點(diǎn)B拉低至零電位，即控制電路輸出為O的控制信號，強(qiáng)制將器件輸出端口置為高阻態(tài)；當(dāng)MOS管串阻分壓電路的輸出節(jié)點(diǎn)A的電壓與電源電壓Vcc的壓差高于PMOS開關(guān)管P5的導(dǎo)通閾值電壓時(shí)，PMOS開關(guān)管P5處于開啟狀態(tài)，由于PMOS開關(guān)管P5設(shè)計(jì)的導(dǎo)通電阻相對于電阻R6的阻值較小，所以節(jié)點(diǎn)B的電位與電源電壓Vcc保持相同，即控制電路輸出為I的控制信號，此時(shí)器件在電源電壓Vcc供電下可以正常工作,上下電輸出三態(tài)控制電路釋放對器件輸出端口的控制權(quán)，由器件輸出使能信號OE來控制器件輸出端口的三態(tài)；通過選擇不同閾值電壓的PMOS開關(guān)管P5或者選擇不同電阻R3和電阻R4的阻值比，可以設(shè)計(jì)出不同電源電壓閾值電平的控制電路，使控制電路輸出節(jié)點(diǎn)Q的電平隨電源電壓上下電至此閾值電平時(shí)發(fā)生翻轉(zhuǎn)。
[0008]整形濾波電路中的電容C7保證當(dāng)電源電壓Vcc出現(xiàn)非上下電的波動(dòng)時(shí)，不會導(dǎo)致節(jié)點(diǎn)B電平出現(xiàn)錯(cuò)誤的翻轉(zhuǎn)使輸出控制信號錯(cuò)誤；電容C8保證當(dāng)PMOS開關(guān)管P5導(dǎo)通或者關(guān)斷的瞬間，避免由于時(shí)鐘饋通效應(yīng)使節(jié)點(diǎn)B輸出較大的毛刺；輸出緩沖器是將節(jié)點(diǎn)B的電平整形后傳送給本發(fā)明控制電路輸出端Q，提高了控制電路輸出端Q的驅(qū)動(dòng)能力和輸出阻抗。
[0009]本發(fā)明和現(xiàn)有技術(shù)相比的優(yōu)點(diǎn)在于:
[0010](I)本發(fā)明設(shè)計(jì)一種CMOS器件的控制電路，通過設(shè)計(jì)一電源電壓閾值電平，當(dāng)器件電源電壓上電還未達(dá)到這一閾值電平，或者電源電壓下電低于這一閾值電平時(shí)，器件供電不足無法正常工作，該控制電路輸出信號0，強(qiáng)制使器件輸出端置為高阻態(tài)，不會導(dǎo)致器件在上電或下電過程中，對總線信號產(chǎn)生干擾，影響總線信號傳輸?shù)耐暾陨踔翆?dǎo)致器件的損壞。
[0011](2)當(dāng)器件電源電壓上電超過這一閾值電平，或者電源電壓下電還未低于這一閾值電平時(shí)，電源電壓供電可以滿足器件正常工作，該控制電路輸出信號I，此時(shí)控制電路釋放對器件輸出端口的控制權(quán)，由器件輸出使能信號OE來控制器件輸出端口的三態(tài)。
[0012](3)在標(biāo)準(zhǔn)CMOS工藝下進(jìn)行仿真，由本發(fā)明最終輸出的控制信號波形圖仿真結(jié)果可知，本發(fā)明預(yù)設(shè)置的電源電壓閾值電平為2.1V，當(dāng)電源電壓上電還未達(dá)到2.1V或者電源電壓下電低于2.1V時(shí)，器件供電不足無法正常工作，該控制電路輸出信號0，強(qiáng)制使器件輸出端置為高阻態(tài)；當(dāng)電源電壓上電超過2.1V或者電源電壓下電還未低于2.1V時(shí)，電源電壓供電可以滿足器件正常工作，該控制電路輸出信號I，此時(shí)控制電路釋放對器件輸出端口的控制權(quán)，由器件輸出使能信號OE來控制器件輸出端口的三態(tài)。
【專利附圖】

【附圖說明】
[0013]圖1為本發(fā)明的CMOS器件電源上下電輸出三態(tài)控制電路結(jié)構(gòu)圖；
[0014]圖2為本發(fā)明的CMOS器件電源上下電輸出三態(tài)控制電路中節(jié)點(diǎn)B電平隨電源上下電的變化仿真波形圖。
[0015]圖3為本發(fā)明的CMOS器件電源上下電輸出三態(tài)控制電路輸出端Q電平隨電源上下電的變化仿真波形圖?！揪唧w實(shí)施方式】
[0016]如圖1所示，為本發(fā)明一種CMOS器件電源上下電輸出三態(tài)控制電路的結(jié)構(gòu)圖，包括MOS管串阻分壓電路1，PMOS開關(guān)管P5和整形濾波電路2。MOS管串阻分壓電路I包括電阻R3和電阻R4，整形濾波電路2包括電容C7，電容C8和輸出緩沖器9。
[0017]本發(fā)明中所用到的MOS管均為增強(qiáng)型MOS管。
[0018]在器件電源上電或下電的過程中，MOS管串阻分壓電路I通過電阻R3和電阻R4的分壓，在節(jié)點(diǎn)A得到電源電壓Vcc的比例分壓值，并連接至PMOS開關(guān)管P5的柵端，控制PMOS開關(guān)管P5的導(dǎo)通與關(guān)斷。當(dāng)MOS管串阻分壓電路I的輸出節(jié)點(diǎn)A的電壓與電源電壓Ncc的壓差低于PMOS開關(guān)管P5的導(dǎo)通閾值電壓時(shí)，PMOS開關(guān)管P5處于關(guān)斷狀態(tài)，電阻R6將節(jié)點(diǎn)B拉低至零電位，即控制電路輸出為0的控制信號，強(qiáng)制將器件輸出端口置為高阻態(tài)；當(dāng)MOS管串阻分壓電路I的輸出節(jié)點(diǎn)A的電壓與電源電壓Vcc的壓差高于PMOS開關(guān)管P5的導(dǎo)通閾值電壓時(shí)，PMOS開關(guān)管P5處于開啟狀態(tài)，由于PMOS開關(guān)管P5設(shè)計(jì)的導(dǎo)通電阻相對于電阻R6的阻值較小，所以節(jié)點(diǎn)B的電位與電源電壓Vcc保持相同，即控制電路輸出為I的控制信號，此時(shí)控制電路釋放對器件輸出端口的控制權(quán)，由器件輸出使能信號OE來控制器件輸出端口的三態(tài)。電容C7保證當(dāng)電源電壓Vcc出現(xiàn)非上下電的波動(dòng)時(shí)，不會導(dǎo)致節(jié)點(diǎn)B電平出現(xiàn)錯(cuò)誤的翻轉(zhuǎn)使輸出控制信號錯(cuò)誤；電容CS保證當(dāng)PMOS開關(guān)管P5導(dǎo)通或者關(guān)斷的瞬間，不會由于時(shí)鐘饋通效應(yīng)使節(jié)點(diǎn)B輸出較大的毛刺；輸出緩沖器9的作用是將節(jié)點(diǎn)B的電平整形后傳送給控制電路輸出端Q，提高了控制電路輸出端Q的驅(qū)動(dòng)能力和輸出阻抗。
[0019]如圖2所示，為本發(fā)明的CMOS器件電源上下電輸出三態(tài)控制電路中節(jié)點(diǎn)B電平隨電源上下電的變化仿真波形圖，圖中電源電壓Vcc正常供電電平為3.3V，設(shè)計(jì)的電源電壓Vcc的閾值電平值為2.1V，實(shí)際設(shè)計(jì)時(shí)此電源電壓閾值電平值可以通過選取不同導(dǎo)通閾值電壓的PMOS開關(guān)管P5或者不同的電阻R3和電阻R4的阻值比來重新設(shè)計(jì)。通過仿真波形圖2可以看出，當(dāng)電源電壓Vcc上電還未達(dá)到2.1V或者下電低于2.1V時(shí)，節(jié)點(diǎn)B為低電平，即控制電路輸出為0的控制信號，強(qiáng)制將器件輸出端口置為高阻態(tài)；當(dāng)電源電壓Vcc上電達(dá)到2.1V或者下電還未低于2.1V時(shí)，節(jié)點(diǎn)B的電平與電源電壓Vcc保持相同，即控制電路輸出為I的控制信號，此時(shí)控制電路釋放對器件輸出端口的控制權(quán)，由器件輸出使能信號OE來控制器件輸出端口的三態(tài)。
[0020]如圖3所示，為本發(fā)明的CMOS器件電源上下電輸出三態(tài)控制電路的輸出端Q電平隨電源上下電的變化仿真波形圖，通過仿真波形圖3可以看出，節(jié)點(diǎn)B的電平通過整形濾波電路2的整形濾波以后，受寄生效應(yīng)影響變小，使得控制電路輸出端Q的波形變化更陡峭，信號響應(yīng)翻轉(zhuǎn)更迅速。
[0021]本發(fā)明有兩點(diǎn)需要注意:
[0022]1、如圖2和圖3所示，在電源上電或下電過程中，當(dāng)電源電壓Vcc的值非常小的時(shí)候，由于電路中MOS管存在寄生效應(yīng)，所以控制電路的輸出信號會有非理想波動(dòng)，因?yàn)榇瞬▌?dòng)幅值相對于電源電壓值而言非常小，所以不會影響電路整體的工作情況。
[0023]2、由于控制電路的整形濾波電路2中電容C7和電容C8的存在，所以要求電源的上電或下電速度不能過快。
[0024]本說明書中未作詳細(xì)描述的內(nèi)容屬本領(lǐng)域?qū)I(yè)技術(shù)人員的公知技術(shù)。
【權(quán)利要求】
1.一種CMOS器件電源上下電輸出三態(tài)控制電路，其特征在于:包括MOS管串阻分壓電路(1)，PMOS開關(guān)管P5和整形濾波電路(2) ;M0S管串阻分壓電路(I)由電阻R3和電阻R4組成，電阻R3的一端和電阻R4的一端相連，并作為MOS串阻分壓電路(I)的輸出端，與PMOS開關(guān)管P5的柵端相連，電阻R3的另一端與電源電壓Vcc相連，電阻R4的另一端與地相連；PMOS開關(guān)管P5的源端和襯底端都與電源電壓Vcc相連，漏端與電阻R6的一端相連，并與輸出緩沖器(9)的輸入端相連，電阻R6的另一端與地相連；整形濾波電路(2)由電容C7，電容C8和輸出緩沖器(9)組成，電容C7的一端與PMOS開關(guān)管P5的柵端相連，另一端與電源電壓Vcc相連，電容C8的一端與PMOS開關(guān)管P5的漏端相連,另一端與電源電壓Vcc相連,輸出緩沖器(9)的輸入端與PMOS開關(guān)管P5的漏端相連，輸出緩沖器(9)的輸出端作為本發(fā)明控制電路的輸出端。
2.根據(jù)權(quán)利要求1所述的一種CMOS器件電源上下電輸出三態(tài)控制電路，其特征在于:MOS管串阻分壓電路(I)通過調(diào)整電阻R3和電阻R4的阻值比，在節(jié)點(diǎn)A得到電源電壓Vcc的比例分壓值，并連接至PMOS開關(guān)管P5的柵端，控制PMOS開關(guān)管P5的導(dǎo)通與關(guān)斷。
3.根據(jù)權(quán)利要求1所述的一種CMOS器件電源上下電輸出三態(tài)控制電路，其特征在于:在電源上電或者下電的過程中，當(dāng)MOS管串阻分壓電路(I)的輸出節(jié)點(diǎn)A的電壓與電源電壓Vcc的壓差低于PMOS開關(guān)管P5的導(dǎo)通閾值電壓時(shí)，PMOS開關(guān)管P5處于關(guān)斷狀態(tài)，電阻R6將節(jié)點(diǎn)B拉低至零電位，即控制電路輸出為O的控制信號，強(qiáng)制將器件輸出端口置為高阻態(tài)；當(dāng)MOS管串阻分壓電路(I)的輸出節(jié)點(diǎn)A的電壓與電源電壓Vcc的壓差高于PMOS開關(guān)管P5的導(dǎo)通閾值電壓時(shí)，PMOS開關(guān)管P5處于開啟狀態(tài)，由于PMOS開關(guān)管P5設(shè)計(jì)的導(dǎo)通電阻相對于電阻R6的阻值較小，所以節(jié)點(diǎn)B的電位與電源電壓Vcc保持相同，即控制電路輸出為I的控制信號，此時(shí)器件在電源電壓Vcc供電下可以正常工作,上下電輸出三態(tài)控制電路釋放對器件輸出端口的控制權(quán)，由器件輸出使能信號OE來控制器件輸出端口的三態(tài)；通過選擇不同閾值電壓的PMOS開關(guān)管P5或者選擇不同電阻R3和電阻R4的阻值比，可以設(shè)計(jì)出不同電源電壓閾值電平的控制電路，使控制電路輸出節(jié)點(diǎn)Q的電平隨電源電壓上下電至此閾值電平時(shí)發(fā)生翻轉(zhuǎn)。
4.根據(jù)權(quán)利要求1所述的一種CMOS器件電源上下電輸出三態(tài)控制電路，其特征在于:整形濾波電路(2)中的電容C7保證當(dāng)電源電壓Vcc出現(xiàn)非上下電的波動(dòng)時(shí)，不會導(dǎo)致節(jié)點(diǎn)B電平出現(xiàn)錯(cuò)誤的翻轉(zhuǎn)使輸出控制信號錯(cuò)誤；電容CS保證當(dāng)PMOS開關(guān)管P5導(dǎo)通或者關(guān)斷的瞬間，避免由于時(shí)鐘饋通效應(yīng)使節(jié)點(diǎn)B輸出較大的毛刺；輸出緩沖器(9)是將節(jié)點(diǎn)B的電平整形后傳送給本發(fā)明控制電路輸出端Q，提高了控制電路輸出端Q的驅(qū)動(dòng)能力和輸出阻抗。
【文檔編號】H03K17/687GK103746681SQ201310718846
【公開日】2014年4月23日 申請日期:2013年12月24日 優(yōu)先權(quán)日:2013年12月24日
【發(fā)明者】劉玉清, 岳素格, 李申 申請人:北京時(shí)代民芯科技有限公司, 北京微電子技術(shù)研究所