Dac電壓輸出控制方法、裝置和晶振的頻率補(bǔ)償系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種DAC電壓輸出控制方法、裝置和晶體振蕩器的頻率補(bǔ)償系統(tǒng)。所述方法包括：獲取設(shè)定時(shí)間間隔內(nèi)DAC待輸出的第一電壓值；根據(jù)所述第一電壓值計(jì)算所述設(shè)定時(shí)間間隔內(nèi)的目標(biāo)電壓范圍，根據(jù)所述目標(biāo)電壓范圍，在所述設(shè)定時(shí)間間隔內(nèi)確定待輸出的第二電壓值及對(duì)應(yīng)的輸出時(shí)間段；調(diào)整所述DAC在所述輸出時(shí)間段輸出所述第二電壓值。本發(fā)明實(shí)現(xiàn)了在不顯著增加成本投入，不減小DAC輸出電壓取值范圍的前提下，提高DAC輸出電壓的精度。
【專利說(shuō)明】DAC電壓輸出控制方法、裝置和晶振的頻率補(bǔ)償系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子電路和數(shù)字信號(hào)處理領(lǐng)域，尤其涉及一種DAC電壓輸出控制方法、裝置和晶體振蕩器的頻率補(bǔ)償系統(tǒng)。
【背景技術(shù)】
[0002]數(shù)據(jù)轉(zhuǎn)換器,典型的,數(shù)模轉(zhuǎn)換器(DAC, Digital to Analog Converter)和模數(shù)轉(zhuǎn)換器(ADC, AnalogtoDigital Converter),普遍應(yīng)用于精密儀器、工業(yè)自動(dòng)化、醫(yī)療設(shè)備和自動(dòng)化測(cè)試等領(lǐng)域中。簡(jiǎn)單來(lái)說(shuō)，DAC通過(guò)一個(gè)模擬的參考電壓Vref和一個(gè)電阻梯隊(duì)網(wǎng)絡(luò)產(chǎn)生以參考電壓為基準(zhǔn)的分?jǐn)?shù)值的權(quán)電流和權(quán)電壓，通過(guò)數(shù)碼輸入量控制的一組開(kāi)關(guān)決定哪一些電流或者電壓相加起來(lái)形成輸出量。所謂的權(quán)，就是二進(jìn)制的每一位代表的值。
[0003]舉例而言，一個(gè)DAC的參考電壓為8V，DAC的輸入位數(shù)為3位，則該DAC的模擬電壓的輸出范圍為[0，8]V，電壓分辨率為8/23=lV，也就是說(shuō)，該DAC輸出電壓的最小變化量為IV，通過(guò)設(shè)置DAC的數(shù)字輸入端的二進(jìn)制輸入信號(hào)(000?111)，進(jìn)而實(shí)現(xiàn)DAC輸出O?8V之間不同的模擬信號(hào)。由此可見(jiàn)，電壓分辨率是DAC非常重要的參數(shù)，DAC的輸入位數(shù)越高，電壓分辨率的值就越小，DAC輸出的電壓信號(hào)的精度也就越高。
[0004]在現(xiàn)有技術(shù)中，提高DAC精度的方式主要有兩種:(I)通過(guò)改進(jìn)DAC的硬件構(gòu)造，提聞DAC的輸入位數(shù)，從而提聞DAC精度；(2)減小參考電壓Vref,進(jìn)而減小電壓分辨率的值，從而使得DAC達(dá)到更高精度。其中，第一種方式的主要缺點(diǎn)是成本昂貴，第二種方式的缺點(diǎn)是限制了輸出電壓的取值范圍，局限性大。

【發(fā)明內(nèi)容】

[0005]有鑒于此，本發(fā)明提供一種DAC電壓輸出控制方法、裝置和晶體振蕩器的頻率補(bǔ)償系統(tǒng)。在不顯著增加成本投入，不減小DAC輸出電壓取值范圍的前提下，提高DAC輸出電壓的精度。
[0006]在第一方面，本發(fā)明實(shí)施例提供了一種DAC電壓輸出控制方法,包括:
[0007]獲取設(shè)定時(shí)間間隔內(nèi)DAC待輸出的第一電壓值；
[0008]根據(jù)所述第一電壓值計(jì)算所述設(shè)定時(shí)間間隔內(nèi)的目標(biāo)電壓范圍，根據(jù)所述目標(biāo)電壓范圍，在所述設(shè)定時(shí)間間隔內(nèi)確定待輸出的第二電壓值及對(duì)應(yīng)的輸出時(shí)間段；
[0009]調(diào)整所述DAC在所述輸出時(shí)間段輸出所述第二電壓值。
[0010]在第二方面，本發(fā)明實(shí)施例提供了一種數(shù)模轉(zhuǎn)換器DAC電壓輸出控制裝置，包括:
[0011]第一電壓值獲取單兀，用于獲取設(shè)定時(shí)間間隔內(nèi)DAC待輸出的第一電壓值；
[0012]輸出參數(shù)確定單元，用于根據(jù)所述第一電壓值計(jì)算所述設(shè)定時(shí)間間隔內(nèi)的目標(biāo)電壓范圍，根據(jù)所述目標(biāo)電壓范圍在所述設(shè)定時(shí)間間隔內(nèi)確定待輸出的第二電壓值及對(duì)應(yīng)的輸出時(shí)間段；
[0013]DAC調(diào)整單元，用于調(diào)整所述DAC在所述輸出時(shí)間段輸出所述第二電壓值。
[0014]在第三方面，本發(fā)明實(shí)施例提供了一種晶體振蕩器的頻率補(bǔ)償系統(tǒng)，包括:控制器、數(shù)模轉(zhuǎn)換器DAC和晶體振蕩器；所述控制器的控制端口與所述DAC的數(shù)字信號(hào)輸入端口相連，所述DAC的模擬信號(hào)輸出端與所述晶體振蕩器的控制電壓端相連，其中:
[0015]所述控制器包括:
[0016]第一電壓值獲取單元，用于獲取設(shè)定時(shí)間間隔內(nèi)DAC待輸出的第一電壓值；
[0017]輸出參數(shù)確定單元，用于根據(jù)所述第一電壓值計(jì)算所述設(shè)定時(shí)間間隔內(nèi)的目標(biāo)電壓范圍，根據(jù)所述目標(biāo)電壓范圍在所述設(shè)定時(shí)間間隔內(nèi)確定待輸出的第二電壓值及對(duì)應(yīng)的輸出時(shí)間段；
[0018]DAC調(diào)整單元，用于調(diào)整所述DAC在所述輸出時(shí)間段輸出所述第二電壓值。
[0019]所述DAC用于根據(jù)所述控制器發(fā)送的控制信號(hào)，向所述晶體振蕩器的控制電壓端輸出所述第二電壓值；
[0020]所述晶體振蕩器用于根據(jù)所述第二電壓值，對(duì)自身的晶振頻率進(jìn)行微調(diào)。
[0021]本發(fā)明實(shí)施例針對(duì)DAC的輸出電壓在很多應(yīng)用中無(wú)需實(shí)時(shí)改變的實(shí)際情況，通過(guò)首先判斷一段預(yù)定時(shí)間t內(nèi)，DAC的期望輸出電壓的目標(biāo)電壓范圍；根據(jù)所述目標(biāo)電壓范圍，在所述設(shè)定時(shí)間間隔內(nèi)確定待輸出的第二電壓值及對(duì)應(yīng)的輸出時(shí)間段，調(diào)整所述DAC在所述輸出時(shí)間段輸出所述第二電壓值的技術(shù)手段，可以實(shí)現(xiàn)DAC在t時(shí)間段內(nèi)實(shí)際輸出的平均電壓值效果不變，也就是說(shuō)，DAC在t時(shí)間段內(nèi)的實(shí)際輸出的平均電壓值突破了 DAC硬件對(duì)電壓分辨率的限制，通過(guò)利用時(shí)間維度，在不改變DAC硬件的基礎(chǔ)上，不減小DAC輸出電壓取值范圍的前提下，提高DAC輸出電壓的分辨率，從而實(shí)現(xiàn)了更高精度的電壓控制。
【專利附圖】

【附圖說(shuō)明】
[0022]圖1是本發(fā)明實(shí)施例的通過(guò)擴(kuò)展時(shí)間維度以提高DAC精度的原理圖；
[0023]圖2是本發(fā)明第一實(shí)施例的一種DAC電壓輸出控制方法的流程圖；
[0024]圖3是本發(fā)明第三實(shí)施例的一種DAC電壓輸出控制裝置的結(jié)構(gòu)圖；
[0025]圖4是本發(fā)明第四實(shí)施例的一種晶體振蕩器的頻率補(bǔ)償系統(tǒng)的結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0026]為了使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖對(duì)本發(fā)明具體實(shí)施例作進(jìn)一步的詳細(xì)描述?？梢岳斫獾氖?，此處所描述的具體實(shí)施例僅僅用于解釋本發(fā)明，而非對(duì)本發(fā)明的限定。另外還需要說(shuō)明的是，為了便于描述，附圖中僅示出了與本發(fā)明相關(guān)的部分而非全部?jī)?nèi)容。
[0027]以16位的DAC為例，假設(shè)該DAC的滿幅參考電壓為3V，電壓分辨率為:3/ (216)=3/65536;令電壓分辨率為Λ，可以調(diào)整的該16位DAC的輸出電壓范圍為[0,65535 Λ ]，也就是說(shuō)，對(duì)于該16位的DAC，輸出電壓的最小電壓變化值為Λ，為了提高該DAC的分辨率，也就是減小Λ的值，只能夠通過(guò)增加DAC的位數(shù)來(lái)實(shí)現(xiàn)。但是在很多應(yīng)用中，并不需要實(shí)時(shí)的改變DAC輸出的模擬電壓值(例如，每秒改變一次)，或者僅需要DAC在一個(gè)預(yù)定的時(shí)間段內(nèi)輸出的平均電壓值滿足一定的電壓要求即可。典型的，高穩(wěn)晶體振蕩器中的電壓控制端根據(jù)輸入的模擬電壓值微調(diào)振蕩頻率。因此，可以通過(guò)使用時(shí)間維度，來(lái)提高DAC的分辨率。
[0028]如圖1所示，在一個(gè)例子中，DAC待輸出的期望電壓值為32768.6Λ，對(duì)于16位的DAC來(lái)說(shuō)，只能提供32768 Λ和32769 Λ兩種不同的輸出值，均會(huì)有一定的誤差，如果上述期望電壓值在IOs內(nèi)均不會(huì)改變，在控制DAC輸出模擬電壓值時(shí)，可以在6-10的4s內(nèi)輸出32768 Δ的電壓值，在0-6的6s內(nèi)輸出32769 Λ的電壓值，即相當(dāng)于在IOs內(nèi)提供了一個(gè)[(6Χ32769 Δ) + (4Χ32768 Δ)]/10 = 32768.6 Δ的平均電壓值。如圖1所示，矩形11和矩形12的面積相等。通過(guò)上述控制方式，可以實(shí)現(xiàn)在IOs內(nèi)輸出32768.6Λ的電壓值，相當(dāng)于將16位DAC的精度提高了 10倍。
[0029]第一實(shí)施例
[0030]圖1是本發(fā)明第一實(shí)施例的一種DAC電壓輸出控制方法的流程圖，本實(shí)施例的方法可以由DAC電壓輸出控制裝置來(lái)執(zhí)行，該裝置可通過(guò)硬件和/或軟件的方式實(shí)現(xiàn)。本實(shí)施例的方法具體包括如下步驟:
[0031]步驟110、獲取設(shè)定時(shí)間間隔內(nèi)DAC待輸出的第一電壓值。
[0032]在本實(shí)施例中，DAC電壓輸出控制裝置獲取設(shè)定時(shí)間間隔內(nèi)DAC待輸出的電壓值，所述DAC電壓輸出控制裝置可以為微處理器、單片機(jī)或者可編程邏輯陣列等，對(duì)此并不限定。
[0033]在本實(shí)施例中，所述第一電壓值為期望該DAC輸出的精確電壓值，該第一電壓值可以位于DAC的精度內(nèi)，也可以位于該DAC的精度外；所述設(shè)定時(shí)間間隔為該第一電壓需要輸出的時(shí)間。例如:一個(gè)通信系統(tǒng)需要DAC提供I小時(shí)，5V的模擬電源，則:設(shè)定的時(shí)間間隔為I小時(shí)，待輸出的第一電壓值為5V。
[0034]其中，該第一電壓值可以通過(guò)人為輸入獲取，也可以通過(guò)DAC電壓輸出控制裝置自動(dòng)計(jì)算獲取，對(duì)此并不限定。
[0035]步驟120、根據(jù)所述第一電壓值計(jì)算所述設(shè)定時(shí)間間隔內(nèi)的目標(biāo)電壓范圍，根據(jù)所述目標(biāo)電壓范圍，在所述設(shè)定時(shí)間間隔內(nèi)確定待輸出的第二電壓值及對(duì)應(yīng)的輸出時(shí)間段。
[0036]在本實(shí)施例中，DAC電壓輸出控制裝置根據(jù)獲取的第一電壓值和設(shè)定時(shí)間段，計(jì)算該第一電壓值的目標(biāo)電壓范圍，即目標(biāo)電壓范圍考慮了電壓值和時(shí)間段兩個(gè)因素，可以是這兩個(gè)因素基于設(shè)定函數(shù)來(lái)計(jì)算目標(biāo)電壓范圍。典型的是電壓值與時(shí)間段長(zhǎng)度的乘積。
[0037]舉例而言，一個(gè)3位的DAC，最小精度為1/(23)=1/8V令最小精度為Λ，則，該DAC的輸出電壓范圍為[0，7Λ]，遞增步長(zhǎng)Λ。
[0038]例如，當(dāng)待輸出的第一電壓值為Λ、2Λ或者4Λ等Λ的整數(shù)倍，且需要輸出IOs時(shí),該DAC即可直接輸出準(zhǔn)確的第一電壓值；又例如，當(dāng)待輸出的第一電壓值為3.4Δ ,且需要輸出IOs時(shí)，該DAC無(wú)法直接輸出3.4Λ對(duì)應(yīng)的第一電壓值，所以先計(jì)算目標(biāo)電壓范圍，34 Λ。
[0039]在本實(shí)施例中，DAC電壓輸出控制裝置根據(jù)所述目標(biāo)電壓范圍，在所述設(shè)定時(shí)間間隔內(nèi)確定待輸出的第二電壓值及對(duì)應(yīng)的輸出時(shí)間段。
[0040]舉例而言，當(dāng)需要連續(xù)IOs輸出第一電壓值3Λ時(shí)，得到3Λ的目標(biāo)電壓范圍為30 Δ ,可以設(shè)定一個(gè)第二電壓值3 Δ ,確定與3 Δ對(duì)應(yīng)的輸出時(shí)間段為10s。由于第一電壓值未超出DAC的精度能力，所以可以直接輸出第一電壓值。當(dāng)需要連續(xù)IOs輸出第一電壓值3.4Λ時(shí)，得到3.4Λ的目標(biāo)電壓范圍為34△，可以設(shè)定兩個(gè)第二電壓值3Λ和4△，確定的原則可以是滿足DAC的精度輸出能力，且與第一電壓值最接近。而后按照第二電壓值與目標(biāo)電壓范圍之間的關(guān)系，確定與3 Δ對(duì)應(yīng)的輸出時(shí)間段為6s,與4 Δ對(duì)應(yīng)的輸出時(shí)間段為4s。由此，按照前述相同的目標(biāo)電壓范圍計(jì)算函數(shù)的逆運(yùn)算，可計(jì)算出第二電壓值及其對(duì)應(yīng)的時(shí)間段。
[0041]當(dāng)然，在計(jì)算第二電壓值和對(duì)應(yīng)的時(shí)間段時(shí)，并不一定需要計(jì)算得到的電壓值與對(duì)應(yīng)的時(shí)間段完全符合所述目標(biāo)電壓范圍，可以具有一定的誤差。
[0042]例如，對(duì)于34Λ的目標(biāo)電壓范圍，可以設(shè)置3Λ對(duì)應(yīng)的輸出時(shí)間段為6s，與4Λ對(duì)應(yīng)的輸出時(shí)間段為4s恰好得到34Λ的目標(biāo)電壓范圍，也可以設(shè)置3Λ對(duì)應(yīng)的輸出時(shí)間段為5s，與4Λ對(duì)應(yīng)的輸出時(shí)間段為5s，得到35Λ的目標(biāo)電壓范圍?？梢愿鶕?jù)實(shí)際情況進(jìn)行自由設(shè)定，對(duì)此并不限定。
[0043]其中，在確定與第二電壓值對(duì)應(yīng)的輸出時(shí)間段時(shí)，方法并不確定，可以考慮實(shí)現(xiàn)的復(fù)雜度來(lái)確定，例如，等分時(shí)間段的方式(將IOs的預(yù)定時(shí)間間隔分為5s和5s兩個(gè)輸出時(shí)間段)；也可以考慮輸出平均電壓的精確度來(lái)確定，將時(shí)間段分的精度比較高(例如，將IOs的預(yù)定時(shí)間間隔分為3.4s和6.6s兩個(gè)輸出時(shí)間段)，當(dāng)然，輸出時(shí)間段可以在時(shí)間上連續(xù)，也可以在時(shí)間上離散，對(duì)此并不限定。
[0044]步驟130、調(diào)整所述DAC在所述輸出時(shí)間段輸出所述第二電壓值。
[0045]在本實(shí)施例中，DAC電壓輸出控制裝置根據(jù)步驟120中確定的第二電壓值和與第二電壓值對(duì)應(yīng)的輸出時(shí)間段，對(duì)DAC電壓輸出進(jìn)行控制。
[0046]本發(fā)明實(shí)施例針對(duì)DAC的輸出電壓在很多應(yīng)用中無(wú)需實(shí)時(shí)改變的實(shí)際情況，通過(guò)首先判斷一段預(yù)定時(shí)間t內(nèi)，DAC的期望輸出電壓的目標(biāo)電壓范圍；根據(jù)所述目標(biāo)電壓范圍，在所述設(shè)定時(shí)間間隔內(nèi)確定待輸出的第二電壓值及對(duì)應(yīng)的輸出時(shí)間段，調(diào)整所述DAC在所述輸出時(shí)間段輸出所述第二電壓值的技術(shù)手段，可以實(shí)現(xiàn)DAC在t時(shí)間段內(nèi)實(shí)際輸出的平均電壓值效果不變，也就是說(shuō)，DAC在t時(shí)間段內(nèi)的實(shí)際輸出的平均電壓值突破了 DAC硬件對(duì)電壓分辨率的限制，通過(guò)利用時(shí)間維度，在不改變DAC硬件的基礎(chǔ)上，不減小DAC輸出電壓取值范圍的前提下，提高DAC輸出電壓的分辨率，從而實(shí)現(xiàn)了更高精度的電壓控制。
[0047]在上述技術(shù)方案的基礎(chǔ)上，優(yōu)選是將步驟根據(jù)所述第一電壓值計(jì)算所述設(shè)定時(shí)間間隔內(nèi)的目標(biāo)電壓范圍，根據(jù)所述目標(biāo)電壓范圍在所述設(shè)定時(shí)間間隔內(nèi)確定待輸出的第二電壓值及對(duì)應(yīng)的輸出時(shí)間段優(yōu)化為:
[0048]當(dāng)設(shè)定時(shí)間間隔T內(nèi)，DAC待輸出的第一電壓值V滿足:
[0049][Vref/(2n) ] X (L-1) < V < [Vref/(2N) ] X L 時(shí)，
[0050]在間隔T中的Tl時(shí)間段內(nèi)，確定待輸出第二電壓值為[VMf/(2N)] XL;
[0051]在間隔T中的T 一 Tl時(shí)間段內(nèi)，確定待輸出第二電壓值為[VMf/(2N)] X (L-1);
[0052]其中:VMf為DAC的滿幅參考電壓，N為DAC的輸入位數(shù)，L為DAC的一個(gè)數(shù)字輸入值，Le (1，2N-1)，L 為整數(shù)，Tl < T。
[0053]在上述各技術(shù)方案的技術(shù)上，所述方法還包括，根據(jù)公式:
[0054]{V-[Vref/(2N)] X (L-1)}/[Vref/(2N)]=T1/T，確定 Tl 的值。
[0055]在本優(yōu)選實(shí)施方式中，根據(jù)待輸出的第一電壓值的大小，進(jìn)而確定第二電壓值輸出時(shí)間段的大小。
[0056]舉例而言，DAC電壓分辨率為:3/ (216) = 3/65536;令電壓分辨率為Δ,若DAC待輸出的第一電壓值為32768.6 Δ ,根據(jù)該第一電壓值，確定目標(biāo)電壓范圍為[32768 Λ，32769 Λ]，[0057]為了實(shí)現(xiàn)在預(yù)定的時(shí)間間隔T內(nèi)能夠輸出32768.6 Λ的平均電壓值，則:
[0058]0.6Δ/Δ = (Τ1)/Τ
[0059]此時(shí)，可以滿足:
[0060][ (Tl X 32769 Δ) + ( (T-Tl) X 32768 Δ ) ] /T=32768.6 Δ
[0061]這樣設(shè)置的好處是，可以使得輸出的平均電壓值完全滿足DAC待輸出的第一電壓值的要求。其中計(jì)算得到的Tl可以直接用來(lái)設(shè)置輸出時(shí)間段，也可以設(shè)定的精度值后使用，例如:計(jì)算得到的Tl為36.34s，可以精確到秒，取36s后來(lái)設(shè)置輸出時(shí)間段。
[0062]在上述各技術(shù)方案的基礎(chǔ)上，所述的Tl時(shí)間段包括:連續(xù)的Tl時(shí)間段或者加和為Tl的至少兩個(gè)離散時(shí)間段。
[0063]第二實(shí)施例
[0064]在圖3中示出了本發(fā)明第二實(shí)施例的一種DAC電壓輸出控制裝置的結(jié)構(gòu)圖。如圖3所示,所述裝置包括:
[0065]第一電壓值獲取單兀31,用于獲取設(shè)定時(shí)間間隔內(nèi)DAC待輸出的第一電壓值；
[0066]輸出參數(shù)確定單元32，用于根據(jù)所述第一電壓值計(jì)算所述設(shè)定時(shí)間間隔內(nèi)的目標(biāo)電壓范圍，根據(jù)所述目標(biāo)電壓范圍在所述設(shè)定時(shí)間間隔內(nèi)確定待輸出的第二電壓值及對(duì)應(yīng)的輸出時(shí)間段；
[0067]DAC調(diào)整單元33，用于調(diào)整所述DAC在所述輸出時(shí)間段輸出所述第二電壓值。
[0068]本發(fā)明實(shí)施例針對(duì)DAC的輸出電壓在很多應(yīng)用中無(wú)需實(shí)時(shí)改變的實(shí)際情況，通過(guò)首先判斷一段預(yù)定時(shí)間t內(nèi)，DAC的期望輸出電壓的目標(biāo)電壓范圍；根據(jù)所述目標(biāo)電壓范圍，在所述設(shè)定時(shí)間間隔內(nèi)確定待輸出的第二電壓值及對(duì)應(yīng)的輸出時(shí)間段，調(diào)整所述DAC在所述輸出時(shí)間段輸出所述第二電壓值的技術(shù)手段，可以實(shí)現(xiàn)DAC在t時(shí)間段內(nèi)實(shí)際輸出的平均電壓值效果不變，也就是說(shuō)，DAC在t時(shí)間段內(nèi)的實(shí)際輸出的平均電壓值突破了 DAC硬件對(duì)電壓分辨率的限制，通過(guò)利用時(shí)間維度，在不改變DAC硬件的基礎(chǔ)上，不減小DAC輸出電壓取值范圍的前提下，提高DAC輸出電壓的分辨率，從而實(shí)現(xiàn)了更高精度的電壓控制。
[0069]在上述各實(shí)施例的基礎(chǔ)上，所述輸出參數(shù)確定單元具體包括:
[0070]當(dāng)設(shè)定時(shí)間間隔T內(nèi)，DAC待輸出的第一電壓值V滿足:
[0071][Vref/(2n) ] X (L-1) < V < [Vref/(2N) ] X L 時(shí)，
[0072]在間隔T中的Tl時(shí)間段內(nèi)，確定待輸出第二電壓值為[VMf/(2N)] XL;
[0073]在間隔T中的T 一 Tl時(shí)間段內(nèi)，確定待輸出第二電壓值為[VMf/(2N)] X (L-1);
[0074]其中:VMf為DAC的滿幅參考電壓，N為DAC的輸入位數(shù)，L為DAC的一個(gè)數(shù)字輸入值，Le (1，2N-1)，L 為整數(shù)，Tl < T。
[0075]在上述各實(shí)施例的基礎(chǔ)上，所述裝置還包括，
[0076]Tl確定單元，用于根據(jù)公式:
[0077]{V-[Vref/(2N)] X (L-1)}/[Vref/(2N)]=T1/T，確定 Tl 的值。
[0078]在上述各實(shí)施例的基礎(chǔ)上，所述的Tl時(shí)間段包括:連續(xù)的Tl時(shí)間段或者加和為Tl的至少兩個(gè)離散時(shí)間段。
[0079]本發(fā)明實(shí)施例所提供的DAC電壓輸出控制裝置可以用于執(zhí)行本發(fā)明任意實(shí)施例提供的DAC電壓輸出控制方法。
[0080]第三實(shí)施例[0081]在圖4中示出了本發(fā)明第三實(shí)施例的一種晶體振蕩器的頻率補(bǔ)償系統(tǒng)的結(jié)構(gòu)圖。如圖4所示,所述系統(tǒng)包括:
[0082]控制器41、DAC42和晶體振蕩器43 ;所述控制器41的控制端口與所述DAC42的數(shù)字信號(hào)輸入端口相連，所述DAC42的模擬信號(hào)輸出端與所述晶體振蕩器43的控制電壓端相連，其中:
[0083]所述控制器41包括:
[0084]第一電壓值獲取單兀，用于獲取設(shè)定時(shí)間間隔內(nèi)DAC待輸出的第一電壓值；
[0085]輸出參數(shù)確定單元，用于根據(jù)所述第一電壓值計(jì)算所述設(shè)定時(shí)間間隔內(nèi)的目標(biāo)電壓范圍，根據(jù)所述目標(biāo)電壓范圍在所述設(shè)定時(shí)間間隔內(nèi)確定待輸出的第二電壓值及對(duì)應(yīng)的輸出時(shí)間段；
[0086]DAC調(diào)整單元，用于調(diào)整所述DAC在所述輸出時(shí)間段輸出所述第二電壓值。
[0087]所述DAC42用于根據(jù)所述控制器發(fā)送的控制信號(hào)，向所述晶體振蕩器的控制電壓端輸出所述第二電壓值；
[0088]所述晶體振蕩器43用于根據(jù)所述第二電壓值，對(duì)自身的晶振頻率進(jìn)行微調(diào)。
[0089]在本實(shí)施例中，晶體振蕩器的根據(jù)控制電壓輸入端輸入的模擬電壓，對(duì)自身的振蕩頻率進(jìn)行微調(diào)，其中，輸入的模擬電壓主要用于調(diào)節(jié)晶體振蕩器中的變?nèi)荻O管的電容來(lái)實(shí)現(xiàn)對(duì)振蕩頻率的微調(diào)，其中，只要在一定的時(shí)間間隔內(nèi)能夠向變?nèi)荻O管提供一個(gè)精準(zhǔn)的平均電壓值，即可實(shí)現(xiàn)對(duì)振蕩頻率的精確調(diào)制。
[0090]優(yōu)選的，晶體振蕩器為聞穩(wěn)晶體振蕩器。
[0091]本發(fā)明實(shí)施例針對(duì)DAC的輸出電壓在很多應(yīng)用中無(wú)需實(shí)時(shí)改變的實(shí)際情況，通過(guò)首先判斷一段預(yù)定時(shí)間t內(nèi)，DAC的期望輸出電壓的目標(biāo)電壓范圍；根據(jù)所述目標(biāo)電壓范圍，在所述設(shè)定時(shí)間間隔內(nèi)確定待輸出的第二電壓值及對(duì)應(yīng)的輸出時(shí)間段，調(diào)整所述DAC在所述輸出時(shí)間段輸出所述第二電壓值的技術(shù)手段，可以實(shí)現(xiàn)DAC在t時(shí)間段內(nèi)實(shí)際輸出的平均電壓值效果不變，也就是說(shuō)，DAC在t時(shí)間段內(nèi)的實(shí)際輸出的平均電壓值突破了 DAC硬件對(duì)電壓分辨率的限制，通過(guò)利用時(shí)間維度，在不改變DAC硬件的基礎(chǔ)上，不減小DAC輸出電壓取值范圍的前提下，提高DAC輸出電壓的分辨率，從而實(shí)現(xiàn)了更高精度的電壓控制。
[0092]顯然，本領(lǐng)域技術(shù)人員應(yīng)該明白，上述的本發(fā)明的各模塊或各步驟可以通過(guò)如上所述的服務(wù)器實(shí)施。可選地，本發(fā)明實(shí)施例可以用計(jì)算機(jī)裝置可執(zhí)行的程序來(lái)實(shí)現(xiàn)，從而可以將它們存儲(chǔ)在存儲(chǔ)裝置中由處理器來(lái)執(zhí)行，所述的程序可以存儲(chǔ)于一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中，上述提到的存儲(chǔ)介質(zhì)可以是只讀存儲(chǔ)器，磁盤或光盤等；或者將它們分別制作成各個(gè)集成電路模塊，或者將它們中的多個(gè)模塊或步驟制作成單個(gè)集成電路模塊來(lái)實(shí)現(xiàn)。這樣，本發(fā)明不限制于任何特定的硬件和軟件的結(jié)合。
[0093]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域技術(shù)人員而言，本發(fā)明可以有各種改動(dòng)和變化。凡在本發(fā)明的精神和原理之內(nèi)所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種數(shù)模轉(zhuǎn)換器DAC電壓輸出控制方法,其特征在于,包括: 獲取設(shè)定時(shí)間間隔內(nèi)DAC待輸出的第一電壓值； 根據(jù)所述第一電壓值計(jì)算所述設(shè)定時(shí)間間隔內(nèi)的目標(biāo)電壓范圍，根據(jù)所述目標(biāo)電壓范圍，在所述設(shè)定時(shí)間間隔內(nèi)確定待輸出的第二電壓值及對(duì)應(yīng)的輸出時(shí)間段； 調(diào)整所述DAC在所述輸出時(shí)間段輸出所述第二電壓值。
2.根據(jù)權(quán)利要求1所述的DAC電壓輸出控制方法，其特征在于，根據(jù)所述第一電壓值計(jì)算所述設(shè)定時(shí)間間隔內(nèi)的目標(biāo)電壓范圍，根據(jù)所述目標(biāo)電壓范圍在所述設(shè)定時(shí)間間隔內(nèi)確定待輸出的第二電壓值及對(duì)應(yīng)的輸出時(shí)間段具體包括: 當(dāng)設(shè)定時(shí)間間隔T內(nèi)，DAC待輸出的第一電壓值V滿足:
[Vref/(2n) ] X (L-1) < V < [Vref/ (2n) ] X L 時(shí)， 在間隔T中的Tl時(shí)間段內(nèi)，確定待輸出第二電壓值為[VMf/(2N)] XL; 在間隔T中的T 一 Tl時(shí)間段內(nèi)，確定待輸出第二電壓值為[VMf/(2N)] X (L-1); 其中:VMf為DAC的滿幅參考電壓，N為DAC的輸入位數(shù)，L為DAC的一個(gè)數(shù)字輸入值，L e (1，2N-1)，L 為整數(shù)，Tl < T。
3.根據(jù)權(quán)利要求2所述的DAC電壓輸出控制方法，其特征在于，所述方法還包括，根據(jù)公式:
{V-[Vref/(2N)]X (L-l)}/[Vref/(2N)]=Tl/T，確定 Tl 的值。
4.根據(jù)權(quán)利要求1所述的DAC電壓輸出控制方法，其特征在于，所述的Tl時(shí)間段包括:連續(xù)的Tl時(shí)間段或者加和為Tl的至少兩個(gè)離散時(shí)間段。
5.一種數(shù)模轉(zhuǎn)換器DAC電壓輸出控制裝置,其特征在于,包括: 第一電壓值獲取單兀，用于獲取設(shè)定時(shí)間間隔內(nèi)DAC待輸出的第一電壓值； 輸出參數(shù)確定單元，用于根據(jù)所述第一電壓值計(jì)算所述設(shè)定時(shí)間間隔內(nèi)的目標(biāo)電壓范圍，根據(jù)所述目標(biāo)電壓范圍在所述設(shè)定時(shí)間間隔內(nèi)確定待輸出的第二電壓值及對(duì)應(yīng)的輸出時(shí)間段； DAC調(diào)整單元，用于調(diào)整所述DAC在所述輸出時(shí)間段輸出所述第二電壓值。
6.根據(jù)權(quán)利要求5所述的DAC電壓輸出控制裝置，其特征在于，所述輸出參數(shù)確定單元具體包括: 當(dāng)設(shè)定時(shí)間間隔T內(nèi)，DAC待輸出的第一電壓值V滿足:
[Vref/(2n) ] X (L-1) < V < [vref/ (2n) ] X L 時(shí)， 在間隔T中的Tl時(shí)間段內(nèi)，確定待輸出第二電壓值為[VMf/(2N)] XL; 在間隔T中的T 一 Tl時(shí)間段內(nèi)，確定待輸出第二電壓值為[VMf/(2N)] X (L-1); 其中:VMf為DAC的滿幅參考電壓，N為DAC的輸入位數(shù)，L為DAC的一個(gè)數(shù)字輸入值，L e (1，2N-1)，L 為整數(shù)，Tl < T。
7.根據(jù)權(quán)利要求6所述的DAC電壓輸出控制裝置，其特征在于，所述裝置還包括， Tl確定單元，用于根據(jù)公式:
{V-[Vref/(2N)]X (L-l)}/[Vref/(2N)]=Tl/T，確定 Tl 的值。
8.根據(jù)權(quán)利要求5所述的DAC電壓輸出控制裝置，其特征在于，所述的Tl時(shí)間段包括:連續(xù)的Tl時(shí)間段或者加和為Tl的至少兩個(gè)離散時(shí)間段。
9.一種晶體振蕩器的頻率補(bǔ)償系統(tǒng)，其特征在于，包括:控制器、數(shù)模轉(zhuǎn)換器DAC和晶體振蕩器；所述控制器的控制端口與所述DAC的數(shù)字信號(hào)輸入端口相連，所述DAC的模擬信號(hào)輸出端與所述晶體振蕩器的控制電壓端相連，其中: 所述控制器包括: 第一電壓值獲取單兀，用于獲取設(shè)定時(shí)間間隔內(nèi)DAC待輸出的第一電壓值； 輸出參數(shù)確定單元，用于根據(jù)所述第一電壓值計(jì)算所述設(shè)定時(shí)間間隔內(nèi)的目標(biāo)電壓范圍，根據(jù)所述目標(biāo)電壓范圍在所述設(shè)定時(shí)間間隔內(nèi)確定待輸出的第二電壓值及對(duì)應(yīng)的輸出時(shí)間段； DAC調(diào)整單元，用于調(diào)整所述DAC在所述輸出時(shí)間段輸出所述第二電壓值。 所述DAC用于根據(jù)所述控制器發(fā)送的控制信號(hào)，向所述晶體振蕩器的控制電壓端輸出所述第二電壓值； 所述晶體振蕩器用于根據(jù)所述第二電壓值，對(duì)自身的晶振頻率進(jìn)行微調(diào)。
【文檔編號(hào)】H03M1/66GK103762987SQ201310746084
【公開(kāi)日】2014年4月30日 申請(qǐng)日期:2013年12月27日 優(yōu)先權(quán)日:2013年12月27日
【發(fā)明者】吳浩浩, 劉搏, 王春明 申請(qǐng)人:廣東大普通信技術(shù)有限公司