一種基于可編程單元配置的可編程互連線網(wǎng)絡(luò)的制作方法
【專利摘要】本發(fā)明適用集成電路領(lǐng)域，提供基于可編程單元配置的可編程互連線網(wǎng)絡(luò)，包括多種不同類型的互連線、開關(guān)盒、連接盒及若干可編程邏輯塊，可編程邏輯塊之間通過互連線、開關(guān)盒及連接盒實(shí)現(xiàn)信號連接，若干可編程邏輯塊設(shè)于內(nèi)部不同的FPGA內(nèi)，開關(guān)盒及連接盒均采用一次性可編程單元存儲互連線網(wǎng)絡(luò)的配置數(shù)據(jù)?；跇?biāo)準(zhǔn)CMOS工藝實(shí)現(xiàn)，無需特殊工藝支持?？馆椪湛垢蓴_能力強(qiáng)，在受外界環(huán)境干擾時(shí)不會發(fā)生軟錯(cuò)誤、造成數(shù)據(jù)丟失；互連架構(gòu)中柵氧擊穿型反熔絲單元不存在直流通路，靜態(tài)功耗小，工作功耗也較低。編程后保存數(shù)據(jù)為“1”和“0”的電位固定，所以配置數(shù)據(jù)可靠性高。經(jīng)編程與未編程的MOS管無明顯區(qū)別，易于加密,數(shù)據(jù)安全性好。
【專利說明】一種基于可編程單元配置的可編程互連線網(wǎng)絡(luò)【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路領(lǐng)域，尤其涉及一種基于可編程單元配置的可編程互連線網(wǎng)絡(luò)。
【背景技術(shù)】
[0002]現(xiàn)場可編程門陣列(FPGA, Field Programmable Gate Array)是由可配置邏輯塊組成的，通過不同配置數(shù)據(jù)對可配置邏輯塊及互連資源進(jìn)行配置以實(shí)現(xiàn)特定邏輯功能的數(shù)字集成電路，其主要由三個(gè)基本的組件構(gòu)成:可編程邏輯塊(CLB)、輸入輸出單元(IOB)和可編程互連網(wǎng)絡(luò)(PI)。
[0003]FPGA中的可編程互連網(wǎng)絡(luò)(PI)用于實(shí)現(xiàn)可編程邏輯功能塊之間的連接，是整個(gè)FPGA芯片的重要組成部分。目前，F(xiàn)PGA中的可編程互連網(wǎng)絡(luò)根據(jù)配置技術(shù)通常分為三種類型:基于SRAM (靜態(tài)隨機(jī)存儲器)配置的可編程互連網(wǎng)絡(luò)、基于Flash (快閃電擦除可編程只讀存儲器)配置的可編程互連網(wǎng)絡(luò)，以及基于反熔絲(編程使原來不連在一起的點(diǎn)連接起來)配置的可編程互連網(wǎng)絡(luò)。
[0004]1.基于SRAM配置的可編程互連網(wǎng)絡(luò):基于SRAM配置的可編程互連網(wǎng)絡(luò)根據(jù)SRAM中的數(shù)據(jù)開啟或關(guān)閉相應(yīng)的互連路由，從而構(gòu)建用戶所需的信號通路，實(shí)現(xiàn)可編程功能塊之間的連接。由于SRAM掉電后無法保存配置數(shù)據(jù)，所以用戶必須先將配置數(shù)據(jù)寫入FPGA芯片外的配置PROM中(可編程只讀存儲器)，每次FPGA芯片上電時(shí)，再從配置PROM向SRAM單元寫入配置數(shù)據(jù)?；赟RAM配置的可編程互連網(wǎng)絡(luò)的缺點(diǎn)是:A.掉電后數(shù)據(jù)丟失，需從PROM中重新讀取。B.在受到高能粒子和宇宙福射的影響時(shí),容易導(dǎo)致單粒子翻轉(zhuǎn)(高能粒子入射到SRAM中，產(chǎn)生電荷被存儲電路的敏感節(jié)點(diǎn)收集，導(dǎo)致該電路節(jié)點(diǎn)的邏輯狀態(tài)發(fā)生翻轉(zhuǎn)，稱為單粒子翻轉(zhuǎn))C.系統(tǒng)功耗較大。
[0005]2.基于Flash配置的可編程互連網(wǎng)絡(luò):基于Flash配置的可編程互連網(wǎng)絡(luò)是將配置數(shù)據(jù)寫入FPGA芯片內(nèi)的Flash中，根據(jù)Flash中的數(shù)據(jù)開啟或關(guān)閉相應(yīng)的互連路由，從而構(gòu)建用戶所需的信號通路，實(shí)現(xiàn)可編程功能塊之間的連接?；贔lash配置的可編程互連網(wǎng)絡(luò)的缺點(diǎn)是:A.功耗比基于SRAM配置的可編程互連網(wǎng)絡(luò)更大。B.在輻照條件下配置數(shù)據(jù)可靠性不夠高，容易出現(xiàn)軟錯(cuò)誤。C.數(shù)據(jù)保持不夠持久。
[0006]3.基于反熔絲配置的可編程互連網(wǎng)絡(luò):基于反熔絲配置的可編程互連網(wǎng)絡(luò)是直接對可編程互連網(wǎng)絡(luò)中兩條不同互連線之間的反熔絲進(jìn)行編程，從而使兩條不同互連線連接在一起；或者將配置數(shù)據(jù)永久寫入基于反熔絲技術(shù)的配置存儲單元中，根據(jù)反熔絲配置存儲單元保存的配置數(shù)據(jù)開啟或關(guān)閉相應(yīng)的互連路由，從而構(gòu)建用戶所需的信號通路，實(shí)現(xiàn)可編程功能塊之間的連接。
[0007]可編程互連網(wǎng)絡(luò)中的反熔絲目前常用的為金屬反熔絲(Metal to Metal )，金屬反熔絲位于不同可編程互連路由之間，通過編程控制其是否開通來實(shí)現(xiàn)特定的互連通路。金屬反熔絲開關(guān)構(gòu)建在兩層金屬之間，結(jié)構(gòu)如圖1所示。該Metal to Metal反熔絲材料由非晶硅層和電介質(zhì)層構(gòu)成。反熔絲夾在金屬3 (頂層金屬)和用來連接金屬2到金屬3的過孔塞(via-plug)之間。金屬反熔絲編程后電阻比較小，可以實(shí)現(xiàn)兩層可編程互連線之間的連接，但金屬反熔絲需要特殊工藝流程支持才能制造，目前國內(nèi)主流的晶圓代工廠尚無配套的工藝能夠制造金屬反熔絲。
[0008]而基于反熔絲技術(shù)的配置存儲單元選用一次可編程(OTP)存儲器。目前，一次可編程(OTP)存儲單元電路結(jié)構(gòu)主要分為兩種:
[0009](I)浮柵結(jié)構(gòu)；例如沒有透明窗(透明窗芯片封裝頂部用來接收紫外線以實(shí)現(xiàn)數(shù)據(jù)擦除的玻璃窗口)的傳統(tǒng)浮柵結(jié)構(gòu)的PR0M，其寫入后就不能擦除，直到數(shù)據(jù)自動消失。其結(jié)構(gòu)如圖2所示。該MOS (金屬氧化物半導(dǎo)體)管存在兩個(gè)疊在一起的柵極，下面一個(gè)柵極即為浮柵，其原理是通過在MOS管的源極和漏極之間加一定的較高電壓，使載流子進(jìn)入到浮柵上，編程結(jié)束后這些載流子被束縛在浮柵上，從而改變該MOS管的閾值電壓(M0S管開啟所需的柵極電壓)，實(shí)現(xiàn)數(shù)據(jù)存儲。這種結(jié)構(gòu)的缺點(diǎn)是在受到如紫外光，高能粒子，微波等外界環(huán)境干擾時(shí)也有可能發(fā)生數(shù)據(jù)丟失，數(shù)據(jù)安全和可靠性不夠高；隨著時(shí)間的推移，浮柵上的電荷會慢慢自動減少消失，所以其數(shù)據(jù)保持時(shí)間也不夠久。
[0010](2)是柵氧層擊穿結(jié)構(gòu)；例如三管OTP存儲單元結(jié)構(gòu)。其結(jié)構(gòu)如圖3所示，最上面的為可擊穿的MOS管，中間的為保護(hù)MOS管，最下面的為選擇管。其原理是通過是否擊穿(在其柵極(G)和源漏極(S，D)加載一定的電壓使其柵極和源漏極穿通，擊穿后該MOS管就相當(dāng)于一個(gè)電阻的作用)最上面的MOS管的柵氧層來實(shí)現(xiàn)數(shù)據(jù)存儲，擊穿了則存儲1，未擊穿則存儲O。這種單元結(jié)構(gòu)存在的缺點(diǎn)是:編程完成后，中間的保護(hù)管打開，最下面的選擇管關(guān)閉，存儲O時(shí)其存儲位置(中間保護(hù)管下面)其實(shí)為懸空狀態(tài)，雖然默認(rèn)該位置初始化后不存在電荷，為數(shù)據(jù)0，但在遭到如紫外光，高能粒子，微波等外界環(huán)境干擾時(shí)，會發(fā)生軟錯(cuò)誤，造成數(shù)據(jù)串改，不適宜在要求高可靠性的場合用作FPGA可編程互連網(wǎng)絡(luò)的配置數(shù)據(jù)存儲。

【發(fā)明內(nèi)容】

[0011]本發(fā)明提供一種基于可編程單元配置的可編程互連線網(wǎng)絡(luò)，旨在解決在標(biāo)準(zhǔn)CMOS工藝下，F(xiàn)PGA芯片內(nèi)部的可編程互連網(wǎng)絡(luò)的配置數(shù)據(jù)在受到輻照環(huán)境干擾時(shí)配置數(shù)據(jù)容易丟失或串改，容易發(fā)生軟錯(cuò)誤，數(shù)據(jù)安全和可靠性低、數(shù)據(jù)保持時(shí)間不久的問題。
[0012]本發(fā)明是這樣實(shí)現(xiàn)的，一種基于可編程單元配置的可編程互連線網(wǎng)絡(luò)，該可編程互連線網(wǎng)絡(luò)包括多種不同類型的互連線、開關(guān)盒、連接盒及若干可編程邏輯塊，所述可編程邏輯塊之間通過所述互連線、開關(guān)盒及連接盒實(shí)現(xiàn)信號連接，若干所述可編程邏輯塊設(shè)于內(nèi)部不同的FPGA內(nèi)，所述開關(guān)盒及連接盒均采用一次性可編程單元存儲互連線網(wǎng)絡(luò)的配置數(shù)據(jù)。
[0013]本發(fā)明的進(jìn)一步技術(shù)方案是:所述一次性可編程單元采用柵氧擊穿型反熔絲單元存儲互連網(wǎng)絡(luò)的配置數(shù)據(jù)，所述柵氧擊穿型反熔絲單元利用MOS管柵氧層擊穿后其柵極與源漏極之間由高阻態(tài)變?yōu)榈妥钁B(tài)的原理，使所述柵氧擊穿型反熔絲單元存編程為“O”后配置數(shù)據(jù)存儲端電位被下拉到GND，以關(guān)閉受控的互連路由；編程為“I”后配置數(shù)據(jù)存儲電位被上拉到反熔絲工作電壓，以打開受控的互連路由，從而構(gòu)成整個(gè)可編程互連網(wǎng)絡(luò)通路。
[0014]本發(fā)明的進(jìn)一步技術(shù)方案是:所述柵氧擊穿型反熔絲單元包括MOS管Ml、MOS管M2、MOS管M3、MOS管M4及MOS管M5，所述MOS管Ml源極漏極分別連接所述MOS管M2柵極、MOS管M3源極、MOS管M4源極、MOS管M5源極，所述MOS管Ml柵極、MOS管M3漏極連接到PL端，PL端編程時(shí)連接編程電壓VPGM ;所述MOS管M2源極和漏極、MOS管M4漏極連接到位線BL，所述柵氧擊穿型反熔絲單元被選中編程時(shí)位線BL接GND，未被選中時(shí)接位線保護(hù)電壓；所述MOS管M3柵極為上字線WL_T0P，所述MOS管M4柵極為下字線WL_L0W，所述上字線、下字線用于根據(jù)地址和編程數(shù)據(jù)來控制所述柵氧擊穿型反熔絲單元進(jìn)行正確編程、讀取校驗(yàn)，且保證所述柵氧擊穿型反熔絲單元能正常進(jìn)入工作狀態(tài)；所述MOS管M5漏極為數(shù)據(jù)存儲控制端CTL連接FPGA受控電路，所述數(shù)據(jù)存儲控制端在所述柵氧擊穿型反熔絲單元編程后，CTL端電位隨之發(fā)生變化，用于控制FPGA可編程互連線網(wǎng)絡(luò)中兩條不同的互連線之間是否連通；所述MOS管M5柵極為隔離控制端PGM_N，所述隔離控制端編程時(shí)接低電平，正常工作時(shí)接反熔絲工作電壓。
[0015]本發(fā)明的進(jìn)一步技術(shù)方案是:所述MOS管M3為P型金屬氧化物場效應(yīng)管。
[0016]本發(fā)明的進(jìn)一步技術(shù)方案是:所述MOS管M1、M0S管M2、M0S管M4、M0S管M5均為N型金屬氧化物場效應(yīng)管。
[0017]本發(fā)明的進(jìn)一步技術(shù)方案是:所述可編程互連線網(wǎng)絡(luò)中包括多種不同類型和長度的互連線，所述互連線包括通道互連線和局部互連線，所述通道互連線之間的連接通過對開關(guān)盒進(jìn)行編程實(shí)現(xiàn)，所述局部互連線與所述通道互連線之間的連接通過對連接盒進(jìn)行編程實(shí)現(xiàn)。
[0018]本發(fā)明的進(jìn)一步技術(shù)方案是:所述開關(guān)盒、連接盒均采用柵氧擊穿型反熔絲單元配置數(shù)據(jù)進(jìn)行信號通路的控制和連接。
[0019]本發(fā)明的進(jìn)一步技術(shù)方案是:所述連接盒是反熔絲FPGA芯片中局部互連線之間、通道互連線與局部互連線之間連接的互連線開關(guān)矩陣，該開關(guān)矩陣由柵氧擊穿型反熔絲單元陣列控制。
[0020]本發(fā)明的進(jìn)一步技術(shù)方案是:所述開關(guān)盒是FPGA芯片中通道互連線之間連接的互連線開關(guān)矩陣，該開關(guān)矩陣由柵氧擊穿型反熔絲單元陣列控制。
[0021]本發(fā)明的有益效果是:該一次性可編程單元采用柵氧擊穿型反熔絲單元設(shè)計(jì)，可以基于標(biāo)準(zhǔn)CMOS工藝就可以實(shí)現(xiàn)，無需特殊工藝支持?？馆椪湛垢蓴_能力強(qiáng)，在受到如紫外光，高能粒子，微波等外界環(huán)境干擾時(shí)不會發(fā)生軟錯(cuò)誤，不會造成數(shù)據(jù)丟失、數(shù)據(jù)可靠性很好；互連架構(gòu)中柵氧擊穿型反熔絲單元不存在直流通路，靜態(tài)功耗小，工作功耗也較低。因?yàn)闁叛鯎舸┬头慈劢z單元在編程后保存數(shù)據(jù)“ I”和“O”的電位固定，所以可編程互連線網(wǎng)絡(luò)的配置數(shù)據(jù)可靠性高。經(jīng)編程與未編程的MOS管無明顯區(qū)別，易于加密，數(shù)據(jù)安全性好。
【專利附圖】

【附圖說明】
[0022]圖1是現(xiàn)有技術(shù)提供的MTM反熔絲結(jié)構(gòu)；
[0023]圖2是現(xiàn)有技術(shù)提供的傳統(tǒng)浮柵結(jié)構(gòu)的EPROM單元；
[0024]圖3是現(xiàn)有技術(shù)提供的三管OTP存儲單元結(jié)構(gòu)；
[0025]圖4是本發(fā)明實(shí)施例提供的基于可編程單元配置的可編程互連線網(wǎng)絡(luò)架構(gòu)示意圖；
[0026]圖5是本發(fā)明實(shí)施例提供的雙向擊穿型反熔絲配置存儲單元電路結(jié)構(gòu)；[0027]圖6是本發(fā)明實(shí)施例提供的反熔絲連接盒，開關(guān)盒與FPGA功能塊之間的連接示意圖；
[0028]圖7是本發(fā)明實(shí)施例提供的反熔絲連接盒示意圖；
[0029]圖8是本發(fā)明實(shí)施例提供的反熔絲開關(guān)盒電路示意圖；
[0030]圖9是本發(fā)明實(shí)施例提供的反熔絲開關(guān)盒電路變形結(jié)構(gòu)示意圖一；
[0031]圖10是本發(fā)明實(shí)施例提供的反熔絲開關(guān)盒電路變形結(jié)構(gòu)示意圖二 ；
[0032]圖11是本發(fā)明實(shí)施例提供的反熔絲開關(guān)盒電路變形結(jié)構(gòu)示意圖三；
[0033]圖12是本發(fā)明實(shí)施例提供的反熔絲開關(guān)盒電路變形結(jié)構(gòu)示意圖四。
【具體實(shí)施方式】[0034]
[0035]
[0036]圖4示出了本發(fā)明提供的基于可編程單元配置的可編程互連線網(wǎng)絡(luò)，該可編程互連線網(wǎng)絡(luò)包括多種不同類型的互連線、開關(guān)盒、連接盒及若干可編程邏輯塊，所述可編程邏輯塊之間通過所述互連線、開關(guān)盒及連接盒實(shí)現(xiàn)信號連接，若干所述可編程邏輯塊設(shè)于內(nèi)部不同的FPGA內(nèi)，所述開關(guān)盒 及連接盒均采用一次性可編程單元存儲互連線網(wǎng)絡(luò)的配置數(shù)據(jù)。基于標(biāo)準(zhǔn)CMOS工藝就可以實(shí)現(xiàn)，無需特殊工藝支持?？馆椪湛垢蓴_能力強(qiáng)，在受到如紫外光，高能粒子，微波等外界環(huán)境干擾時(shí)不會發(fā)生軟錯(cuò)誤，不會造成數(shù)據(jù)丟失、數(shù)據(jù)可靠性很好；互連架構(gòu)中柵氧擊穿型反熔絲單元不存在直流通路，靜態(tài)功耗小，工作功耗也較低。因?yàn)闁叛鯎舸┬头慈劢z單元在編程后保存數(shù)據(jù)“I”和“O”的電位固定，所以可編程互連線網(wǎng)絡(luò)的配置數(shù)據(jù)可靠性高。經(jīng)編程與未編程的MOS管無明顯區(qū)別，易于加密，數(shù)據(jù)安全性好。
[0037]所述一次性可編程單元采用柵氧擊穿型反熔絲單元存儲互連網(wǎng)絡(luò)的配置數(shù)據(jù)，所述柵氧擊穿型反熔絲單元利用MOS管柵氧層擊穿后其柵極與源漏極之間由高阻態(tài)變?yōu)榈妥钁B(tài)的原理，使所述柵氧擊穿型反熔絲單元存編程為“O”后配置數(shù)據(jù)存儲端電位被下拉到GND,以關(guān)閉受控的互連路由；編程為“I”后配置數(shù)據(jù)存儲電位被上拉到反熔絲工作電壓，以打開受控的互連路由，從而構(gòu)成整個(gè)可編程互連網(wǎng)絡(luò)通路。
[0038]如圖4所示，所述柵氧擊穿型反熔絲單元包括MOS管M1、M0S管M2、M0S管M3、M0S管M4及MOS管M5，所述MOS管Ml源極漏極分別連接所述MOS管M2柵極、MOS管M3源極、MOS管M4源極、MOS管M5源極，所述MOS管Ml柵極、MOS管M3漏極連接到PL端，PL端編程時(shí)連接編程電壓VPGM ;所述MOS管M2源極和漏極、MOS管M4漏極連接到位線BL，所述柵氧擊穿型反熔絲單元被選中編程時(shí)位線BL接GND，未被選中時(shí)接位線保護(hù)電壓；所述MOS管M3柵極為上字線WL_T0P，所述MOS管M4柵極為下字線WL_L0W，所述上字線、下字線用于根據(jù)地址和編程數(shù)據(jù)來控制所述柵氧擊穿型反熔絲單元進(jìn)行正確編程、讀取校驗(yàn)，且保證所述柵氧擊穿型反熔絲單元能正常進(jìn)入工作狀態(tài)；所述MOS管M5漏極為數(shù)據(jù)存儲控制端CTL連接FPGA受控電路，所述數(shù)據(jù)存儲控制端在所述柵氧擊穿型反熔絲單元編程后，CTL端電位隨之發(fā)生變化，用于控制FPGA可編程互連網(wǎng)絡(luò)中兩條不同的互連線之間是否連通；所述MOS管M5柵極為隔離控制端PGM_N，所述隔離控制端編程時(shí)接低電平，正常工作時(shí)接反熔絲工作電壓。[0039]所述MOS管M3為P型金屬氧化物場效應(yīng)管。所述MOS管M1、M0S管M2、M0S管M4、MOS管M5均為N型金屬氧化物場效應(yīng)管。其中MOS管Ml、MOS管M2為柵氧可擊穿的MOS管，其本身與其他MOS管沒有區(qū)別，只是其柵氧厚度相對較薄，編程電壓VPGM加載到其柵極和源漏極之間后，由于強(qiáng)電場產(chǎn)生電壓應(yīng)力的作用使其柵極和溝道之間的薄氧化層被擊穿形成空洞，從而使柵極和源漏極形成低阻抗連接，從而接頭其兩端的電路。
[0040]MOS管M3為PMOS管，其中P型金屬氧化物場效應(yīng)管，帶正電的空穴作為多數(shù)載流子，PMOS管在柵極加低電平O時(shí)導(dǎo)通，加高電平I時(shí)關(guān)斷。
[0041]MOS管M4、MOS管M5均為NMOS管，其中N型金屬氧化物場效應(yīng)管，帶負(fù)電的電子作為多數(shù)載流子；NM0S管在柵極加高電平I時(shí)導(dǎo)通，加低電平O時(shí)關(guān)斷。
[0042]MOS管M3、MOS管M4即是單元字線選擇管又是保護(hù)管，防止編程過程中電流過大燒毀電路，所以其溝道長度和柵氧厚度應(yīng)相對更大。
[0043]PL端編程時(shí)接編程電壓VPGM，一般比正常電源電壓高，比如8V，正常工作時(shí)則接反熔絲工作電壓VW0RK，一般為1.8V——3.3V。BL為位線，在所述柵氧擊穿型反熔絲單元被選中編程時(shí)接GND，沒有被選中時(shí)接位線保護(hù)電壓；WL_T0P和WL_L0W為分別為上字線和下字線，用于根據(jù)地址和編程數(shù)據(jù)來控制柵氧擊穿型反熔絲單元進(jìn)行正確編程，并保證柵氧擊穿型反熔絲單元能正常進(jìn)入工作狀態(tài)；PGM_N為隔離控制端，編程時(shí)接低電平，正常工作時(shí)接反熔絲工作電壓；CTL端為數(shù)據(jù)存儲控制端，在所述柵氧擊穿型反熔絲單元編程后，CTL端的電位隨之發(fā)生變化，用于控制FPGA可編程互連線網(wǎng)絡(luò)中的開關(guān)盒或連接盒中可配置點(diǎn)，該可配置點(diǎn)相當(dāng)于一個(gè)開關(guān)，一般為一個(gè)NMOS管，CTL端為高電平則打開信號通路，低電平則關(guān)閉信號通路，從而使FPGA可編程互連線網(wǎng)絡(luò)形成特定的信號傳輸路由，從而使FPGA能夠構(gòu)建具體的電路功 能。
[0044]表1所示為編程(Program)狀態(tài)、工作(operate)狀態(tài)和讀取校驗(yàn)(Verify)狀態(tài)下雙向擊穿型反熔絲配置存儲單元(即柵氧擊穿型反熔絲單元)各端口的電位。
[0045]表1不同狀態(tài)下雙向擊穿型反熔絲配置存儲單元各端口的電位
[0046]
I單元節(jié)點(diǎn)I編程[工作I讀取校驗(yàn)
[0047]


(data=I) (data=
(data=l) Cdata=O)
PLVPGMVWORK VffORK
WLJOP YPGM(? pWORlT^ VtfORK (;_
WL_L0W VFGMGND(；ND VWORK (；NI)

接電流比接電流 BLGNBGND Cf?Μ
__較器比較器
PGM一N (?ΝΙ)GND | VffORK CND CND[0048]開關(guān)盒、連接盒與反熔絲FPGA可編程邏輯功能塊之間的連接關(guān)系，如圖6所示。
[0049]所述可編程互連線網(wǎng)絡(luò)中包括多種不同類型和長度的互連線，所述互連線包括通道互連線和局部互連線，所述通道互連線之間的連接通過對開關(guān)盒進(jìn)行編程實(shí)現(xiàn)，所述局部互連線與所述通道互連線之間的連接通過對連接盒進(jìn)行編程實(shí)現(xiàn)。
[0050]所述開關(guān)盒、連接盒均采用柵氧擊穿型反熔絲單元配置數(shù)據(jù)進(jìn)行信號通路的控制和連接。
[0051]所述連接盒是反熔絲FPGA芯片中局部互連線之間、通道互連線與局部互連線之間連接的互連線開關(guān)矩陣，該開關(guān)矩陣由柵氧擊穿型反熔絲單元陣列控制。如圖7所示，可編程邏輯功能塊的所有輸入信號和輸出信號均需要經(jīng)過連接盒，以實(shí)現(xiàn)將輸出信號連接到通道或局部互連，或者將輸入信號從通道或局部互連接入可編程邏輯功能塊中。通過編程燒寫連接盒中的反熔絲配置存儲陣列，形成特定的信號連接路由，實(shí)現(xiàn)FPGA功能塊的輸入輸出信號通路的構(gòu)建。
[0052]所述開關(guān)盒是FPGA芯片中通道互連線之間連接的互連線開關(guān)矩陣，該開關(guān)矩陣由柵氧擊穿型反熔絲單元陣列控制。開關(guān)盒的電路結(jié)構(gòu)如圖8所示，控制開關(guān)由柵氧擊穿型反熔絲單元構(gòu)成，柵氧擊穿型反熔絲單元的電路結(jié)構(gòu)由圖4所示，柵氧擊穿型反熔絲單元中的編程寫入的數(shù)據(jù)決定了交叉互連線是否連通。用戶對柵氧擊穿型反熔絲單元寫入不同的數(shù)據(jù)控制開關(guān)的斷開與閉合。若開關(guān)閉合，則水平方向和垂直方向上交叉的通道互連線將實(shí)現(xiàn)連通，開關(guān)斷開則不連通。
[0053]連接盒與開關(guān)盒中所采用存儲單元為柵氧擊穿型反熔絲單元，該單元基于標(biāo)準(zhǔn)CMOS工藝實(shí)現(xiàn)，電路結(jié)構(gòu)比較簡單，可靠性較好。
[0054]圖9與圖8的區(qū)別是:將雙向擊穿型反熔絲配置存儲單元連接反向驅(qū)動器后再將輸出控制端CTL連接到FPGA互連開關(guān)上。增加反向驅(qū)動器可以起到整形濾波和增強(qiáng)電路驅(qū)動能力的作用。其編程過程與圖1電路類似，只需將其編程系統(tǒng)稍作改變，使得存儲數(shù)據(jù)“I”時(shí)由擊穿MOS管Ml管變?yōu)閾舸㎝OS管M2管，存儲數(shù)據(jù)“O”時(shí)由擊穿MOS管M2管變?yōu)閾舸㎝l管。工作過程與圖5電路沒有區(qū)別。
[0055]圖10與圖8的區(qū)別是:將雙向擊穿型反熔絲配置單元中的隔離管MOS管M5刪除，改為連接反向驅(qū)動器后再將輸出控制端CTL連接到FPGA互連開關(guān)上。反向驅(qū)動器使用柵氧較厚的MOS管，增加反向驅(qū)動器可以起到整形濾波和增強(qiáng)電路驅(qū)動能力的作用。其編程過程與圖1電路類似，只需將其編程系統(tǒng)稍作改變，使得存儲數(shù)據(jù)“I”時(shí)由擊穿MOS管Ml管變?yōu)閾舸㎝OS管M2管，存儲數(shù)據(jù)“O”時(shí)由擊穿M2管變?yōu)閾舸㎝l管。工作過程與圖1電路沒有區(qū)別。
[0056]圖11與圖8的區(qū)別是:將雙向擊穿型反熔絲配置單元中的隔離管MOS管M5刪除，再將輸出控制端CTL連接到FPGA互連開關(guān)上。受控的FPGA可編程互連網(wǎng)絡(luò)的開關(guān)改用柵氧較厚的MOS管，如此可節(jié)省一定面積。其編程和工作過程與圖1電路沒有區(qū)別。
[0057]圖12與圖8的區(qū)別是:將受控的FPGA可編程互連網(wǎng)絡(luò)的開關(guān)由NMOS管改用傳輸門，由I個(gè)PMOS管和I個(gè)NMOS管組成，。雙向擊穿型反熔絲配置存儲單元的輸出控制端CTL直接控制傳輸門的NMOS管，CTL端經(jīng)反相器后控制傳輸門的PMOS管。這樣做增強(qiáng)FPGA內(nèi)部信號的高電平電位，提高FPGA內(nèi)部信號的抗干擾能力。
[0058]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種基于可編程單元配置的可編程互連線網(wǎng)絡(luò)，其特征在于:該可編程互連線網(wǎng)絡(luò)包括多種不同類型的互連線、開關(guān)盒、連接盒及若干可編程邏輯塊，所述可編程邏輯塊之間通過所述互連線、開關(guān)盒及連接盒實(shí)現(xiàn)信號連接，若干所述可編程邏輯塊設(shè)于內(nèi)部不同的FPGA內(nèi)，所述開關(guān)盒及連接盒均采用一次性可編程單元存儲互連線網(wǎng)絡(luò)的配置數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的可編程互連線網(wǎng)絡(luò)，其特征在于:所述一次性可編程單元采用柵氧擊穿型反熔絲單元存儲互連網(wǎng)絡(luò)的配置數(shù)據(jù)，所述柵氧擊穿型反熔絲單元利用MOS管柵氧層擊穿后其柵極與源漏極之間由高阻態(tài)變?yōu)榈妥钁B(tài)的原理，使所述柵氧擊穿型反熔絲單元存編程為“O”后配置數(shù)據(jù)存儲端電位被下拉到GND，以關(guān)閉受控的互連路由；編程為“ I”后配置數(shù)據(jù)存儲電位被上拉到反熔絲工作電壓，以打開受控的互連路由，從而構(gòu)成整個(gè)可編程互連網(wǎng)絡(luò)通路。
3.根據(jù)權(quán)利要求2所述的可編程互連線網(wǎng)絡(luò)，其特征在于:所述柵氧擊穿型反熔絲單元包括MOS管Ml、MOS管M2、MOS管M3、MOS管M4及MOS管M5，所述MOS管Ml源極漏極分別連接所述MOS管M2柵極、MOS管M3源極、MOS管M4源極、MOS管M5源極，所述MOS管Ml柵極、MOS管M3漏極連接到PL端，PL端編程時(shí)連接編程電壓VPGM ;所述MOS管M2源極和漏極、MOS管M4漏極連接到位線BL，所述柵氧擊穿型反熔絲單元被選中編程時(shí)位線BL接GND，未被選中時(shí)接位線保護(hù)電壓；所述MOS管M3柵極為上字線WL_T0P，所述MOS管M4柵極為下字線WL_L0W，所述上字線、下字線用于根據(jù)地址和編程數(shù)據(jù)來控制所述柵氧擊穿型反熔絲單元進(jìn)行正確編程、讀取校驗(yàn)，且保證所述柵氧擊穿型反熔絲單元能正常進(jìn)入工作狀態(tài)；所述MOS管M5漏極為數(shù)據(jù)存儲控制端CTL連接FPGA受控電路，所述數(shù)據(jù)存儲控制端在所述柵氧擊穿型反熔絲單元編程后，CTL端電位隨之發(fā)生變化，用于控制FPGA可編程互連線網(wǎng)絡(luò)中兩條不同的互連線之間是否連通；所述MOS管M5柵極為隔離控制端PGM_N，所述隔離控制端編程時(shí)接低電平，正常工作時(shí)接反熔絲工作電壓。
4.根據(jù)權(quán)利要求3所述的可編程互連線網(wǎng)絡(luò)，其特征在于:所述MOS管M3為P型金屬氧化物場效應(yīng)管。
5.根據(jù)權(quán)利要求3所述的可編程互連線網(wǎng)絡(luò)，其特征在于:所述MOS管M1、M0S管M2、MOS管M4、MOS管M5均為N型金屬氧化物場效應(yīng)管。
6.根據(jù)權(quán)利要求1-5任一項(xiàng)所述的可編程互連線網(wǎng)絡(luò)，其特征在于:所述可編程互連線網(wǎng)絡(luò)中包括多種不同類型和長度的互連線，所述互連線包括通道互連線和局部互連線，所述通道互連線之間的連接通過對開關(guān)盒進(jìn)行編程實(shí)現(xiàn)，所述局部互連線與所述通道互連線之間的連接通過對連接盒進(jìn)行編程實(shí)現(xiàn)。
7.根據(jù)權(quán)利要求6所述的可編程互連線網(wǎng)絡(luò)，其特征在于:所述開關(guān)盒、連接盒均采用柵氧擊穿型反熔絲單元配置數(shù)據(jù)進(jìn)行信號通路的控制和連接。
8.根據(jù)權(quán)利要求7所述的可編程互連線網(wǎng)絡(luò)，其特征在于:所述連接盒是反熔絲FPGA芯片中局部互連線之間、通道互連線與局部互連線之間連接的互連線開關(guān)矩陣，該開關(guān)矩陣由柵氧擊穿型反熔絲單元陣列控制。
9.根據(jù)權(quán)利要求8所述的可編程互連線網(wǎng)絡(luò)，其特征在于:所述開關(guān)盒是FPGA芯片中通道互連線之間連接的互連線開關(guān)矩陣，該開關(guān)矩陣由柵氧擊穿型反熔絲單元陣列控制。
【文檔編號】H03K19/177GK103780249SQ201310749774
【公開日】2014年5月7日 申請日期:2013年12月30日 優(yōu)先權(quán)日:2013年12月30日
【發(fā)明者】傅啟攀, 溫長清, 張勇, 包朝偉 申請人:深圳市國微電子有限公司