一種可控硅驅(qū)動電路的制作方法
【專利摘要】本發(fā)明公開的可控硅驅(qū)動電路，通過方波產(chǎn)生電路根據(jù)控制芯片輸出的使能信號生成并輸出方波信號，強觸發(fā)電路根據(jù)所述方波信號生成并輸出強觸發(fā)電流信號，所述強觸發(fā)電流信號具有較高的前沿，使可控硅導通后的陽極電流迅速超過其擎住電流；然后隔離傳輸電路根據(jù)所述強觸發(fā)電流信號生成并輸出隔離驅(qū)動信號；再經(jīng)門極驅(qū)動電路根據(jù)所述隔離驅(qū)動信號生成并輸出驅(qū)動信號；使得所述可控硅接收到具有較高前沿的驅(qū)動信號，使其導通后的陽極電流迅速超過其擎住電流，保證了所述可控硅的可靠導通；同時，所述驅(qū)動信號的平臺部分只需維持所述可控硅的導通即可，不會因電流過大而導致所述可控硅門極發(fā)熱嚴重，相比現(xiàn)有技術提高了其可靠性。
【專利說明】—種可控硅驅(qū)動電路
【技術領域】
[0001]本發(fā)明涉及電力電子【技術領域】，尤其涉及一種可控硅驅(qū)動電路。
【背景技術】
[0002]可控硅又稱晶閘管，具有三個引腳:陽極(Anode，簡稱為A)、陰極(Cathode，簡稱為K)，以及門極(Gate，簡稱為G);可控硅是電流驅(qū)動型半導體，需要在其門極施加驅(qū)動電流，才能使其觸發(fā)導通。其門極的驅(qū)動電流通常采用如圖1所示的直流，或者如圖2所示的方波電流。
[0003]為了使可控硅觸發(fā)導通后能夠維持導通，其陽極電流需要迅速超過擎住電流，因此需要可控硅的門極接收的驅(qū)動電流足夠大，一般對所述驅(qū)動電流的要求為所述可控硅規(guī)格書給定觸發(fā)電流的4倍及以上；這對如圖1所示的直流驅(qū)動來說，就需要消耗比較大的電源功率，同時所述可控硅門極也會發(fā)熱嚴重，降低了所述可控硅的可靠性；而對于如圖2所示的交流驅(qū)動，因為是方波觸發(fā)，雖然其消耗的功率相對較小，但同樣存在因需要較大的方波電流而導致的所述可控硅門極發(fā)熱嚴重，導致所述可控硅的可靠性的降低。

【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明提供了一種可控硅驅(qū)動電路，以解決現(xiàn)有技術中因需較大驅(qū)動電流而導致的可控硅門極發(fā)熱嚴重，降低其可靠性的問題。
[0005]為了實現(xiàn)上述目的，現(xiàn)提出的方案如下:
[0006]一種可控硅驅(qū)動電路，連接于控制芯片及可控硅之間，包括:
[0007]連接于第一電源與地之間，且與所述控制芯片相連的方波產(chǎn)生電路，用于根據(jù)所述控制芯片輸出的使能信號生成并輸出方波信號；
[0008]連接于第二電源與地之間，且與所述方波產(chǎn)生電路相連的強觸發(fā)電路，用于根據(jù)所述方波信號生成并輸出強觸發(fā)電流信號，所述強觸發(fā)電流信號具有前沿，使所述可控硅導通后的陽極電流超過其擎住電流；
[0009]與所述強觸發(fā)電路相連的隔離傳輸電路，用于對所述強觸發(fā)電流信號進行強弱電的驅(qū)動隔離，生成并輸出隔離驅(qū)動信號；
[0010]與所述隔離傳輸電路及可控硅相連的門極驅(qū)動電路，用于將所述隔離驅(qū)動信號進行限流后，生成并輸出驅(qū)動信號至所述可控硅。
[0011]優(yōu)選的，所述方波產(chǎn)生電路還與第三電源及第四電源相連。
[0012]優(yōu)選的，所述方波產(chǎn)生電路包括:
[0013]a4 口與b4 口均與所述第一電源相連的555定時器；
[0014]連接于所述555定時器的b3 口與所述第一電源之間的第一電阻；
[0015]連接于所述555定時器的b3 口與b2 口之間的第二電阻；所述第二電阻與所述555定時器的b2 口的連接點與所述555定時器的a2 口相連；
[0016]正極與所述第二電阻及所述555定時器的b3 口的連接點相連的第一二極管；[0017]連接于所述555定時器的al 口與第一電源之間的第一電容；
[0018]連接于所述555定時器的al 口與第一二極管負極之間的第二電容；
[0019]連接于所述555定時器的al 口與bl 口之間的第三電容；所述555定時器的al 口與第一電容、第二電容及第三電容的連接點接地；
[0020]連接于所述控制芯片與第四電源之間的第三電阻；
[0021]負極與所述控制芯片和第三電阻的連接點相連的第一穩(wěn)壓二極管；
[0022]一端與所述第一穩(wěn)壓二極管正極相連的第四電阻；
[0023]連接于所述第四電阻另一端與地之間的第五電阻；
[0024]與所述第五電阻并聯(lián)連接的第四電容；
[0025]基極與所述第四電阻及第五電阻連接點相連的三極管；所述三極管的發(fā)射極接地；
[0026]連接于所述三極管集電極及第三電源之間的第六電阻；
[0027]正極與所述三極管集電極相連的第二二極管；所述第二二極管的正極與所述三極管集電極的連接點為所述方波產(chǎn)生電路的輸出端；所述第二二極管的負極與所述555定時器的a3 口相連。
[0028]優(yōu)選的，所述方波產(chǎn)生電路包括:
[0029]b4 口與所述第一電源相連的555定時器；
[0030]連接于所述555定時器的b3 口與所述第一電源之間的第一電阻；
[0031]連接于所述555定時器的b3 口與b2 口之間的第二電阻；所述第二電阻與所述555定時器的b2 口的連接點與所述555定時器的a2 口相連；
[0032]正極與所述第二電阻及所述555定時器的b3 口的連接點相連的第一二極管；
[0033]連接于所述555定時器的al 口與第一電源之間的第一電容；
[0034]連接于所述555定時器的al 口與第一二極管負極之間的第二電容；
[0035]連接于所述555定時器的al 口與bl 口之間的第三電容；所述555定時器的al 口與第一電容、第二電容及第三電容的連接點接地；
[0036]負極與所述控制芯片相連的第一穩(wěn)壓二極管；所述第一穩(wěn)壓二極管的正極與所述555定時器的a4 口相連；
[0037]—端與所述555定時器的a3 口相連的第六電阻；所述第六電阻的另一端為所述方波產(chǎn)生電路的輸出端。
[0038]優(yōu)選的，所述方波產(chǎn)生電路還包括:
[0039]連接于所述第一穩(wěn)壓二極管正極與所述555定時器的a4 口之間的第四電阻；
[0040]連接于所述555定時器的a4 口與地之間的第五電阻；
[0041]與所述第五電阻并聯(lián)連接的第四電容。
[0042]優(yōu)選的，所述強觸發(fā)電路包括:
[0043]控制端與所述方波產(chǎn)生電路的輸出端相連的開關管；所述開關管的輸出端接地；
[0044]連接于所述開關管的控制端與輸出端之間的第七電阻；
[0045]正極與所述開關管的輸入端相連的第三二極管；
[0046]負極與所述第三二極管負極相連的第二穩(wěn)壓二極管；所述第二穩(wěn)壓二極管的正極與所述第二電源相連；[0047]一端與所述第二電源相連的第八電阻；
[0048]連接于所述第八電阻另一端與地之間的第五電容。
[0049]優(yōu)選的，所述開關管為NMOS晶體管或者NPN型三極管。
[0050]優(yōu)選的，所述隔離傳輸電路為變壓器；所述變壓器的原邊繞組的同名端與所述第八電阻及第五電容的連接點相連，所述變壓器的原邊繞組的異名端與所述開關管的輸入端相連。
[0051 ] 優(yōu)選的，所述變壓器為正激式變壓器。
[0052]優(yōu)選的，所述門極驅(qū)動電路包括:
[0053]正極與所述變壓器副邊繞組同名端相連的第四二極管；
[0054]負極與所述第四二極管負極相連的第五二極管；所述第五二極管的正極與所述變壓器副邊繞組的異名端相連；
[0055]一端與所述第四二極管負極相連的第九電阻；
[0056]連接于所述第九電阻另一端及所述變壓器副邊繞組異名端之間的第十電阻；
[0057]與所述第十電阻并聯(lián)的第六電容；所述第六電容與第九電阻的連接點與所述可控硅的門極相連，所述第六電容與變壓器副邊繞組異名端的連接點與所述可控硅的陰極相連。
[0058]從上述的技術方案可以看出，本發(fā)明公開的可控硅驅(qū)動電路，通過方波產(chǎn)生電路根據(jù)控制芯片輸出的使能信號生成并輸出方波信號；再通過強觸發(fā)電路根據(jù)所述方波信號生成并輸出強觸發(fā)電流信號，生成的所述強觸發(fā)電流信號具有較高的前沿，使可控硅導通后的陽極電流迅速超過其擎住電流；然后由隔離傳輸電路對所述強觸發(fā)電流信號進行強弱電的驅(qū)動隔離，生成并輸出隔離驅(qū)動信號；再經(jīng)門極驅(qū)動電路將所述隔離驅(qū)動信號進行限流后，生成并輸出驅(qū)動信號至所述可控硅；使得所述可控硅最終接收到具有較高前沿的驅(qū)動信號，進而使所述可控硅導通后的陽極電流迅速超過其擎住電流，保證了所述可控硅的可靠導通；同時，所述驅(qū)動信號的平臺部分只需維持所述可控硅的導通即可，不會因電流過大而導致所述可控硅門極發(fā)熱嚴重，相比現(xiàn)有技術提高了其可靠性。
【專利附圖】

【附圖說明】
[0059]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0060]圖1為現(xiàn)有技術的驅(qū)動電流波形圖；
[0061]圖2為現(xiàn)有技術的另一驅(qū)動電流波形圖；
[0062]圖3為本發(fā)明實施例公開的可控硅驅(qū)動電路結構示意圖；
[0063]圖4為本發(fā)明實施例公開的強觸發(fā)電流信號示意圖；
[0064]圖5為本發(fā)明另一實施例公開的可控硅驅(qū)動電路結構示意圖；
[0065]圖6為本發(fā)明另一實施例公開的可控硅驅(qū)動電路結構示意圖；
[0066]圖7為本發(fā)明另一實施例公開的可控硅驅(qū)動電路結構示意圖；
[0067]圖8為本發(fā)明另一實施例公開的可控硅驅(qū)動電路結構示意圖；[0068]圖9為本發(fā)明另一實施例公開的可控硅驅(qū)動電路結構示意圖。
【具體實施方式】
[0069]下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0070]本發(fā)明提供了一種可控硅驅(qū)動電路，以解決現(xiàn)有技術中因需較大驅(qū)動電流而導致的可控硅門極發(fā)熱嚴重，降低其可靠性的問題。
[0071 ] 具體的，如圖3所示，可控硅驅(qū)動電路110連接于控制芯片120及可控硅130之間，可控硅驅(qū)動電路110包括:
[0072]連接于第一電源與地之間，且與控制芯片120相連的方波產(chǎn)生電路101 ；
[0073]連接于第二電源與地之間，且與方波產(chǎn)生電路101相連的強觸發(fā)電路102 ；
[0074]與強觸發(fā)電路102相連的隔離傳輸電路103 ；
[0075]與隔離傳輸電路103及可控硅130相連的門極驅(qū)動電路104。
[0076]具體的工作原理為:
[0077]方波產(chǎn)生電路101根據(jù)控制芯片120輸出的使能信號生成并輸出方波信號；強觸發(fā)電路102接收所述方波信號，并根據(jù)所述方波信號生成并輸出強觸發(fā)電流信號，所述強觸發(fā)電流信號具有較高的前沿，如圖4所示，使所述可控硅導通后的陽極電流迅速超過其擎住電流；隔離傳輸電路103對所述強觸發(fā)電流信號進行強弱電的驅(qū)動隔離，生成并輸出隔離驅(qū)動信號；門極驅(qū)動電路104將所述隔離驅(qū)動信號進行限流后，生成并輸出驅(qū)動信號至可控硅130，控制可控硅130的導通或關斷。
[0078]在具體的實施中，控制芯片120可以采用數(shù)字信號處理器。
[0079]本實施例公開的可控硅驅(qū)動電路110，使得可控硅130最終接收到具有較高前沿的所述驅(qū)動信號，進而使可控硅130導通后的陽極電流迅速超過其擎住電流，保證了可控硅130的可靠導通；同時，所述驅(qū)動信號的平臺部分只需維持可控硅130的導通即可，不會因電流過大而導致可控硅130門極發(fā)熱嚴重，相比現(xiàn)有技術提高了其可靠性。
[0080]本發(fā)明另一實施例還提供了另外一種可控硅驅(qū)動電路，如圖5所示，可控硅驅(qū)動電路Iio連接于控制芯片120及可控硅130之間，可控硅驅(qū)動電路110包括:
[0081]分別連接于第一電源、第三電源、第四電源與地之間，且與控制芯片120相連的方波產(chǎn)生電路101 ；
[0082]連接于第二電源與地之間，且與方波產(chǎn)生電路101相連的強觸發(fā)電路102 ；
[0083]與強觸發(fā)電路102相連的隔離傳輸電路103 ；
[0084]與隔離傳輸電路103及可控硅130相連的門極驅(qū)動電路104 ；
[0085]其中，方波產(chǎn)生電路101包括:
[0086]a4 口與b4 口均與所述第一電源相連的555定時器Ul ；
[0087]連接于555定時器Ul的b3 口與所述第一電源之間的第一電阻Rl ；
[0088]連接于555定時器Ul的b3 口與b2 口之間的第二電阻R2 ;第二電阻R2與555定時器Ul的b2 口的連接點與555定時器Ul的a2 口相連；[0089]正極與第二電阻R2及555定時器Ul的b3 口的連接點相連的第一二極管Dl ；[0090]連接于555定時器Ul的al 口與所述第一電源之間的第一電容Cl ；
[0091]連接于555定時器Ul的al 口與第一二極管Dl負極之間的第二電容C2 ;
[0092]連接于555定時器Ul的al 口與bl 口之間的第三電容C3 ;555定時器Ul的al 口與第一電容Cl、第二電容C2及第三電容C3的連接點接地；
[0093]連接于控制芯片120與所述第四電源之間的第三電阻R3 ；
[0094]負極與控制芯片120和第三電阻R3的連接點相連的第一穩(wěn)壓二極管Zl ；
[0095]一端與第一穩(wěn)壓二極管Zl正極相連的第四電阻R4 ；
[0096]連接于第四電阻R4另一端與地之間的第五電阻R5 ；
[0097]與第五電阻R5并聯(lián)連接的第四電容C4;
[0098]基極與第四電阻R4及第五電阻R5連接點相連的三極管Ql ;三極管Ql的發(fā)射極接地；
[0099]連接于三極管Ql集電極及所述第三電源之間的第六電阻R6 ；
[0100]正極與三極管Ql集電極相連的第二二極管D2 ;第二二極管D2的正極與三極管Ql集電極的連接點為方波產(chǎn)生電路101的輸出端；第二二極管D2的負極與555定時器Ul的a3 口相連。
[0101]具體的工作原理為:
[0102]555定時器Ul的供電范圍為4.5-18V,在實際生產(chǎn)中，所述第一電源、第二電源與第三電源均可以為15V，且所述第一電源、第二電源與第三電源可以由同一供電電路提供，也可由不同供電電路提供，此處不做限定。第一電容Cl為所述第一電源濾波；所述第一電源通過第一電阻Rl及第一二極管Dl為第二電容C2充電，充電時間為驅(qū)動的高電平持續(xù)時間Ton ;第二電容C2通過第二電阻R2放電，放電時間為驅(qū)動的低電平持續(xù)時間Toff ;高電平持續(xù)時間與低電平持續(xù)時間的和為一個周期T，即周期T=Ton+Toff，取周期T的倒數(shù)即為驅(qū)動頻率F= I/ (Ton+Tof f )，方波的占空比D=Ton/T。故通過調(diào)整第一電阻R1、第二電阻R2及第二電容C2的參數(shù)就可以調(diào)整方波產(chǎn)生電路101輸出的方波信號的驅(qū)動頻率及占空比。
[0103]方波產(chǎn)生電路101接收控制芯片120輸出的使能信號0_50?，可以為高電平也可以為低電平，此處以低電平為例講述其工作過程。
[0104]當使能信號D_SCR為低電平時，三極管Ql截止，三極管Ql的集電極為高電平，若此時555定時器Ul的a3 口輸出為低電平，則由于第二二極管D2的作用，三極管Ql的集電極也將變?yōu)榈碗娖?，此時方波產(chǎn)生電路101輸出端輸出的方波信號為低電平；而若此時555定時器Ul的a3 口輸出為高電平，則由于第二二極管D2的作用，三極管Ql的集電極也將為高電平，此時方波產(chǎn)生電路101輸出端輸出的方波信號為高電平；故當使能信號D_SCR為低電平時，方波產(chǎn)生電路101輸出端輸出的所述方波信號將與555定時器Ul的a3 口輸出信號相同。
[0105]當使能信號D_SCR為高電平時，三極管Ql導通，三極管Ql的集電極為低電平，方波產(chǎn)生電路101輸出端輸出的所述方波信號為低電平。
[0106]當使能信號D_SCR懸空時，所述第四電源以5V為例進行說明，所述第四電源通過第三電阻R3、第一穩(wěn)壓二極管Zl及第四電阻R4給三極管Ql的基極提供電流，使得三極管Ql導通，三極管Ql的集電極為低電平，方波產(chǎn)生電路101輸出端輸出的所述方波信號也為低電平。
[0107]本實施例內(nèi)其余的特征及具體的工作原理與上述實施例相同，此處不再贅述。
[0108]優(yōu)選的，如圖6所示，強觸發(fā)電路102包括:
[0109]控制端與方波產(chǎn)生電路101的輸出端相連的開關管Q2 ;開關管Q2的輸出端接地；
[0110]連接于開關管Q2的控制端與輸出端之間的第七電阻R7 ；
[0111]正極與開關管Q2的輸入端相連的第三二極管D3 ；
[0112]負極與第三二極管D3負極相連的第二穩(wěn)壓二極管Z2 ;第二穩(wěn)壓二極管Z2的正極與所述第二電源相連；
[0113]一端與所述第二電源相連的第八電阻R8 ；
[0114]連接于第八電阻R8另一端與地之間的第五電容C5 ；
[0115]其中，開關管Q2可以為NMOS晶體管或者NPN型三極管；圖6中的開關管Q2以NMOS晶體管為例進行展示。
[0116]當開關管Q2為NMOS晶體管時，所述NMOS晶體管的柵極分別與方波產(chǎn)生電路101的輸出端及第七電阻R7相連；所述NMOS晶體管的源極接地，所述NMOS晶體管的漏極分別與第三二極管D3的正極及隔尚傳輸電路103相連；
[0117]當開關管Q2為NPN型三極管時，所述NPN型三極管的基極分別與方波產(chǎn)生電路101的輸出端及第七電阻R7相連；所述NPN型三極管的發(fā)射極接地，所述NPN型三極管的集電極分別與第三二極管D3的正極及隔離傳輸電路103相連。
[0118]隔離傳輸電路103為變壓器TR ;變壓器TR的原邊繞組的同名端與第八電阻R8及第五電容C5的連接點相連，變壓器TR的原邊繞組的異名端與開關管Q2的輸入端相連。
[0119]變壓器TR為正激式變壓器，對驅(qū)動信號進行隔離傳輸，采用三層絕緣線繞制并外穿一層鐵氟龍?zhí)坠?，保證弱電與強電的隔離。
[0120]門極驅(qū)動電路104包括:
[0121]正極與變壓器TR副邊繞組同名端相連的第四二極管D4 ；
[0122]負極與第四二極管D4負極相連的第五二極管D5 ;第五二極管D5的正極與變壓器TR副邊繞組的異名端相連；
[0123]一端與第四二極管D4負極相連的第九電阻R9 ；
[0124]連接于第九電阻R9另一端及變壓器TR副邊繞組異名端之間的第十電阻RlO ；
[0125]與第十電阻RlO并聯(lián)的第六電容C6 ;第六電容C6與第九電阻R9的連接點與可控硅130的門極G相連，第六電容C6與變壓器TR副邊繞組異名端的連接點與可控硅130的陰極K相連。
[0126]具體的工作原理為:
[0127]當使能信號D_SCR為低電平時，方波產(chǎn)生電路101輸出端輸出的所述方波信號將與555定時器Ul的a3 口輸出信號相同；開關管Q2將按照方波產(chǎn)生電路101輸出端輸出的所述方波信號做開關動作。
[0128]在開關管Q2導通之前，所述第二電源通過第八電阻R8為第五電容C5充電，由于第八電阻R8阻值較小，所以第五電容C5上的電壓就等于所述第二電源電壓15V ;開關管Q2剛導通時，由于第五電容C5電壓不能突變，第五電容C5上的15V電壓就加在了變壓器TR的原邊線圈之間，形成了所述強觸發(fā)電流信號較高的前沿。[0129]變壓器TR采用正激式變壓器，對所述強觸發(fā)信號進行隔離傳輸，采用三層絕緣線繞制并外穿一層鐵氟龍?zhí)坠?，保證弱電與強電的隔離。
[0130]當變壓器TR的原邊線圈產(chǎn)生所述強觸發(fā)電流信號較高的前沿時，在變壓器TR副邊也會感應出一個峰值電壓，該峰值電壓通過第四二極管D4、第九電阻R9及可控硅130的門極G和陰極K而產(chǎn)生一個峰值驅(qū)動電流加在可控硅的門極G上；變壓器TR副邊有電流流過，原邊必定也有電流，原邊電流在第八電阻R8上就會產(chǎn)生壓降，使得此時的變壓器TR原邊線圈兩端壓降降低，同樣的變壓器TR副邊線圈兩端電壓也會降低，使得門極驅(qū)動電路104輸出至可控硅130兩端的驅(qū)動信號的電流減小，只要所述驅(qū)動信號的平臺部分的電流大于可控硅規(guī)格書要求的驅(qū)動電流即可保證維持其導通，且不會因電流過大而導致可控硅130門極發(fā)熱嚴重，相比現(xiàn)有技術提高了其可靠性。
[0131]當使能信號D_SCR為高電平時，方波產(chǎn)生電路101輸出端輸出的所述方波信號為低電平；開關管Q2因控制端接收的信號為低電平而保持關斷，后級可控硅130也就得不到驅(qū)動。
[0132]當使能信號D_SCR為懸空時，方波產(chǎn)生電路101輸出端輸出的所述方波信號為低電平；開關管Q2因控制端接收的信號為低電平而保持關斷，后級可控硅130也就得不到驅(qū)動，這就避免了可控硅130的誤導通。
[0133]本發(fā)明另一實施例還提供了另外一種可控硅驅(qū)動電路，如圖7所示，可控硅驅(qū)動電路Iio連接于控制芯片120及可控硅130之間，可控硅驅(qū)動電路110包括:
[0134]分別連接于第一電源與地之間，且與控制芯片120相連的方波產(chǎn)生電路101 ；
[0135]連接于第二電源與地之間，且與方波產(chǎn)生電路101相連的強觸發(fā)電路102 ；
[0136]與強觸發(fā)電路102相連的隔離傳輸電路103 ；
[0137]與隔離傳輸電路103及可控硅130相連的門極驅(qū)動電路104 ；
[0138]其中，方波產(chǎn)生電路101包括:
[0139]b4 口與所述第一電源相連的555定時器Ul ;
[0140]連接于555定時器Ul的b3 口與所述第一電源之間的第一電阻Rl ；
[0141]連接于555定時器Ul的b3 口與b2 口之間的第二電阻R2 ;第二電阻R2與555定時器Ul的b2 口的連接點與555定時器Ul的a2 口相連；
[0142]正極與第二電阻R2及555定時器Ul的b3 口的連接點相連的第一二極管Dl ；
[0143]連接于555定時器Ul的al 口與所述第一電源之間的第一電容Cl ;
[0144]連接于555定時器Ul的al 口與第一二極管Dl負極之間的第二電容C2 ；
[0145]連接于555定時器Ul的al 口與bl 口之間的第三電容C3 ;555定時器Ul的al 口與第一電容Cl、第二電容C2及第三電容C3的連接點接地；
[0146]負極與控制芯片120相連的第一穩(wěn)壓二極管Zl ;第一穩(wěn)壓二極管Zl的正極與555定時器Ul的a4 口相連；
[0147]優(yōu)選的，如圖8所示，方波產(chǎn)生電路101還包括:
[0148]連接于第一穩(wěn)壓二極管Zl正極與555定時器Ul的a4 口之間的第四電阻R4 ；
[0149]連接于555定時器Ul的a4 口與地之間的第五電阻R5 ；
[0150]與第五電阻R5并聯(lián)連接的第四電容C4。
[0151]具體的工作原理為:[0152]555定時器Ul的供電范圍為4.5-18V,在實際生產(chǎn)中，所述第一電源與第二電源均可以為15V，且所述第一電源與第二電源可以由同一供電電路提供，也可由不同供電電路提供，此處不做限定。第一電容Cl為所述第一電源濾波；所述第一電源通過第一電阻Rl及第一二極管Dl為第二電容C2充電，充電時間為驅(qū)動的高電平持續(xù)時間Ton;第二電容C2通過第二電阻R2放電，放電時間為驅(qū)動的低電平持續(xù)時間Toff ;高電平持續(xù)時間與低電平持續(xù)時間的和為一個周期T，即周期T=Ton+Toff，取周期T的倒數(shù)即為驅(qū)動頻率F=I/(Ton+Toff )，方波的占空比D=Ton/T。故通過調(diào)整第一電阻R1、第二電阻R2及第二電容C2的參數(shù)就可以調(diào)整方波產(chǎn)生電路101輸出的方波信號的驅(qū)動頻率及占空比。
[0153]方波產(chǎn)生電路101接收控制芯片120輸出的使能信號0_50?，可以為高電平也可以為低電平，此處以高電平為例講述其工作過程。
[0154]第四電阻R4、第五電阻R5及第四電容C4將使能信號D_SCR進行分壓濾波后輸出至555定時器Ul的第a4 口。
[0155]當使能信號D_SCR為高電平時，555定時器Ul的第a4 口電平也為高，此時555定時器Ul的a3 口開始有信號輸出，通過第六電阻R6使得方波產(chǎn)生電路101的輸出端輸出所述方波信號。
[0156]當使能信號D_SCR為低電平時，555定時器Ul的第a4 口電平也為低，此時555定時器Ul的a3 口沒有信號輸出，而是一直保持低電平,方波產(chǎn)生電路101的輸出端輸出所述方波信號也一直保持低電平。
[0157]當使能信號D_SCR懸空時，555定時器Ul的第a4 口被第五電阻R5下拉到地而保持低電平，此時555定時器Ul的a3 口沒有信號輸出，而是一直保持低電平，方波產(chǎn)生電路101的輸出端輸出所述方波信號也一直保持低電平。
[0158]本實施例內(nèi)其余的`特征及具體的工作原理與上述實施例相同，此處不再贅述。
[0159]優(yōu)選的，如圖9所示，強觸發(fā)電路102包括:
[0160]控制端與方波產(chǎn)生電路101的輸出端相連的開關管Q2 ;開關管Q2的輸出端接地；
[0161]連接于開關管Q2的控制端與輸出端之間的第七電阻R7 ；
[0162]正極與開關管Q2的輸入端相連的第三二極管D3 ；
[0163]負極與第三二極管D3負極相連的第二穩(wěn)壓二極管Z2 ;第二穩(wěn)壓二極管Z2的正極與所述第二電源相連；
[0164]一端與所述第二電源相連的第八電阻R8 ；
[0165]連接于第八電阻R8另一端與地之間的第五電容C5 ；
[0166]其中，開關管Q2可以為NMOS晶體管或者NPN型三極管；圖8中的開關管Q2以NMOS晶體管為例進行展示。
[0167]當開關管Q2為NMOS晶體管時，所述NMOS晶體管的柵極分別與方波產(chǎn)生電路101的輸出端及第七電阻R7相連；所述NMOS晶體管的源極接地，所述NMOS晶體管的漏極分別與第三二極管D3的正極及隔尚傳輸電路103相連；
[0168]當開關管Q2為NPN型三極管時，所述NPN型三極管的基極分別與方波產(chǎn)生電路101的輸出端及第七電阻R7相連；所述NPN型三極管的發(fā)射極接地，所述NPN型三極管的集電極分別與第三二極管D3的正極及隔離傳輸電路103相連。
[0169]隔離傳輸電路103為變壓器TR ;變壓器TR的原邊繞組的同名端與第八電阻R8及第五電容C5的連接點相連，變壓器TR的原邊繞組的異名端與開關管Q2的輸入端相連。
[0170]變壓器TR為正激式變壓器，對驅(qū)動信號進行隔離傳輸，采用三層絕緣線繞制并外穿一層鐵氟龍?zhí)坠?，保證弱電與強電的隔離。
[0171]門極驅(qū)動電路104包括:
[0172]正極與變壓器TR副邊繞組同名端相連的第四二極管D4 ；
[0173]負極與第四二極管D4負極相連的第五二極管D5 ;第五二極管D5的正極與變壓器TR副邊繞組的異名端相連；
[0174]—端與第四二極管D4負極相連的第九電阻R9 ；
[0175]連接于第九電阻R9另一端及變壓器TR副邊繞組異名端之間的第十電阻RlO ；
[0176]與第十電阻RlO并聯(lián)的第六電容C6 ;第六電容C6與第九電阻R9的連接點與可控硅130的門極G相連，第六電容C6與變壓器TR副邊繞組異名端的連接點與可控硅130的陰極K相連。
[0177]具體的工作原理為:
[0178]當使能信號D_SCR為高電平時，555定時器Ul的第a4 口電平也為高，此時555定時器Ul的a3 口開始有信號輸出，通過第六電阻R6使得方波產(chǎn)生電路101的輸出端輸出所述方波信號；開關管Q2將按照方波產(chǎn)生電路101輸出端輸出的所述方波信號做開關動作。
[0179]在開關管Q2導通之前，所述第二電源通過第八電阻R8為第五電容C5充電，由于第八電阻R8阻值較小，所以第五電容C5上的電壓就等于所述第二電源電壓15V ;開關管Q2剛導通時，由于第五電容C5電壓不能突變，第五電容C5上的15V電壓就加在了變壓器TR的原邊線圈之間，形成了所述強觸發(fā)電流信號較高的前沿。
[0180]當變壓器TR的原邊線圈產(chǎn)生所述強觸發(fā)電流信號較高的前沿時，在變壓器TR副邊也會感應出一個峰值電壓，該峰值電壓通過第四二極管D4、第九電阻R9及可控硅130的門極G和陰極K而產(chǎn)生一個峰值驅(qū)動電流加在可控硅的門極G上；變壓器TR副邊有電流流過，原邊必定也有電流，原邊電流在第八電阻R8上就會產(chǎn)生壓降，使得此時的變壓器TR原邊線圈兩端壓降降低，同樣的變壓器TR副邊線圈兩端電壓也會降低，使得門極驅(qū)動電路104輸出至可控硅130兩端的驅(qū)動信號的電流減小，只要所述驅(qū)動信號的平臺部分的電流大于可控硅規(guī)格書要求的驅(qū)動電流即可保證維持其導通，且不會因電流過大而導致可控硅130門極發(fā)熱嚴重，相比現(xiàn)有技術提高了其可靠性。
[0181]當使能信號D_SCR為低電平時，方波產(chǎn)生電路101的輸出端輸出所述方波信號也一直保持低電平；開關管Q2因控制端接收的信號為低電平而保持關斷，后級可控硅130也就得不到驅(qū)動。
[0182]當使能信號D_SCR懸空時,方波產(chǎn)生電路101的輸出端輸出所述方波信號也一直保持低電平；開關管Q2因控制端接收的信號為低電平而保持關斷，后級可控硅130也就得不到驅(qū)動，這就避免了可控硅130的誤導通。
[0183]本實施例內(nèi)其余的特征及具體的工作原理與上述實施例相同，此處不再贅述。
[0184]對所公開的實施例的上述說明，使本領域?qū)I(yè)技術人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領域的專業(yè)技術人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。
【權利要求】
1.一種可控硅驅(qū)動電路，連接于控制芯片及可控硅之間，其特征在于，包括: 連接于第一電源與地之間，且與所述控制芯片相連的方波產(chǎn)生電路，用于根據(jù)所述控制芯片輸出的使能信號生成并輸出方波信號； 連接于第二電源與地之間，且與所述方波產(chǎn)生電路相連的強觸發(fā)電路，用于根據(jù)所述方波信號生成并輸出強觸發(fā)電流信號，所述強觸發(fā)電流信號具有前沿，使所述可控硅導通后的陽極電流超過其擎住電流； 與所述強觸發(fā)電路相連的隔離傳輸電路，用于對所述強觸發(fā)電流信號進行強弱電的驅(qū)動隔離，生成并輸出隔離驅(qū)動信號； 與所述隔離傳輸電路及可控硅相連的門極驅(qū)動電路，用于將所述隔離驅(qū)動信號進行限流后，生成并輸出驅(qū)動信號至所述可控硅。
2.根據(jù)權利要求1所述的可控硅驅(qū)動電路，其特征在于，所述方波產(chǎn)生電路還與第三電源及第四電源相連。
3.根據(jù)權利要求2所述的可控硅驅(qū)動電路，其特征在于，所述方波產(chǎn)生電路包括: a4 口與b4 口均與所述第一電源相連的555定時器； 連接于所述555定時器的b3 口與所述第一電源之間的第一電阻； 連接于所述555定時器的b3 口與b2 口之間的第二電阻；所述第二電阻與所述555定時器的b2 口的連接點與所述555定時器的a2 口相連； 正極與所述第二電阻及所述555定時器的b3 口的連接點相連的第一二極管； 連接于所述555定時器的·al 口與第一電源之間的第一電容； 連接于所述555定時器的al 口與第一二極管負極之間的第二電容； 連接于所述555定時器的al 口與bl 口之間的第三電容；所述555定時器的al 口與第一電容、第二電容及第三電容的連接點接地； 連接于所述控制芯片與第四電源之間的第三電阻； 負極與所述控制芯片和第三電阻的連接點相連的第一穩(wěn)壓二極管； 一端與所述第一穩(wěn)壓二極管正極相連的第四電阻； 連接于所述第四電阻另一端與地之間的第五電阻； 與所述第五電阻并聯(lián)連接的第四電容； 基極與所述第四電阻及第五電阻連接點相連的三極管；所述三極管的發(fā)射極接地； 連接于所述三極管集電極及第三電源之間的第六電阻； 正極與所述三極管集電極相連的第二二極管；所述第二二極管的正極與所述三極管集電極的連接點為所述方波產(chǎn)生電路的輸出端；所述第二二極管的負極與所述555定時器的a3 口相連。
4.根據(jù)權利要求1所述的可控硅驅(qū)動電路，其特征在于，所述方波產(chǎn)生電路包括: b4 口與所述第一電源相連的555定時器； 連接于所述555定時器的b3 口與所述第一電源之間的第一電阻； 連接于所述555定時器的b3 口與b2 口之間的第二電阻；所述第二電阻與所述555定時器的b2 口的連接點與所述555定時器的a2 口相連； 正極與所述第二電阻及所述555定時器的b3 口的連接點相連的第一二極管； 連接于所述555定時器的al 口與第一電源之間的第一電容；連接于所述555定時器的al 口與第一二極管負極之間的第二電容； 連接于所述555定時器的al 口與bl 口之間的第三電容；所述555定時器的al 口與第一電容、第二電容及第三電容的連接點接地； 負極與所述控制芯片相連的第一穩(wěn)壓二極管；所述第一穩(wěn)壓二極管的正極與所述555定時器的a4 口相連； 一端與所述555定時器的a3 口相連的第六電阻；所述第六電阻的另一端為所述方波產(chǎn)生電路的輸出端。
5.根據(jù)權利要求4所述的可控硅驅(qū)動電路，其特征在于，所述方波產(chǎn)生電路還包括: 連接于所述第一穩(wěn)壓二極管正極與所述555定時器的a4 口之間的第四電阻； 連接于所述555定時器的a4 口與地之間的第五電阻； 與所述第五電阻并聯(lián)連接的第四電容。
6.根據(jù)權利要求3至5任一所述的可控硅驅(qū)動電路，其特征在于，所述強觸發(fā)電路包括: 控制端與所述方波產(chǎn)生電路的輸出端相連的開關管；所述開關管的輸出端接地； 連接于所述開關管的控制端與輸出端之間的第七電阻； 正極與所述開關管的輸入端相連的第三二極管； 負極與所述第三二極管負極相連的第二穩(wěn)壓二極管；所述第二穩(wěn)壓二極管的正極與所述第二電源相連； 一端與所述第二電源相連的第八電阻； 連接于所述第八電阻另一端與地之間的第五電容。
7.根據(jù)權利要求6所述的可控硅驅(qū)動電路，其特征在于，所述開關管為NMOS晶體管或者NPN型三極管。
8.根據(jù)權利要求6所述的可控硅驅(qū)動電路，其特征在于，所述隔離傳輸電路為變壓器；所述變壓器的原邊繞組的同名端與所述第八電阻及第五電容的連接點相連，所述變壓器的原邊繞組的異名端與所述開關管的輸入端相連。
9.根據(jù)權利要求8所述的可控硅驅(qū)動電路，其特征在于，所述變壓器為正激式變壓器。
10.根據(jù)權利要求8所述的可控硅驅(qū)動電路，其特征在于，所述門極驅(qū)動電路包括: 正極與所述變壓器副邊繞組同名端相連的第四二極管； 負極與所述第四二極管負極相連的第五二極管；所述第五二極管的正極與所述變壓器副邊繞組的異名端相連； 一端與所述第四二極管負極相連的第九電阻； 連接于所述第九電阻另一端及所述變壓器副邊繞組異名端之間的第十電阻； 與所述第十電阻并聯(lián)的第六電容；所述第六電容與第九電阻的連接點與所述可控硅的門極相連，所述第六電容與變壓器副邊繞組異名端的連接點與所述可控硅的陰極相連。
【文檔編號】H03K17/72GK103716027SQ201310754123
【公開日】2014年4月9日 申請日期:2013年12月31日 優(yōu)先權日:2013年12月31日
【發(fā)明者】華紅坤 申請人:深圳市英威騰電氣股份有限公司