一種用cmos管做開關(guān)實現(xiàn)線性功率放大器的高低功率的電路的制作方法
【專利摘要】本發(fā)明提供一種用CMOS管做開關(guān)實現(xiàn)線性功率放大器的高低功率的電路，其包括高功率模塊、中低功率模塊和輸出匹配網(wǎng)絡(luò)電路二；所述中低功率模塊包括依次串聯(lián)連接的匹配網(wǎng)絡(luò)電路二、功率放大器二和第二級匹配網(wǎng)絡(luò)電路，還包括CMOS管子二，在該功率放大器二和匹配網(wǎng)絡(luò)電路二的輸出端連接處接有CMOS管子二的漏極，所述CMOS管子二的柵極與控制電路二的電壓輸出端連接，CMOS管子二的源極接地。本發(fā)明使用的兩個CMOS管子作為開關(guān)集成在用于提供穩(wěn)定偏置電壓的CMOS裸片中，實現(xiàn)方法簡單，大大降低了生產(chǎn)成本；且由于CMOS管子開關(guān)的存在，消除了高功率部分和低功率部分之間的互相干擾等問題，因此簡化了匹配網(wǎng)絡(luò)，且功放在低功率工作時候的效率得到提高。
【專利說明】一種用CMOS管做開關(guān)實現(xiàn)線性功率放大器的高低功率的電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通訊【技術(shù)領(lǐng)域】，尤其是一種用CMOS管做開關(guān)實現(xiàn)線性功率放大器的高低功率的電路。
【背景技術(shù)】
[0002]在3G通信系統(tǒng)的手持設(shè)備中，為了滿足規(guī)范要求，一般都需要大量使用線性PA即為功率放大器，下面即簡稱為功放。這些系統(tǒng)除了線性的要求外，還有效率的要求，通常用PAE表示。由于手持設(shè)備的發(fā)射功率大部分時間工作在OdBm左右，處于最大功率輸出的時間比較少，為了使手持設(shè)備盡可能省電，需要發(fā)射功率在OdBm左右時線性PA的效率比較高。為了滿足該要求，通常線性PA會有三種工作模式:高功率模式，中功率模式和低功率模式。高功率模式下輸出功率在17dBm至28dBm之間，而中功率和低功率模式的輸出功率在17dBm以下。通常在最大功率輸出時PA的效率能夠達到35%到40%以上，隨著功率的降低，效率也隨之降低；在降低到17dBm左右時，如果不切換到中功率模式，則效率將在5%左右，而切換到低功率模式之后，效率能夠提高到20%左右。同理在輸出功率在8dBm切換到低功率模式，效率也能夠在中功率模式下繼續(xù)提高，因此能夠讓手持設(shè)備更加省電。
[0003]手持設(shè)備在發(fā)射鏈路上的各個模塊的基本架構(gòu)見圖4，由圖可見PA模塊(功率放大器模塊)的輸入信號由transceiver提供,而Vref (或者VEN)和Vmode等控制電平由基帶芯片給出，PA模塊的輸出和天線之間通常會有雙工器或者開關(guān)，另外再加上一些匹配網(wǎng)絡(luò)。根據(jù)3G系統(tǒng)規(guī)范，手持設(shè)備在天線端的最大功率達到23dBm或者24dBm，扣除雙工器或者開關(guān)的插入損耗，線性PA在手持設(shè)備的最大功率大致在26dBm到27dBm,而transceiver的最大輸出功率一般在OdBm到3dBm之間，因此線性PA在高功率需要大致25dB左右才能達到最大功率的輸出；同理,手持設(shè)備在天線端的最小功率能夠為-49dBm，而中功率模式切換大致在17dBm左右，transceiver的最小輸出功率需要在_49dBm的基礎(chǔ)上減去線性PA的中低功率模式的增益。因此為了保證transceiver的動態(tài)范圍，中功率模式下線性PA的增益不能太高，一般在18dB左右，為了保證切換點的功率輸出，中功率模式的增益也不能低于14dB。
[0004]然而目前使用的線性功放中的中低功率的實現(xiàn)時，一般有三種方法，第一種是降低偏置電壓，比如將圖3中通過CMOS的裸片將偏置電壓從2.85V調(diào)整到2.70V。驅(qū)動級和功率級仍然處于工作狀態(tài)，由于偏置電壓的降低導致增益的降低和效率的提高，但是中低功率模式的效率還是會比較低，同時中低功率下的增益只比高功率的增益小幾個分貝，因此對收發(fā)器的動態(tài)范圍提出了更高的要求；第二種是圖5闡釋的專利US7394313在中低功率模式下的方式，線性功放的功率級關(guān)閉，而將驅(qū)動級通過轉(zhuǎn)換網(wǎng)絡(luò)作為中低功率模式的輸出，但由于該網(wǎng)絡(luò)連接功率輸出級的輸入端和輸出端，因此在高功率模式下，需要保證高功率模式下該網(wǎng)絡(luò)對整個功率輸出基本沒有影響，保證高功率模式下的穩(wěn)定性、效率、和線性，而在低功率模式下功率輸出級關(guān)閉，需要通過阻抗轉(zhuǎn)換網(wǎng)絡(luò)和其他的匹配網(wǎng)絡(luò)保證低功率模式下的線性和效率，此種方式會造成整個網(wǎng)絡(luò)相當復雜，且大大提高了生產(chǎn)的成本；第三種是在模塊內(nèi)加開關(guān)實現(xiàn)，這種方法有兩種實現(xiàn)方式，一種是通過工藝在一種晶圓上實現(xiàn)功率輸出和開關(guān)的功能，但是這種工藝的價格高昂，而另外一種是在模塊中直接加一個開關(guān)裸片來實現(xiàn)，專利200910039721中采用的就是這種方法，實現(xiàn)方式見圖6，然而額外的開關(guān)也帶來了成本的上升。CMOS工藝由于襯底不是絕緣體，如果直接用傳統(tǒng)方法做開關(guān)，即用管子自身的特性實現(xiàn)0N/0FF特性，那么插損會比較大，從而導致PA的增益和效率會比較低。

【發(fā)明內(nèi)容】

[0005]本發(fā)明要解決的問題是在功放模塊內(nèi)部加了 CMOS管子作為開關(guān)并通過匹配網(wǎng)絡(luò)實現(xiàn)整個功放的高低頻率模式下的工作。
[0006]為解決上述技術(shù)問題，本發(fā)明采用的技術(shù)方案是:一種用CMOS管做開關(guān)實現(xiàn)線性功率放大器的高低功率的電路，其包括高功率模塊、中低功率模塊和輸出匹配網(wǎng)絡(luò)電路-* ;
[0007]高功率模塊包括依次串聯(lián)連接的匹配網(wǎng)絡(luò)電路一、驅(qū)動電路、級間匹配網(wǎng)絡(luò)電路、功率輸出電路以及輸出匹配網(wǎng)絡(luò)電路一，還包括CMOS管子一和控制電路一，所述CMOS管子一的漏極和匹配網(wǎng)絡(luò)電路一的輸出端與驅(qū)動電路的輸入端連接處連接，該CMOS管子一的柵極與所述控制電路一的電壓輸出端連接，而CMOS管子一的源極接地；
[0008]中低功率模塊包括依次串聯(lián)連接的匹配網(wǎng)絡(luò)電路二、功率放大器二和第二級匹配網(wǎng)絡(luò)電路，還包括CMOS管子二，在該功率放大器二和匹配網(wǎng)絡(luò)電路二的輸出端連接處接有CMOS管子二的漏極，所述CMOS管子二的柵極與控制電路二的電壓輸出端連接，CMOS管子二的源極接地；
[0009]所述高功率模塊的匹配網(wǎng)絡(luò)電路一的輸入端和中低功率模塊的匹配網(wǎng)絡(luò)電路二的輸入端并聯(lián)連接，且與功率放大器的輸入端串聯(lián)；
[0010]所述輸出匹配網(wǎng)絡(luò)電路一的輸出端與第二級匹配網(wǎng)絡(luò)電路的輸出端并聯(lián)且與輸出匹配網(wǎng)絡(luò)電路二的輸入端串聯(lián)。
[0011 ] 進一步，匹配網(wǎng)絡(luò)電路一和匹配網(wǎng)絡(luò)電路二均由一電感和一電容構(gòu)成，所述電感的一端與電容的一端連接，該電感的另一端與對應(yīng)的CMOS管子連接，所述電容另一端接地。
[0012]進一步，還包括三個偏置電路，該三個偏置電路的偏置電壓輸出端分別與驅(qū)動電路、功率輸出電路和功率放大器二連接。
[0013]進一步，所述三個偏置電路均集成于CMOS裸片上。
[0014]進一步，所述CMOS管子一和CMOS管子二均集成于CMOS裸片上。
[0015]進一步，所述控制電路一和控制電路二均嵌于CMOS裸片。
[0016]本發(fā)明具有的優(yōu)點和積極效果是:
[0017]1、CMOS管子作為開關(guān)是通過匹配網(wǎng)絡(luò)實現(xiàn)的，而不是傳統(tǒng)的采用CMOS管子自身特性實現(xiàn)開關(guān)狀態(tài)，這樣能夠避免插損大的問題。
[0018]2、使用的兩個CMOS管子作為開關(guān)集成在用于提供穩(wěn)定偏置電壓的CMOS裸片中，實現(xiàn)方法簡單，大大降低了生產(chǎn)成本。[0019]3、由于CMOS管子開關(guān)的存在，消除了高功率部分和低功率部分之間的互相干擾等問題，因此簡化了匹配網(wǎng)絡(luò)，且功放在低功率工作時候的效率得到提高。
[0020]4、整體提升了功放的工作性能，并節(jié)約功率放大器的占用空間。
【專利附圖】

【附圖說明】
[0021]圖1是本發(fā)明的結(jié)構(gòu)示意圖；
[0022]圖2是匹配網(wǎng)絡(luò)和CMOS管子連接示意圖；
[0023]圖3是線性功放的基本架構(gòu)示意圖；
[0024]圖4是手持設(shè)備上發(fā)射鏈路的各個模塊的架構(gòu)圖；
[0025]圖5是專利US 7394313中的低功率模式的實現(xiàn)電路示意圖；
[0026]圖6是專利200910039721中提到的實現(xiàn)高低功率模式的電路示意圖。
【具體實施方式】
[0027]下面結(jié)合附圖以及具體的實施方式對本發(fā)明作進一步的說明。
[0028]如圖1和2所示，一種用CMOS管做開關(guān)實現(xiàn)線性功率放大器的高低功率的電路，其包括高功率模塊、中低功率模塊、偏置電路和輸出匹配網(wǎng)絡(luò)電路二 ；
[0029]高功率模塊包括依次串聯(lián)連接的匹配網(wǎng)絡(luò)電路一、驅(qū)動電路、級間匹配網(wǎng)絡(luò)電路、功率輸出電路以及輸出匹配網(wǎng)絡(luò)電路一，還包括CMOS管子一和控制電路一，匹配網(wǎng)絡(luò)電路一由電感和電容組成，電感的一端和電容的一端連接，而所述電感的另一端與驅(qū)動電路的輸入端連接，所述電容的另一端則接地，CMOS管子一的漏極和匹配網(wǎng)絡(luò)電路一中的電感與驅(qū)動電路的輸入端連接處連接，該CMOS管子一的柵極與所述控制電路一的電壓輸出端連接，而CMOS管子一的源極接地；
[0030]中低功率模塊包括依次串聯(lián)連接的匹配網(wǎng)絡(luò)電路二、功率放大器二和第二級匹配網(wǎng)絡(luò)電路，還包括CMOS管子二，所述匹配網(wǎng)絡(luò)電路二由電感和電容組成，該連接方式與匹配網(wǎng)絡(luò)電路一相同，且在該功率放大器二和匹配網(wǎng)絡(luò)電路二的電感連接處接有CMOS管子二的漏極，所述CMOS管子二的柵極與控制電路二的電壓輸出端連接，CMOS管子二的源極接地；
[0031 ] 所述高功率模塊的匹配網(wǎng)絡(luò)電路一的輸入端和中低功率模塊的匹配網(wǎng)絡(luò)電路二的輸入端并聯(lián)連接，且與功率放大器的輸入端串聯(lián)；
[0032]所述輸出匹配網(wǎng)絡(luò)電路一的輸出端與第二級匹配網(wǎng)絡(luò)電路的輸出端并聯(lián)且與輸出匹配網(wǎng)絡(luò)電路二的輸入端串聯(lián)；
[0033]所述三個偏置電路的偏置電壓輸出端分別與驅(qū)動電路、功率輸出電路和功率放大器二連接，且偏置電路均集成于CMOS裸片上，所示CMOS裸片上還嵌有CMOS管子一和CMOS管子二以及控制電路一和控制電路二。
[0034]上述的驅(qū)動電路為功率輸出電路提供一定的增益和功率放大；而功率輸出電路主要做功率輸出；輸出匹配網(wǎng)絡(luò)電路將最佳功率輸出點轉(zhuǎn)換成50ohm ;同時，功放的偏置電壓目前的做法是由基帶芯片的GPIO 口經(jīng)過Vref管腳提供電壓，以此保證驅(qū)動電路、功率輸出電路和功率放大器二的正常工作，因此需要在功放模塊內(nèi)部增加一個CMOS工藝的裸片來提供穩(wěn)定的偏置電壓；匹配網(wǎng)絡(luò)一和匹配網(wǎng)絡(luò)二的設(shè)置均是起到對輸入阻抗可及時調(diào)整的作用。
[0035]本發(fā)明的實施原理:
[0036]通過調(diào)整控制電路的電壓使CMOS管子可處于開關(guān)狀態(tài)，即當控制電壓為高，CMOS管子工作在可變電阻區(qū)，相當于開關(guān)打開，即該管等效于一個大約幾歐姆的小電阻；而控制電壓為低時，CMOS管子截至，相當于開關(guān)關(guān)閉，即該管等效為一個0.1pF~IpF的小電容。所述的電阻或者電容值的大小均取決于開關(guān)的插損或者隔離的大小。當優(yōu)化CMOS管子前段的匹配網(wǎng)絡(luò)，則可以實現(xiàn)在CMOS管子處于關(guān)閉狀態(tài)時，輸入阻抗的模值IZinI比較小，同時在CMOS管子處于打開狀態(tài)下，輸入阻抗的模值IZinI比較大。
[0037]在高功率模式下，根據(jù)CMOS管子一的狀態(tài)，則可以滿足|Zin2|》|Zinl |，此時從功放的輸入端的能量會進入到驅(qū)動電路，然后經(jīng)過級間匹配網(wǎng)絡(luò)電路到功率輸出電路，從而實現(xiàn)高功率的輸出；而在中低功率模式下，根據(jù)CMOS管子2的狀態(tài)，則可以滿足
Zinl I? I Zin21，此時在功放的輸入端的能量會進入到功率放大器二，實現(xiàn)中功率模式的輸出；在中功率模式下，降低功率放大器二的偏置電壓，則可以實現(xiàn)低功率模式的輸出。
[0038]本發(fā)明的實施過程:
[0039]當功放在高功率模式下，通過控制各自對應(yīng)的偏置電路，使得驅(qū)動電路和功率輸出電路處于打開的狀態(tài)，而功率放大器二為關(guān)閉狀態(tài)，且調(diào)整控制電路二的電壓，使得CMOS管子二工作在可變電阻區(qū)，CMOS管子一通過調(diào)整控制電路一使其工作在截至區(qū)，此時功放的輸入端的能量就會通過高功率模塊，并從輸出匹配網(wǎng)絡(luò)電路二輸出。
[0040]當功放在中低功率模 式下，通過調(diào)整控制各自對應(yīng)的偏置電路，使得驅(qū)動級和功率輸出級處于關(guān)閉的狀態(tài)，而PA2處于打開的狀態(tài)，同時連接驅(qū)動級的CMOS管子一通過調(diào)整控制電路一使其工作在可變電阻區(qū)，而連接功率放大器二的CMOS管子二通過調(diào)整控制電路二使其工作在截至區(qū)，此時功放的輸入端的能量就會通過中低模塊，并從輸出匹配網(wǎng)絡(luò)電路二輸出。
[0041]以上對本發(fā)明的實施例進行了詳細說明，但所述內(nèi)容僅為本發(fā)明的較佳實施例，不能被認為用于限定本發(fā)明的實施范圍。凡依本發(fā)明范圍所作的均等變化與改進等，均應(yīng)仍歸屬于本專利涵蓋范圍之內(nèi)。
【權(quán)利要求】
1.一種用CMOS管做開關(guān)實現(xiàn)線性功率放大器的高低功率的電路，其特征在于:其包括高功率模塊、中低功率模塊和輸出匹配網(wǎng)絡(luò)電路二 ； 高功率模塊包括依次串聯(lián)連接的匹配網(wǎng)絡(luò)電路一、驅(qū)動電路、級間匹配網(wǎng)絡(luò)電路、功率輸出電路以及輸出匹配網(wǎng)絡(luò)電路一，還包括CMOS管子一和控制電路一,所述CMOS管子一的漏極和匹配網(wǎng)絡(luò)電路一的輸出端與驅(qū)動電路的輸入端連接處連接，該CMOS管子一的柵極與所述控制電路一的電壓輸出端連接，而CMOS管子一的源極接地； 中低功率模塊包括依次串聯(lián)連接的匹配網(wǎng)絡(luò)電路二、功率放大器二和第二級匹配網(wǎng)絡(luò)電路，還包括CMOS管子二，在該功率放大器二和匹配網(wǎng)絡(luò)電路二的輸出端連接處接有CMOS管子二的漏極，所述CMOS管子二的柵極與控制電路二的電壓輸出端連接，CMOS管子二的源極接地； 所述高功率模塊的匹配網(wǎng)絡(luò)電路一的輸入端和中低功率模塊的匹配網(wǎng)絡(luò)電路二的輸入端并聯(lián)連接，且與功率放大器的輸入端串聯(lián)； 所述輸出匹配網(wǎng)絡(luò)電路一的輸出端與第二級匹配網(wǎng)絡(luò)電路的輸出端并聯(lián)且與輸出匹配網(wǎng)絡(luò)電路二的輸入端串聯(lián)。
2.根據(jù)權(quán)利要求1所述的一種用CMOS管做開關(guān)實現(xiàn)線性功率放大器的高低功率的電路，其特征在于:匹配網(wǎng)絡(luò)電路一和匹配網(wǎng)絡(luò)電路二均由一電感和一電容構(gòu)成，所述電感的一端與電容的一端連接，該電感的另一端與對應(yīng)的CMOS管子連接，所述電容另一端接地。
3.根據(jù)權(quán)利要求1所述的一種用CMOS管做開關(guān)實現(xiàn)線性功率放大器的高低功率的電路，其特征在于:還包括三個偏置電路，所述三個偏置電路的偏置電壓輸出端分別與驅(qū)動電路、功率輸出電路和功率放大器二連接。
4.根據(jù)權(quán)利要求3所述的一種用CMOS管做開關(guān)實現(xiàn)線性功率放大器的高低功率的電路，其特征在于:所述三個偏置電路均嵌入CMOS裸片中。
5.根據(jù)權(quán)利要求4所述的一種用CMOS管做開關(guān)實現(xiàn)線性功率放大器的高低功率的電路，其特征在于:所述CMOS管子一和CMOS管子二均集成于CMOS裸片上。
6.根據(jù)權(quán)利要求3、4或5所述的一種用CMOS管做開關(guān)實現(xiàn)線性功率放大器的高低功率的電路，其特征在于:所述控制電路一和控制電路二均嵌于CMOS裸片中。
【文檔編號】H03F1/02GK103701412SQ201310756100
【公開日】2014年4月2日 申請日期:2013年12月31日 優(yōu)先權(quán)日:2013年12月31日
【發(fā)明者】程鵬志, 范穎鵬, 孫衛(wèi)罡, 王文申 申請人:天津朗波微電子有限公司