專利名稱：數(shù)字集成多路信號發(fā)生器的制作方法
技術(shù)領(lǐng)域：
:本實用新型涉及一種數(shù)字集成多路信號發(fā)生器。
技術(shù)背景:在信號處理、通信領(lǐng)域以及自動化控制系統(tǒng)設(shè)計、調(diào)試和電子實驗過程中，經(jīng)常會需要正弦波信號、矩形波信號以及三角波的信號等作為信號源或其它用途的情況。
發(fā)明內(nèi)容:本實用新型的目的是提供一種能夠自動地產(chǎn)生矩形波脈沖的數(shù)字集成多路信號發(fā)生器。上述的目的通過以下的技術(shù)方案實現(xiàn):一種數(shù)字集成多路信號發(fā)生器，其組成包括:發(fā)生器殼體，所述的發(fā)生器殼體內(nèi)裝有波形編碼存儲電路，所述的編碼存儲電路連接波形序號顯示電路、數(shù)據(jù)鎖存器和順序地址發(fā)生器電路，所述的順序地址發(fā)生器電路連接時鐘發(fā)生電路，所述的數(shù)據(jù)鎖存器連接D/A轉(zhuǎn)換電路，所述的D/A轉(zhuǎn)換電路連接低通濾波電路，所述的低通濾波電路連接輸出電路。所述的數(shù)字集成多路信號發(fā)生器，所述的時鐘發(fā)生電路包括由雙極性定時器NE555組成的多諧振蕩器，所述的雙極性定時器的電壓范圍是5-16V，最大負(fù)載電流可達200mA，所述的多諧振蕩器為自激振蕩器。所述的數(shù)字集成多路信號發(fā)生器，所述的順序地址發(fā)生器電路具有十二位二進制加法串行計數(shù)器，所述的十二位二進制加法串行計數(shù)器包括兩個輸入端和十二個分頻輸出端。有益效果:1.本實用新型采用的NE555是一種雙極性定時器，具有較大的驅(qū)動能力。2.本實用新型采用的多諧振蕩器是一種自激振蕩器，在接通電源以后，不需要外加觸發(fā)信號，即能夠自動地產(chǎn)生矩形波脈沖。

:附圖1是本產(chǎn)品的結(jié)構(gòu)示意圖。附圖2是附圖1中的波形編碼存儲電路及數(shù)據(jù)鎖存器電路圖。附圖3是附圖1中的低通濾波電路圖。附圖4是附圖1中的輸出電路圖。
具體實施方式
:實施例1:一種數(shù)字集成多路信號發(fā)生器，其組成包括:發(fā)生器殼體1，所述的發(fā)生器殼體內(nèi)裝有波形編碼存儲電路2，所述的編碼存儲電路連接波形序號顯示電路3、數(shù)據(jù)鎖存器4和順序地址發(fā)生器電路5，所述的順序地址發(fā)生器電路連接時鐘發(fā)生電路6，所述的數(shù)據(jù)鎖存器連接D/A轉(zhuǎn)換電路7，所述的D/A轉(zhuǎn)換電路連接低通濾波電路8，所述的低通濾波電路連接輸出電路9。實施例2:實施例1所述的數(shù)字集成多路信號發(fā)生器，所述的時鐘發(fā)生電路包括由雙極性定時器NE555組成的多諧振蕩器,所述的雙極性定時器的電壓范圍是5-16V,最大負(fù)載電流可達200mA，所述的多諧振蕩器為自激振蕩器。實施例3:實施例1所述的數(shù)字集成多路信號發(fā)生器，所述的順序地址發(fā)生器電路具有十二位二進制加法串行計數(shù)器，所述的十二位二進制加法串行計數(shù)器包括兩個輸入端和十二個分頻輸出端。實施例4:上述實施例所述的數(shù)字集成多路信號發(fā)生器，首先將要設(shè)計的波形進行編碼，并把這些編碼寫入EPR0M2716的存儲單元，然后通過NE555組成的多諧振蕩器產(chǎn)生觸發(fā)脈沖，這些脈沖經(jīng)過⑶4040計數(shù)器/分頻器產(chǎn)生連續(xù)遞進變化的地址，將EPR0M2716中的波形編碼按時間間隔順序讀出，然后通過D/A轉(zhuǎn)換電路或低通濾波電路處理。實施例5:上述實施例所述的數(shù)字集成多路信號發(fā)生器，順序地址發(fā)生器電路由⑶4040構(gòu)成，CD4040是十二位二進制加法串行計數(shù)器；十二位二進制加法串行計數(shù)器是由十二個觸發(fā)器組成的串行二進制計數(shù)器，串行二進制計數(shù)器有兩個輸入端，一個時鐘輸入端CP，一個清零端R，有12個分頻輸出端Q1-Q12，最大分頻系數(shù)為4096，⑶4040所有輸入和輸出端都沒有緩沖級。考慮到八路信號切換，用兩片CD4040來實現(xiàn)。分別設(shè)為CD4040①和⑶4040②。⑶4040①計數(shù)器的時鐘脈沖由NE555①提供，且只使用它的低八位輸出端，提供EPR0M2716的低八位地址，即256個存儲單元。完成一個完整波的存儲。⑶4040②計數(shù)器的時鐘脈沖由NE555②提供，且使用它的低三位地址，進行波形切換。實施例6:上述實施例所述的數(shù)字集成多路信號發(fā)生器，如附圖2所示，波形編碼存儲電路及數(shù)據(jù)鎖存器EPR0M2716的引腳Atl-Altl是地址信號輸入端，其中電路中Atl-A7接CD4040①的輸出端Q1-Q8,產(chǎn)生EPROM的低八位地址；A8_A1Q接⑶4040②的輸出端Q1-Q315這樣設(shè)計是為了方便控制八種波形的輸出。QcrW為數(shù)據(jù)輸出端，接數(shù)據(jù)鎖存器74LS373的1D-8D ；CS為片選控制端，電路中接地，以便始終為選中狀態(tài)。FO/PGM為低功耗/編程控制端。實施例7:上述實施例所述的數(shù)字集成多路信號發(fā)生器，D/A轉(zhuǎn)換電路是將EPR0M2716送出的波形編碼變換成模擬電壓，構(gòu)成各種電壓波形圖輸出；電路由D/A轉(zhuǎn)換器7520與運算放大器LM324組成。實施例8:上述實施例所述的數(shù)字集成多路信號發(fā)生器，如附圖3所示，低通濾波電路低通濾波器采用最簡單的RC電路構(gòu)成。如附圖4所示，考慮信號源的負(fù)載能力，電路輸出級加了隔離電路，它是由一個滑動變阻器和一個運算放大器LM324構(gòu)成。
權(quán)利要求1.一種數(shù)字集成多路信號發(fā)生器，其組成包括:發(fā)生器殼體，其特征是:所述的發(fā)生器殼體內(nèi)裝有波形編碼存儲電路，所述的編碼存儲電路連接波形序號顯示電路、數(shù)據(jù)鎖存器和順序地址發(fā)生器電路，所述的順序地址發(fā)生器電路連接時鐘發(fā)生電路，所述的數(shù)據(jù)鎖存器連接D/A轉(zhuǎn)換電路，所述的D/A轉(zhuǎn)換電路連接低通濾波電路，所述的低通濾波電路連接輸出電路。
2.根據(jù)權(quán)利要求1所述的數(shù)字集成多路信號發(fā)生器，其特征是:所述的時鐘發(fā)生電路包括由雙極性定時器NE555組成的多諧振蕩器，所述的雙極性定時器的電壓范圍是5-16V，最大負(fù)載電流可達200mA，所述的多諧振蕩器為自激振蕩器。
3.根據(jù)權(quán)利要求1或2所述的數(shù)字集成多路信號發(fā)生器，其特征是:所述的順序地址發(fā)生器電路具有十二位二進制加法串行計數(shù)器，所述的十二位二進制加法串行計數(shù)器包括兩個輸入端和十二個分頻輸出端。
專利摘要數(shù)字集成多路信號發(fā)生器。在信號處理、通信領(lǐng)域以及自動化控制系統(tǒng)設(shè)計、調(diào)試和電子實驗過程中，經(jīng)常會需要正弦波信號、矩形波信號以及三角波的信號等作為信號源或其它用途的情況。一種數(shù)字集成多路信號發(fā)生器，其組成包括發(fā)生器殼體(1)，所述的發(fā)生器殼體內(nèi)裝有波形編碼存儲電路(2)，所述的編碼存儲電路連接波形序號顯示電路(3)、數(shù)據(jù)鎖存器(4)和順序地址發(fā)生器電路(5)，所述的順序地址發(fā)生器電路連接時鐘發(fā)生電路(6)，所述的數(shù)據(jù)鎖存器連接D/A轉(zhuǎn)換電路(7)，所述的D/A轉(zhuǎn)換電路連接低通濾波電路(8)，所述的低通濾波電路連接輸出電路(9)。本實用新型用于多路信號發(fā)生器。
文檔編號H03K4/02GK203057096SQ20132002286
公開日2013年7月10日 申請日期2013年1月3日 優(yōu)先權(quán)日2013年1月3日
發(fā)明者周杰, 宋瑩瑩, 寇曉靜 申請人:黑龍江科技學(xué)院