一種脈寬調(diào)制信號(hào)接收電路的制作方法
【專利摘要】本實(shí)用新型公開了一種脈寬調(diào)制信號(hào)接收電路，包括譯碼電路，以及用于接收脈寬信號(hào)并產(chǎn)生控制譯碼電路工作信號(hào)的脈寬信號(hào)接收及控制電路；所述譯碼電路將接收到的脈寬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)輸出。脈寬信號(hào)接收及控制電路通過時(shí)鐘輸入端口CLK和數(shù)據(jù)輸入端口PWM接收脈寬調(diào)制信號(hào)，然后輸出門控時(shí)鐘信號(hào)LOG1_CLK、復(fù)位控制信號(hào)LOG2和鎖存時(shí)鐘信號(hào)LOG4；譯碼電路接收門控時(shí)鐘信號(hào)，復(fù)位控制信號(hào)和鎖存時(shí)鐘信號(hào)，將脈寬信號(hào)轉(zhuǎn)換為二進(jìn)制數(shù)字信號(hào)，通過輸出端口D0、D1、D2、D3、D4和D5輸出，其中D5為最高位，D0為最低位。本實(shí)用新型減少了通信所用的管腳數(shù)量、大大簡化了電路結(jié)構(gòu)、減小了芯片面積和功耗。
【專利說明】一種脈寬調(diào)制信號(hào)接收電路
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及混合信號(hào)集成電路【技術(shù)領(lǐng)域】，具體涉及一種脈寬調(diào)制信號(hào)接收電路。
【背景技術(shù)】
[0002]隨著集成電路技術(shù)的發(fā)展，對(duì)芯片間通信的高速接口提出了越來越高的要求，需要實(shí)現(xiàn)通信的接口電路盡量管腳數(shù)量少、結(jié)構(gòu)簡單、面積小和功耗低。常見的芯片間通信有SPI和I2C接口電路，但是它們所需管腳數(shù)量多、結(jié)構(gòu)復(fù)雜、面積大并且功耗高。

【發(fā)明內(nèi)容】

[0003]本實(shí)用新型為了解決現(xiàn)有技術(shù)的不足，提出了一種脈寬調(diào)制信號(hào)接收電路，可實(shí)現(xiàn)芯片間的高速通信，并且所需管腳數(shù)量少、結(jié)構(gòu)簡單、面積小和功耗低。
[0004]本實(shí)用新型技術(shù)方案是:一種脈寬調(diào)制信號(hào)接收電路，包括譯碼電路，以及用于接收脈寬信號(hào)并產(chǎn)生控制譯碼電路工作信號(hào)的脈寬信號(hào)接收及控制電路；所述譯碼電路將接收到的脈寬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)輸出。
[0005]所述脈寬信號(hào)接收及控制電路包括:第一 D觸發(fā)器、第二 D觸發(fā)器、第三D觸發(fā)器、第四D觸發(fā)器、第五D觸發(fā)器、第六D觸發(fā)器、第七D觸發(fā)器、第八D觸發(fā)器、第九D觸發(fā)器、
第一與門、第一或門、第一或非門和第二或非門。
[0006]其中第一 D觸發(fā)器的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第一 D觸發(fā)器的數(shù)據(jù)輸入端連接至脈寬信號(hào)輸入端PWM，第一 D觸發(fā)器的正向輸出端連接至第二 D觸發(fā)器的數(shù)據(jù)輸入端；
[0007]第二 D觸發(fā)器的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第二 D觸發(fā)器的數(shù)據(jù)輸入端連接至第一 D觸發(fā)器的正向輸出端，第二 D觸發(fā)器的正向輸出端連接至第三D觸發(fā)器的數(shù)據(jù)輸入端；
[0008]第三D觸發(fā)器的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第三D觸發(fā)器的數(shù)據(jù)輸入端連接至第二 D觸發(fā)器的正向輸出端，第三D觸發(fā)器的正向輸出端連接至第四D觸發(fā)器的數(shù)據(jù)輸入端，第三D觸發(fā)器的反向輸出端連接至第一或門的一個(gè)輸入端和第一或非門的一個(gè)輸入端；
[0009]第四D觸發(fā)器的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第四D觸發(fā)器的數(shù)據(jù)輸入端連接至第三D觸發(fā)器的正向輸出端；第四D觸發(fā)器的正向輸出端連接至第五D觸發(fā)器的數(shù)據(jù)輸入端；
[0010]第五D觸發(fā)器的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK,第五D觸發(fā)器的數(shù)據(jù)輸入端連接至第四D觸發(fā)器的正向輸出端；第五D觸發(fā)器的正向輸出端連接至第六D觸發(fā)器的數(shù)據(jù)輸入端；
[0011]第六D觸發(fā)器的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第六D觸發(fā)器的數(shù)據(jù)輸入端連接至第五D觸發(fā)器的正向輸出端，第六D觸發(fā)器的正向輸出端連接至第七D觸發(fā)器的數(shù)據(jù)輸入端、第一或門的一個(gè)輸入端和第二或非門的一個(gè)輸入端；
[0012]第七D觸發(fā)器的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第七D觸發(fā)器的數(shù)據(jù)輸入端連接至第六D觸發(fā)器的正向輸出端、第一或門的一個(gè)輸入端和和第二或非門的一個(gè)輸入端；第七D觸發(fā)器的正向輸出端連接至第八D觸發(fā)器的數(shù)據(jù)輸入端；
[0013]第八D觸發(fā)器的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第八D觸發(fā)器的數(shù)據(jù)輸入端連接至第七觸發(fā)器的正向輸出端；第八D觸發(fā)器的正向輸出端連接至第九D觸發(fā)器的數(shù)據(jù)輸入端；
[0014]第九D觸發(fā)器的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第九D觸發(fā)器的數(shù)據(jù)輸入端連接至第八D觸發(fā)器的正向輸出端；第九D觸發(fā)器的反向輸出端連接至第一或非門的一個(gè)輸入端和第二或非門的一個(gè)輸入端；
[0015]第一與門的一個(gè)輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第一與門的另一個(gè)輸入端連接至第一或非門的輸出端L0G3，第一與門的輸出端連接至控制信號(hào)端L0G1_CLK ；
[0016]第一或門的一個(gè)輸入端連接至第三D觸發(fā)器的反向輸出端及第一或非門的一個(gè)輸入端，第一或門的另一個(gè)輸入端連接至第六D觸發(fā)器的數(shù)據(jù)輸出端、第七D觸發(fā)器的數(shù)據(jù)輸入端和第二或非門的一個(gè)輸入端，第一或門的輸出端連接至控制信號(hào)端L0G2 ；
[0017]第一或非門的一個(gè)輸入端連接至第三D觸發(fā)器的反向輸出端及第一或門的一個(gè)輸入端，第一或非門的另一個(gè)輸入端連接至第九D觸發(fā)器的反向輸出端及第二或非門的一個(gè)輸入端，第一或非門的輸出端連接至控制信號(hào)端L0G3 ；
[0018]第二或非門的一個(gè)輸入端連接至第六D觸發(fā)器的正向輸出端、第七D觸發(fā)器的數(shù)據(jù)輸入端和第一或門的一個(gè)輸入端，第二或非門的另一個(gè)輸入端連接至第九D觸發(fā)器的反向輸出端及第一或非門的一個(gè)輸入端，第二或非門的輸出端連接至控制信號(hào)端L0G4;
[0019]所述譯碼電路包括:第十D觸發(fā)器、第十一 D觸發(fā)器、第十二 D觸發(fā)器、第十三D觸發(fā)器、第十四D觸發(fā)器、第十五D觸發(fā)器、第十六D觸發(fā)器、第十七D觸發(fā)器、第十八D觸發(fā)器、第十九D觸發(fā)器、第二十D觸發(fā)器、第二十一 D觸發(fā)器、第二十二 D觸發(fā)器、第二十三D觸發(fā)器和第三或非門。
[0020]其中第十D觸發(fā)器的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路的輸出端L0G1_CLK,第十D觸發(fā)器的數(shù)據(jù)輸入端連接至第三或非門的輸出端,第十D觸發(fā)器的正向輸出端連接至第十一 D觸發(fā)器的數(shù)據(jù)輸入端和第三或非門的一個(gè)輸入端，第十D觸發(fā)器的復(fù)位端連接至脈寬信號(hào)接收及控制電路的輸出端L0G2 ；
[0021]第十一 D觸發(fā)器的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路的輸出端L0G1_CLK，第十一 D觸發(fā)器的數(shù)據(jù)輸入端連接至第十D觸發(fā)器的正向輸出端和第三或非門的一個(gè)輸入端，第十一 D觸發(fā)器的正向輸出端連接至第十二 D觸發(fā)器的時(shí)鐘輸入端和第三或非門的另一個(gè)輸入端，第十一 D觸發(fā)器的復(fù)位端連接至脈寬信號(hào)接收及控制電路的輸出端L0G2 ；
[0022]第十二 D觸發(fā)器的時(shí)鐘輸入端連接至第十一 D觸發(fā)器的正向輸出端及第三或非門的一個(gè)輸入端，第十二 D觸發(fā)器的數(shù)據(jù)輸入端連接至自身的反向輸出端及第十三D觸發(fā)器的時(shí)鐘輸入端，第十二 D觸發(fā)器的正向輸出端連接至第十八D觸發(fā)器的數(shù)據(jù)輸入端，第十二D觸發(fā)器的復(fù)位端連接至脈寬信號(hào)接收及控制電路的輸出端L0G2 ；
[0023]第十三D觸發(fā)器的時(shí)鐘輸入端連接至第十二 D觸發(fā)器的反向輸出端及第十二 D觸發(fā)器的數(shù)據(jù)輸入端，第十三D觸發(fā)器的數(shù)據(jù)輸入端連接至自身的反向輸出端及第十四D觸發(fā)器的時(shí)鐘輸入端，第十三D觸發(fā)器的正向輸出端連接至第十九D觸發(fā)器的數(shù)據(jù)輸入端，第十三D觸發(fā)器的復(fù)位端連接至脈寬信號(hào)接收及控制電路的輸出端L0G2 ；
[0024]第十四D觸發(fā)器的時(shí)鐘輸入端連接至第十三D觸發(fā)器的反向輸出端及第十三D觸發(fā)器的數(shù)據(jù)輸入端，第十四D觸發(fā)器的數(shù)據(jù)輸入端連接至自身的反向輸出端及第十五D觸發(fā)器的時(shí)鐘輸入端，第十四D觸發(fā)器的正向輸出端連接至第二十D觸發(fā)器的數(shù)據(jù)輸入端，第十四D觸發(fā)器的復(fù)位端連接至脈寬信號(hào)接收及控制電路的輸出端L0G2 ；
[0025]第十五D觸發(fā)器的時(shí)鐘輸入端連接至第十四D觸發(fā)器的反向輸出端及第十四D觸發(fā)器的數(shù)據(jù)輸入端，第十五D觸發(fā)器的數(shù)據(jù)輸入端連接至自身的反向輸出端及第十六D觸發(fā)器的時(shí)鐘輸入端，第十五D觸發(fā)器的正向輸出端連接至第二十一 D觸發(fā)器的數(shù)據(jù)輸入端，第十五D觸發(fā)器的復(fù)位端連接至脈寬信號(hào)接收及控制電路的輸出端L0G2 ；
[0026]第十六D觸發(fā)器的時(shí)鐘輸入端連接至第十五D觸發(fā)器的反向輸出端及第十五D觸發(fā)器的數(shù)據(jù)輸入端，第十六D觸發(fā)器的數(shù)據(jù)輸入端連接至自身的反向輸出端及第十七D觸發(fā)器的時(shí)鐘輸入端，第十六D觸發(fā)器的正向輸出端連接至第二十二 D觸發(fā)器的數(shù)據(jù)輸入端，第十六D觸發(fā)器的復(fù)位端連接至脈寬信號(hào)接收及控制電路的輸出端L0G2 ；
[0027]第十七D觸發(fā)器的時(shí)鐘輸入端連接至第十六D觸發(fā)器的反向輸出端及第十六D觸發(fā)器的數(shù)據(jù)輸入端，第十七D觸發(fā)器的數(shù)據(jù)輸入端連接至自身的反向輸出端，第十七D觸發(fā)器的正向輸出端連接至第二十三D觸發(fā)器的數(shù)據(jù)輸入端，第十七D觸發(fā)器的復(fù)位端連接至脈寬信號(hào)接收及控制電路的輸出端L0G2 ;
[0028]第十八D觸發(fā)器的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路的輸出端L0G4，第十八D觸發(fā)器的數(shù)據(jù)輸入端連接至第十二 D觸發(fā)器的正向輸出端，第十八D觸發(fā)器的正向輸出端連接至譯碼電路的輸出端DO ；
[0029]第十九D觸發(fā)器的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路的輸出端L0G4，第十九D觸發(fā)器的數(shù)據(jù)輸入端連接至第十三D觸發(fā)器的正向輸出端,第十九D觸發(fā)器的正向輸出端連接至譯碼電路的輸出端Dl ；
[0030]第二十D觸發(fā)器的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路的輸出端L0G4，第二十D觸發(fā)器的數(shù)據(jù)輸入端連接至第十四D觸發(fā)器的正向輸出端，第二十D觸發(fā)器的正向輸出端連接至譯碼電路的輸出端D2 ；
[0031]第二十一 D觸發(fā)器的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路的輸出端L0G4，第二十一 D觸發(fā)器的數(shù)據(jù)輸入端連接至第十五D觸發(fā)器的正向輸出端，第二十一 D觸發(fā)器的正向輸出端連接至譯碼電路的輸出端D3 ；
[0032]第二十二 D觸發(fā)器的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路的輸出端L0G4，第二十二 D觸發(fā)器的數(shù)據(jù)輸入端連接至第十六D觸發(fā)器的正向輸出端，第二十二 D觸發(fā)器的正向輸出端連接至譯碼電路的輸出端D4 ；
[0033]第二十三D觸發(fā)器的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路的輸出端L0G4，第二十三D觸發(fā)器的數(shù)據(jù)輸入端連接至第十七D觸發(fā)器的正向輸出端，第二十三D觸發(fā)器的正向輸出端連接至譯碼電路的輸出端D5 ；
[0034]第三或非門的一個(gè)輸入端連接至第十D觸發(fā)器正向輸出端和第十一 D觸發(fā)器數(shù)據(jù)輸入端，第三或非門的另一個(gè)輸入端連接至第十一 D觸發(fā)器的正向輸出端和第十二 D觸發(fā)器的時(shí)鐘輸入端；
[0035]所述脈寬信號(hào)接收及控制電路通過時(shí)鐘輸入端口 CLK和數(shù)據(jù)輸入端口 PWM接收脈寬調(diào)制信號(hào)，然后輸出門控時(shí)鐘信號(hào)L0G1_CLK、復(fù)位控制信號(hào)L0G2和鎖存時(shí)鐘信號(hào)L0G4 ；譯碼電路接收門控時(shí)鐘信號(hào)L0G1_CLK，復(fù)位控制信號(hào)L0G2和鎖存時(shí)鐘信號(hào)L0G4，將脈寬信號(hào)轉(zhuǎn)換為二進(jìn)制數(shù)字信號(hào)，通過輸出端口 DO、Dl、D2、D3、D4和D5輸出，其中D5為最高位，DO為最低位；
[0036]本實(shí)用新型與傳統(tǒng)現(xiàn)有技術(shù)相比，具有的優(yōu)點(diǎn)和效果是:減少了通信所用的管腳數(shù)量、大大簡化了電路結(jié)構(gòu)、減小了芯片面積和功耗。
【專利附圖】

【附圖說明】
[0037]圖1是本實(shí)用新型所述的一種脈寬調(diào)制信號(hào)接收電路原理圖；
【具體實(shí)施方式】
[0038]參見圖1，一種脈寬調(diào)制信號(hào)接收電路包括脈寬信號(hào)接收及控制電路100和譯碼電路200 ;脈寬信號(hào)接收及控制電路100用于接收脈寬信號(hào)，并產(chǎn)生控制信號(hào)控制譯碼電路200工作；譯碼電路200將接收到的脈寬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)輸出。
[0039]所述脈寬信號(hào)接收及控制電路100包括:第一 D觸發(fā)器DFFl、第二 D觸發(fā)器DFF2、第三D觸發(fā)器DFF3、第四D觸發(fā)器DFF4、第五D觸發(fā)器DFF5、第六D觸發(fā)器DFF6、第七D觸發(fā)器DFF7、第八D觸發(fā)器DFF8、第九D觸發(fā)器DFF9、第一與門AND1、第一或門0R1、第一或非門NORl和第二或非門N0R2。
[0040]其中第一 D觸發(fā)器DFFl的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK,第一 D觸發(fā)器DFFl的數(shù)據(jù)輸入端連接至脈寬信號(hào)輸入端PWM，第一 D觸發(fā)器DFFl的正向輸出端連接至第二 D觸發(fā)器DFF2的數(shù)據(jù)輸入端；
[0041]第二 D觸發(fā)器DFF2的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第二 D觸發(fā)器DFF2的數(shù)據(jù)輸入端連接至第一 D觸發(fā)器DFFl的正向輸出端，第二 D觸發(fā)器DFF2的正向輸出端連接至第三D觸發(fā)器DFF3的數(shù)據(jù)輸入端；
[0042]第三D觸發(fā)器DFF3的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第三D觸發(fā)器DFF3的數(shù)據(jù)輸入端連接至第二 D觸發(fā)器DFF2的正向輸出端，第三D觸發(fā)器DFF3的正向輸出端連接至第四D觸發(fā)器DFF4的數(shù)據(jù)輸入端，第三D觸發(fā)器DFF3的反向輸出端連接至第一或門ORl的一個(gè)輸入端和第一或非門NORl的一個(gè)輸入端；
[0043]第四D觸發(fā)器DFF4的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第四D觸發(fā)器DFF4的數(shù)據(jù)輸入端連接至第三D觸發(fā)器DFF3的正向輸出端；第四D觸發(fā)器DFF4的正向輸出端連接至第五D觸發(fā)器DFF5的數(shù)據(jù)輸入端；
[0044]第五D觸發(fā)器DFF5的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第五D觸發(fā)器DFF5的數(shù)據(jù)輸入端連接至第四D觸發(fā)器DFF4的正向輸出端；第五D觸發(fā)器DFF5的正向輸出端連接至第六D觸發(fā)器DFF6的數(shù)據(jù)輸入端；
[0045]第六D觸發(fā)器DFF6的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第六D觸發(fā)器DFF6的數(shù)據(jù)輸入端連接至第五D觸發(fā)器DFF5的正向輸出端，第六D觸發(fā)器DFF6的正向輸出端連接至第七D觸發(fā)器DFF7的數(shù)據(jù)輸入端、第一或門ORl的一個(gè)輸入端和第二或非門N0R2的一個(gè)輸入端；
[0046]第七D觸發(fā)器DFF7的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第七D觸發(fā)器DFF7的數(shù)據(jù)輸入端連接至第六D觸發(fā)器DFF6的正向輸出端、第一或門ORl的一個(gè)輸入端和和第二或非門N0R2的一個(gè)輸入端；第七D觸發(fā)器DFF7的正向輸出端連接至第八D觸發(fā)器DFF8的數(shù)據(jù)輸入端；
[0047]第八D觸發(fā)器DFF8的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第八D觸發(fā)器DFF8的數(shù)據(jù)輸入端連接至第七觸發(fā)器DFF7的正向輸出端；第八D觸發(fā)器DFF8的正向輸出端連接至第九D觸發(fā)器DFF9的數(shù)據(jù)輸入端；
[0048]第九D觸發(fā)器DFF9的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第九D觸發(fā)器DFF9的數(shù)據(jù)輸入端連接至第八D觸發(fā)器DFF8的正向輸出端；第九D觸發(fā)器DFF9的反向輸出端連接至第一或非門NORl的一個(gè)輸入端和第二或非門N0R2的一個(gè)輸入端；
[0049]第一與門ANDl的一個(gè)輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第一與門ANDl的另一個(gè)輸入端連接至第一或非門N0R2的輸出端L0G3，第一與門ANDl的輸出端連接至控制信號(hào)端L0G1_CLK ；
[0050]第一或門ORl的一個(gè)輸入端連接至第三D觸發(fā)器DFF3的反向輸出端及第一或非門NORl的一個(gè)輸入端，第一或門ORl的另一個(gè)輸入端連接至第六D觸發(fā)器DFF6的數(shù)據(jù)輸出端、第七D觸發(fā)器DFF7的數(shù)據(jù)輸入端和第二或非門N0R2的一個(gè)輸入端，第一或門ORl的輸出端連接至控制信號(hào)端L0G2 ；
[0051]第一或非門NORl的 一個(gè)輸入端連接至第三D觸發(fā)器DFF3的反向輸出端及第一或門ORl的一個(gè)輸入端，第一或非門NORl的另一個(gè)輸入端連接至第九D觸發(fā)器DFF9的反向輸出端及第二或非門N0R2的一個(gè)輸入端,第一或非門NORl的輸出端連接至控制信號(hào)端L0G3 ；
[0052]第二或非門N0R2的一個(gè)輸入端連接至第六D觸發(fā)器DFF6的正向輸出端、第七D觸發(fā)器DFF7的數(shù)據(jù)輸入端和第一或門ORl的一個(gè)輸入端，第二或非門N0R2的另一個(gè)輸入端連接至第九D觸發(fā)器DFF9的反向輸出端及第一或非門NORl的一個(gè)輸入端，第二或非門N0R2的輸出端連接至控制信號(hào)端L0G4 ；
[0053]所述譯碼電路200包括:第十D觸發(fā)器DFFlO、第十一 D觸發(fā)器DFFl1、第十二 D觸發(fā)器DFF12、第十三D觸發(fā)器DFF13、第十四D觸發(fā)器DFF14、第十五D觸發(fā)器DFF15、第十六D觸發(fā)器DFF16、第十七D觸發(fā)器DFF17、第十八D觸發(fā)器DFF18、第十九D觸發(fā)器DFF19、第二十D觸發(fā)器DFF20、第二十一 D觸發(fā)器DFF21、第二十二 D觸發(fā)器DFF22、第二十三D觸發(fā)器DFF23和第三或非門N0R3。
[0054]其中第十D觸發(fā)器DFFlO的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路100的輸出端L0G1_CLK，第十D觸發(fā)器DFFlO的數(shù)據(jù)輸入端連接至第三或非門N0R3的輸出端，第十D觸發(fā)器DFFlO的正向輸出端連接至第十一 D觸發(fā)器DFFll的數(shù)據(jù)輸入端和第三或非門N0R3的一個(gè)輸入端，第十D觸發(fā)器DFFll的復(fù)位端連接至脈寬信號(hào)接收及控制電路100的輸出端L0G2 ；
[0055]第十一 D觸發(fā)器DFFll的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路的輸出端L0G1_CLK，第十一 D觸發(fā)器DFFll的數(shù)據(jù)輸入端連接至第十D觸發(fā)器DFFlO的正向輸出端和第三或非門N0R3的一個(gè)輸入端，第十一 D觸發(fā)器DFFlI的正向輸出端連接至第十二 D觸發(fā)器DFF12的時(shí)鐘輸入端和第三或非門N0R3的另一個(gè)輸入端，第十一 D觸發(fā)器DFFlI的復(fù)位端連接至脈寬信號(hào)接收及控制電路100的輸出端LOG2 ；
[0056]第十二 D觸發(fā)器DFF12的時(shí)鐘輸入端連接至第十一 D觸發(fā)器DFFlI的正向輸出端及第三或非門N0R3的一個(gè)輸入端，第十二 D觸發(fā)器DFF12的數(shù)據(jù)輸入端連接至自身的反向輸出端及第十三D觸發(fā)器DFF13的時(shí)鐘輸入端，第十二 D觸發(fā)器DFF12的正向輸出端連接至第十八D觸發(fā)器DFF18的數(shù)據(jù)輸入端，第十二 D觸發(fā)器DFF12的復(fù)位端連接至脈寬信號(hào)接收及控制電路100的輸出端L0G2 ；
[0057]第十三D觸發(fā)器DFF13的時(shí)鐘輸入端連接至第十二 D觸發(fā)器DFF12的反向輸出端及第十二 D觸發(fā)器DFF12的數(shù)據(jù)輸入端，第十三D觸發(fā)器DFF13的數(shù)據(jù)輸入端連接至自身的反向輸出端及第十四D觸發(fā)器DFF14的時(shí)鐘輸入端，第十三D觸發(fā)器DFF13的正向輸出端連接至第十九D觸發(fā)器DFF19的數(shù)據(jù)輸入端，第十三D觸發(fā)器DFF13的復(fù)位端連接至脈寬信號(hào)接收及控制電路100的輸出端L0G2 ；
[0058]第十四D觸發(fā)器DFF14的時(shí)鐘輸入端連接至第十三D觸發(fā)器DFF13的反向輸出端及第十三D觸發(fā)器DFF13的數(shù)據(jù)輸入端，第十四D觸發(fā)器DFF14的數(shù)據(jù)輸入端連接至自身的反向輸出端及第十五D觸發(fā)器DFF15的時(shí)鐘輸入端，第十四D觸發(fā)器DFF14的正向輸出端連接至第二十D觸發(fā)器DFF20的數(shù)據(jù)輸入端，第十四D觸發(fā)器DFF14的復(fù)位端連接至脈寬信號(hào)接收及控制電路100的輸出端L0G2 ；
[0059]第十五D觸發(fā)器DFF15的時(shí)鐘輸入端連接至第十四D觸發(fā)器DFF14的反向輸出端及第十四D觸發(fā)器DFF14的數(shù)據(jù)輸入端，第十五D觸發(fā)器DFF15的數(shù)據(jù)輸入端連接至自身的反向輸出端及第十六D觸發(fā)器DFF16的時(shí)鐘輸入端,第十五D觸發(fā)器DFF15的正向輸出端連接至第二十一 D觸發(fā)器DFF21的數(shù)據(jù)輸入端，第十五D觸發(fā)器DFF15的復(fù)位端連接至脈寬信號(hào)接收及控制電路100的輸出端L0G2 ；
[0060]第十六D觸發(fā)器DFF16的時(shí)鐘輸入端連接至第十五D觸發(fā)器DFF15的反向輸出端及第十五D觸發(fā)器DFF15的數(shù)據(jù)輸入端，第十六D觸發(fā)器DFF16的數(shù)據(jù)輸入端連接至自身的反向輸出端及第十七D觸發(fā)器DFF17的時(shí)鐘輸入端，第十六D觸發(fā)器DFF16的正向輸出端連接至第二十二 D觸發(fā)器DFF22的數(shù)據(jù)輸入端，第十六D觸發(fā)器DFF16的復(fù)位端連接至脈寬信號(hào)接收及控制電路100的輸出端L0G2 ；
[0061]第十七D觸發(fā)器DFF17的時(shí)鐘輸入端連接至第十六D觸發(fā)器DFF16的反向輸出端及第十六D觸發(fā)器DFF16的數(shù)據(jù)輸入端，第十七D觸發(fā)器DFF17的數(shù)據(jù)輸入端連接至自身的反向輸出端，第十七D觸發(fā)器DFF17的正向輸出端連接至第二十三D觸發(fā)器DFF23的數(shù)據(jù)輸入端，第十七D觸發(fā)器DFF17的復(fù)位端連接至脈寬信號(hào)接收及控制電路100的輸出端L0G2 ；
[0062]第十八D觸發(fā)器DFF18的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路100的輸出端L0G4，第十八D觸發(fā)器DFF18的數(shù)據(jù)輸入端連接至第十二 D觸發(fā)器DFF12的正向輸出端，第十八D觸發(fā)器DFF18的正向輸出端連接至譯碼電路200的輸出端DO ；
[0063]第十九D觸發(fā)器DFF19的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路100的輸出端L0G4，第十九D觸發(fā)器DFF19的數(shù)據(jù)輸入端連接至第十三D觸發(fā)器DFF13的正向輸出端，第十九D觸發(fā)器DFF19的正向輸出端連接至譯碼電路200的輸出端Dl ；
[0064]第二十D觸發(fā)器DFF20的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路100的輸出端L0G4，第二十D觸發(fā)器DFF20的數(shù)據(jù)輸入端連接至第十四D觸發(fā)器DFF14的正向輸出端，第二十D觸發(fā)器DFF20的正向輸出端連接至譯碼電路200的輸出端D2 ；
[0065]第二H^一 D觸發(fā)器DFF21的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路100的輸出端L0G4，第二十一 D觸發(fā)器DFF21的數(shù)據(jù)輸入端連接至第十五D觸發(fā)器DFF15的正向輸出端，第二十一 D觸發(fā)器DFF21的正向輸出端連接至譯碼電路200的輸出端D3 ；
[0066]第二十二 D觸發(fā)器DFF22的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路100的輸出端L0G4，第二十二 D觸發(fā)器DFF22的數(shù)據(jù)輸入端連接至第十六D觸發(fā)器DFF16的正向輸出端，第二十二 D觸發(fā)器DFF22的正向輸出端連接至譯碼電路200的輸出端D4 ；
[0067]第二十三D觸發(fā)器DFF23的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路100的輸出端L0G4，第二十三D觸發(fā)器DFF23的數(shù)據(jù)輸入端連接至第十七D觸發(fā)器DFF17的正向輸出端，第二十三D觸發(fā)器DFF23的正向輸出端連接至譯碼電路200的輸出端D5 ；
[0068]第三或非門N0R3的一個(gè)輸入端連接至第十D觸發(fā)器DFFlO正向輸出端和第十一 D觸發(fā)器DFFll數(shù)據(jù)輸入端，第三或非門N0R3的另一個(gè)輸入端連接至第十一 D觸發(fā)器DFFll的正向輸出端和第十二 D觸發(fā)器DFF12的時(shí)鐘輸入端。[0069]所述脈寬信號(hào)接收及控制電路100通過時(shí)鐘輸入端口 CLK和數(shù)據(jù)輸入端口 PWM接收脈寬調(diào)制信號(hào)，然后輸出門控時(shí)鐘信號(hào)L0G1_CLK、復(fù)位控制信號(hào)L0G2和鎖存時(shí)鐘信號(hào)L0G4 ;譯碼電路200接收門控時(shí)鐘信號(hào)L0G1_CLK，復(fù)位控制信號(hào)L0G2和鎖存時(shí)鐘信號(hào)L0G4，將脈寬信號(hào)轉(zhuǎn)換為二進(jìn)制數(shù)字信號(hào)，通過輸出端口 DO、Dl、D2、D3、D4和D5輸出，其中D5為最高位，DO為最低位；
[0070]本實(shí)用新型與傳統(tǒng)現(xiàn)有技術(shù)(SPI和I2C)相比僅需要2個(gè)管腳，結(jié)構(gòu)也非常簡單，減少了通信所用的管腳數(shù)量、大大簡化了電路結(jié)構(gòu)、減小了芯片面積和功耗。
[0071]以上顯示和描述了本實(shí)用新型的基本原理和主要特征和本實(shí)用新型的優(yōu)點(diǎn)。本行業(yè)的技術(shù)人員應(yīng)該了解，本實(shí)用新型不受上述實(shí)施例的限制，上述實(shí)施例和說明書中描述的只是說明本實(shí)用新型的原理，在不脫離本實(shí)用新型精神和范圍的前提下，本實(shí)用新型還會(huì)有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)的本實(shí)用新型范圍內(nèi)。本實(shí)用新型要求保護(hù)范圍由所附的權(quán)利要求書及其等效物界定。
【權(quán)利要求】
1.一種脈寬調(diào)制信號(hào)接收電路，其特征在于:包括譯碼電路，以及用于接收脈寬信號(hào)并產(chǎn)生控制譯碼電路工作信號(hào)的脈寬信號(hào)接收及控制電路；所述譯碼電路將接收到的脈寬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)輸出。
2.根據(jù)權(quán)利要求1所述的一種脈寬調(diào)制信號(hào)接收電路，其特征在于:所述脈寬信號(hào)接收及控制電路包括:第一 D觸發(fā)器、第二 D觸發(fā)器、第三D觸發(fā)器、第四D觸發(fā)器、第五D觸發(fā)器、第六D觸發(fā)器、第七D觸發(fā)器、第八D觸發(fā)器、第九D觸發(fā)器、第一與門、第一或門、第一或非門和第二或非門； 所述第一 D觸發(fā)器的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第一 D觸發(fā)器的數(shù)據(jù)輸入端連接至脈寬信號(hào)輸入端PWM，第一 D觸發(fā)器的正向輸出端連接至第二 D觸發(fā)器的數(shù)據(jù)輸入端; 所述第二 D觸發(fā)器的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK,第二 D觸發(fā)器的正向輸出端連接至第三D觸發(fā)器的數(shù)據(jù)輸入端； 所述第三D觸發(fā)器的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK,第三D觸發(fā)器的正向輸出端連接至第四D觸發(fā)器的數(shù)據(jù)輸入端，第三D觸發(fā)器的反向輸出端分別連接至第一或門的一個(gè)輸入端和第一或非門的一個(gè)輸入端； 所述第四D觸發(fā)器的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK ;第四D觸發(fā)器的正向輸出端連接至第五D觸發(fā)器的數(shù)據(jù)輸入端； 所述第五D觸發(fā)器的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK ;第五D觸發(fā)器的正向輸出端連接至第六D觸發(fā)器的數(shù)據(jù)輸入端； 所述第六D觸發(fā)器的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第六D觸發(fā)器的正向輸出端分別連接至第七D觸發(fā)器的數(shù)據(jù)輸入端、第一或門的一個(gè)輸入端和第二或非門的一個(gè)輸入端; 所述第七D觸發(fā)器的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第七D觸發(fā)器的數(shù)據(jù)輸入端分別連接至第六D觸發(fā)器的正向輸出端、第一或門的一個(gè)輸入端和和第二或非門的一個(gè)輸入端；第七D觸發(fā)器的正向輸出端連接至第八D觸發(fā)器的數(shù)據(jù)輸入端； 所述第八D觸發(fā)器的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第八D觸發(fā)器的正向輸出端連接至第九D觸發(fā)器的數(shù)據(jù)輸入端； 所述第九D觸發(fā)器的時(shí)鐘輸入端連接至?xí)r鐘信號(hào)輸入端CLK ;第九D觸發(fā)器的反向輸出端連接至第一或非門的一個(gè)輸入端和第二或非門的一個(gè)輸入端； 所述第一與門的一個(gè)輸入端連接至?xí)r鐘信號(hào)輸入端CLK，第一與門的另一個(gè)輸入端連接至第一或非門的輸出端L0G3，第一與門的輸出端連接至控制信號(hào)端L0G1_CLK ；第一或門的一個(gè)輸入端連接至第三D觸發(fā)器的反向輸出端及第一或非門的一個(gè)輸入端，第一或門的另一個(gè)輸入端連接至第六D觸發(fā)器的數(shù)據(jù)輸出端、第七D觸發(fā)器的數(shù)據(jù)輸入端和第二或非門的一個(gè)輸入端，第一或門的輸出端連接至控制信號(hào)端L0G2 ； 第一或非門的一個(gè)輸入端連接至第三D觸發(fā)器的反向輸出端及第一或門的一個(gè)輸入端，第一或非門的另一個(gè)輸入端連接至第九D觸發(fā)器的反向輸出端及第二或非門的一個(gè)輸入端，第一或非門的輸出端連接至控制信號(hào)端L0G3 ； 第二或非門的一個(gè)輸入端連接至第六D觸發(fā)器的正向輸出端、第七D觸發(fā)器的數(shù)據(jù)輸入端和第一或門的一個(gè)輸入端，第二或非門的另一個(gè)輸入端連接至第九D觸發(fā)器的反向輸出端及第一或非門的一個(gè)輸入端，第二或非門的輸出端連接至控制信號(hào)端L0G4。
3.根據(jù)權(quán)利要求1所述的一種脈寬調(diào)制信號(hào)接收電路，其特征在于:所述譯碼電路包括:第十D觸發(fā)器、第十一 D觸發(fā)器、第十二 D觸發(fā)器、第十三D觸發(fā)器、第十四D觸發(fā)器、第十五D觸發(fā)器、第十六D觸發(fā)器、第十七D觸發(fā)器、第十八D觸發(fā)器、第十九D觸發(fā)器、第二十D觸發(fā)器、第二十一 D觸發(fā)器、第二十二 D觸發(fā)器、第二十三D觸發(fā)器和第三或非門；所述第十D觸發(fā)器的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路的輸出端L0G1_CLK，第十D觸發(fā)器的數(shù)據(jù)輸入端連接至第三或非門的輸出端，第十D觸發(fā)器的正向輸出端連接至第十一 D觸發(fā)器的數(shù)據(jù)輸入端和第三或非門的一個(gè)輸入端，第十D觸發(fā)器的復(fù)位端連接至脈寬信號(hào)接收及控制電路的輸出端L0G2 ； 所述第十一 D觸發(fā)器的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路的輸出端L0G1_CLK，第十一 D觸發(fā)器的數(shù)據(jù)輸入端連接至第三或非門的一個(gè)輸入端，第十一 D觸發(fā)器的正向輸出端連接至第十二D觸發(fā)器的時(shí)鐘輸入端和第三或非門的另一個(gè)輸入端，第十一 D觸發(fā)器的復(fù)位端連接至脈寬信號(hào)接收及控制電路的輸出端L0G2 ； 所述第十二 D觸發(fā)器的時(shí)鐘輸入端連接至第三或非門的一個(gè)輸入端，第十二 D觸發(fā)器的數(shù)據(jù)輸入端連接至自身的反向輸出端及第十三D觸發(fā)器的時(shí)鐘輸入端，第十二 D觸發(fā)器的正向輸出端連接至第十八D觸發(fā)器的數(shù)據(jù)輸入端，第十二 D觸發(fā)器的復(fù)位端連接至脈寬信號(hào)接收及控制電路的輸出端L0G2 ； 所述第十三D觸發(fā)器的時(shí)鐘輸入端連接至第十二 D觸發(fā)器的反向輸出端及第十二 D觸發(fā)器的數(shù)據(jù)輸入端，第十三D觸發(fā)器的數(shù)據(jù)輸入端連接至自身的反向輸出端及第十四D觸發(fā)器的時(shí)鐘輸入端，第十三D觸發(fā)器的正向輸出端連接至第十九D觸發(fā)器的數(shù)據(jù)輸入端，第十三D觸發(fā)器的復(fù)位端連接至脈寬信號(hào)接收及控制電路的輸出端L0G2 ； 所述第十四D觸發(fā)器的時(shí)鐘輸入端連接至第十三D觸發(fā)器的反向輸出端及第十三D觸發(fā)器的數(shù)據(jù)輸入端，第十四D觸發(fā)器的數(shù)據(jù)輸入端連接至自身的反向輸出端及第十五D觸發(fā)器的時(shí)鐘輸入端，第十四D觸發(fā)器的正向輸出端連接至第二十D觸發(fā)器的數(shù)據(jù)輸入端，第十四D觸發(fā)器的復(fù)位端連接至脈寬信號(hào)接收及控制電路的輸出端L0G2 ； 所述第十五D觸發(fā)器的時(shí)鐘輸入端連接至第十四D觸發(fā)器的反向輸出端及第十四D觸發(fā)器的數(shù)據(jù)輸入端，第十五D觸發(fā)器的數(shù)據(jù)輸入端連接至自身的反向輸出端及第十六D觸發(fā)器的時(shí)鐘輸入端，第十五D觸發(fā)器的正向輸出端連接至第二十一 D觸發(fā)器的數(shù)據(jù)輸入端，第十五D觸發(fā)器的復(fù)位端連接至脈寬信號(hào)接收及控制電路的輸出端L0G2 ； 所述第十六D觸發(fā)器的時(shí)鐘輸入端連接至第十五D觸發(fā)器的反向輸出端及第十五D觸發(fā)器的數(shù)據(jù)輸入端，第十六D觸發(fā)器的數(shù)據(jù)輸入端連接至自身的反向輸出端及第十七D觸發(fā)器的時(shí)鐘輸入端，第十 六D觸發(fā)器的正向輸出端連接至第二十二 D觸發(fā)器的數(shù)據(jù)輸入端，第十六D觸發(fā)器的復(fù)位端連接至脈寬信號(hào)接收及控制電路的輸出端L0G2 ； 第十七D觸發(fā)器的時(shí)鐘輸入端連接至第十六D觸發(fā)器的反向輸出端及第十六D觸發(fā)器的數(shù)據(jù)輸入端，第十七D觸發(fā)器的數(shù)據(jù)輸入端連接至自身的反向輸出端，第十七D觸發(fā)器的正向輸出端連接至第二十三D觸發(fā)器的數(shù)據(jù)輸入端，第十七D觸發(fā)器的復(fù)位端連接至脈寬信號(hào)接收及控制電路的輸出端L0G2 ； 所述第十八D觸發(fā)器的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路的輸出端L0G4，第十八D觸發(fā)器的數(shù)據(jù)輸入端連接至第十二 D觸發(fā)器的正向輸出端，第十八D觸發(fā)器的正向輸出端連接至譯碼電路的輸出端DO ； 所述第十九D觸發(fā)器的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路的輸出端L0G4，第十九D觸發(fā)器的數(shù)據(jù)輸入端連接至第十三D觸發(fā)器的正向輸出端,第十九D觸發(fā)器的正向輸出端連接至譯碼電路的輸出端Dl ； 所述第二十D觸發(fā)器的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路的輸出端L0G4，第二十D觸發(fā)器的數(shù)據(jù)輸入端連接至第十四D觸發(fā)器的正向輸出端，第二十D觸發(fā)器的正向輸出端連接至譯碼電路的輸出端D2 ； 所述第二十一 D觸發(fā)器的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路的輸出端L0G4，第二十一 D觸發(fā)器的數(shù)據(jù)輸入端連接至第十五D觸發(fā)器的正向輸出端，第二十一 D觸發(fā)器的正向輸出端連接至譯碼電路的輸出端D3 ； 所述第二十二 D觸發(fā)器的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路的輸出端L0G4，第二十二 D觸發(fā)器的數(shù)據(jù)輸入端連接至第十六D觸發(fā)器的正向輸出端，第二十二 D觸發(fā)器的正向輸出端連接至譯碼電路的輸出端D4 ； 所述第二十三D觸發(fā)器的時(shí)鐘輸入端連接至脈寬信號(hào)接收及控制電路的輸出端L0G4，第二十三D觸發(fā)器的數(shù)據(jù)輸入端連接至第十七D觸發(fā)器的正向輸出端，第二十三D觸發(fā)器的正向輸出端連接至譯碼電路的輸出端D5 ； 所述第三或非門的一個(gè)輸入端連接至第十D觸發(fā)器正向輸出端和第十一 D觸發(fā)器數(shù)據(jù)輸入端，第三或非門的另一個(gè)輸入端連接至第十一 D觸發(fā)器的正向輸出端和第十二 D觸發(fā)器的時(shí)鐘輸入端。
【文檔編號(hào)】H03K19/0175GK203491999SQ201320423697
【公開日】2014年3月19日 申請(qǐng)日期:2013年7月16日 優(yōu)先權(quán)日:2013年7月16日
【發(fā)明者】申向順, 李波, 李衛(wèi)斌, 王紅麗, 姜恩春 申請(qǐng)人:陜西北斗恒通信息科技有限公司