抑制高速比較器火花碼和亞穩(wěn)態(tài)的電路結(jié)構(gòu)的制作方法
【專利摘要】本實(shí)用新型涉及高速模數(shù)轉(zhuǎn)換器領(lǐng)域，尤其涉及FLASHADC模數(shù)轉(zhuǎn)換器，具體為一種抑制高速比較器火花碼和亞穩(wěn)態(tài)的電路結(jié)構(gòu)，其結(jié)構(gòu)簡單，降低編碼復(fù)雜度，能夠有效地抑制高速比較器火花碼和亞穩(wěn)態(tài)，其包括格雷碼編碼電路，格雷碼編碼電路包括輸入端和輸出端，格雷碼編碼電路的輸入端包括多個(gè)二輸入與非門，其特征在于，與格雷碼編碼電路的輸出端最高位連接的二輸入與非門的一個(gè)輸入端接地、另一個(gè)輸入端設(shè)置二輸入或門，其他二輸入與非門的輸入端分別設(shè)置二輸入或門，二輸入或門的輸出端連接二輸入與非門的輸入端。
【專利說明】抑制高速比較器火花碼和亞穩(wěn)態(tài)的電路結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及高速模數(shù)轉(zhuǎn)換器領(lǐng)域，尤其涉及FLASH ADC模數(shù)轉(zhuǎn)換器，具體為一種抑制高速比較器火花碼和亞穩(wěn)態(tài)的電路結(jié)構(gòu)。
【背景技術(shù)】
[0002]隨著通信系統(tǒng)的時(shí)鐘頻率日益提高，模數(shù)轉(zhuǎn)換器的時(shí)鐘頻率也隨之增高，而FLASHADC是實(shí)現(xiàn)超高速ADC的通用方法。FLASH ADC的性能主要取決于比較器，比較器的亞穩(wěn)態(tài)輸出和火花碼的出現(xiàn)會(huì)直接影響FLASH ADC的性能。
[0003]比較器的亞穩(wěn)態(tài)是造成轉(zhuǎn)換誤差的重要原因。比較器的響應(yīng)時(shí)間與輸入差分信號(hào)的幅值成反比，如果A/D轉(zhuǎn)換器的輸入信號(hào)的瞬時(shí)值與一個(gè)比較器的參考電壓值很接近，則這個(gè)比較器在很長時(shí)間內(nèi)不能穩(wěn)定，就會(huì)出現(xiàn)亞穩(wěn)態(tài)。
[0004]輸入電壓與各級(jí)比較器參考電壓比較后，在比較器的輸出端產(chǎn)生最初的比較結(jié)果，成為溫度計(jì)碼。由于各種非理想因素的存在，溫度計(jì)碼中可能出現(xiàn)1-0翻轉(zhuǎn)，即比較器的輸出為非單調(diào)，產(chǎn)生火花碼。當(dāng)比較器的速度比較快，輸入端的電壓比較小的時(shí)候，比較器的輸出達(dá)到穩(wěn)定的狀態(tài)需要一定的時(shí)間，比較器的亞穩(wěn)態(tài)效應(yīng)就標(biāo)定了比較器的這個(gè)指標(biāo)。
[0005]比較器的另一個(gè)問題就是火花碼，其原因是由于比較器的輸出陣列不單調(diào)造成的，以十五位比較器輸出碼為例，分別記為tl，t2，t3，…，tl4，tl5，圖1為傳統(tǒng)的二進(jìn)制編碼方法，其可以抑制火花碼，但是不能抑制比較器的不定態(tài)。在模數(shù)轉(zhuǎn)換器中，比較器的輸出為溫度計(jì)碼，用0000……1111…….來對(duì)應(yīng)比較器的模擬輸入。圖2是一種把溫度計(jì)碼先轉(zhuǎn)換成格雷碼，然后再轉(zhuǎn)換為二進(jìn)制碼，格雷碼編碼電路中包括二輸入與非門2，反相器3，與非門4和同或門5，輸入端設(shè)置八個(gè)二輸入與非門，分別輸入GND和t8、t4和tl2、tl0和tl4、t2和t6、tl3和tl5、t9和tll、t5和t7、tl和t3，輸出端輸出四位格雷碼d3d2dld0,此種編碼方式可以有效抑制亞穩(wěn)態(tài)，但是格雷碼編碼的輸出端是以比較器陣列的輸出碼為前提的，所以這種編碼方式不能抑制火花碼。

【發(fā)明內(nèi)容】

[0006]為了解決上述問題，本實(shí)用新型提供了一種抑制高速比較器火花碼和亞穩(wěn)態(tài)的電路結(jié)構(gòu)，其結(jié)構(gòu)簡單，降低編碼復(fù)雜度，能夠有效地抑制高速比較器火花碼和亞穩(wěn)態(tài)。
[0007]其技術(shù)方案是這樣的:一種抑制高速比較器火花碼和亞穩(wěn)態(tài)的電路結(jié)構(gòu)，其包括格雷碼編碼電路，所述格雷碼編碼電路包括輸入端和輸出端，所述格雷碼編碼電路的輸入端包括多個(gè)二輸入與非門，其特征在于，與所述格雷碼編碼電路的輸出端最高位連接的所述二輸入與非門的一個(gè)輸入端接地、另一個(gè)輸入端設(shè)置二輸入或門，其他所述二輸入與非門的輸入端分別設(shè)置二輸入或門，所述二輸入或門的輸出端連接所述二輸入與非門的輸入端。
[0008]其進(jìn)一步特征在于，所述格雷碼編碼電路輸入端包括八個(gè)所述二輸入與非門；[0009]所述二輸入或門的兩個(gè)輸入端分別輸入對(duì)應(yīng)的所述格雷碼電路的輸入端的比較器輸出碼與所述比較器輸出碼的高一位輸出碼，輸入所述比較器輸出碼最高位的二輸入或門的另一個(gè)輸入端接地。
[0010]采用本實(shí)用新型的結(jié)構(gòu)后，每個(gè)格雷碼編碼電路的輸入端處的二輸入與非門處設(shè)置二輸入或門，二輸入或門的輸出端連接格雷碼編碼電路的輸入端，二輸入或門的兩個(gè)輸入端分別連接格雷碼電路輸入端的比較器輸出與比較器輸出的高一位輸出，通過二輸入或門的設(shè)置，把比較器輸入碼中的火花碼O用I來代替，比較器輸出碼通過或門的會(huì)重新輸出溫度計(jì)碼，通過格雷碼編碼電路轉(zhuǎn)換為格雷碼，其結(jié)構(gòu)簡單，降低編碼復(fù)雜度，能夠有效地抑制高速比較器火花碼和亞穩(wěn)態(tài)。
【專利附圖】

【附圖說明】
[0011]圖1為傳統(tǒng)二進(jìn)制編碼方法；
[0012]圖2為格雷碼編碼電路；
[0013]圖3為本發(fā)明電路示意圖。
【具體實(shí)施方式】
[0014]見圖3所示，以十五位比較器輸出碼為例，分別記為tl，t2，t3，…，tl4，tl5，格雷碼輸出端為四位格雷碼d3d2dld0，格雷碼編碼電路的輸入端包括八個(gè)二輸入與非門2-1、2-2、2-3、2-4、2-5、2-6、2-7、2-8，與格雷碼編碼電路的輸出端最高位d3連接的二輸入與非門2-1的一個(gè)輸入端接地GND、另一個(gè)輸入端連接二輸入或門1-1的輸出端,二輸入或門1-1的輸入端輸入比較器 輸出碼t8、t9，二輸入與非門2-2的兩個(gè)輸入端分別連接二輸入或門1-2、1-3的輸出端,二輸入或門1-2的輸入端輸入比較器輸出碼t4、t5,輸入或門1-3的輸入端輸入比較器輸出碼tl3、tl2，二輸入與非門2-3的兩個(gè)輸入端分別連接二輸入或門1-4、1-5的輸出端,二輸入或門1-4的輸入端輸入比較器輸出碼tl5、tl4,輸入或門1_5的輸入端輸入比較器輸出碼til、tlO，二輸入與非門2-4的兩個(gè)輸入端分別連接二輸入或門1-6、1-7的輸出端,二輸入或門1-6的輸入端輸入比較器輸出碼t6、t7,輸入或門1-7的輸入端輸入比較器輸出碼t2、t3，二輸入與非門2-5的兩個(gè)輸入端分別連接二輸入或門1-8、1-9的輸出端,二輸入或門1-8的一個(gè)輸入端輸入比較器輸出碼tl5、另一個(gè)輸入端接地GND,輸入或門1-9的輸入端輸入比較器輸出碼tl4、tl3, 二輸入與非門2_6的兩個(gè)輸入端分別連接二輸入或門1-10、1-11的輸出端，二輸入或門1-10的輸入端輸入比較器輸出碼tl2、tll，輸入或門1-11的輸入端輸入比較器輸出碼tl0、t9，二輸入與非門2-7的兩個(gè)輸入端分別連接二輸入或門1-12、1-13的輸出端,二輸入或門1-12的輸入端輸入比較器輸出碼t8、t7，輸入或門1-13的輸入端輸入比較器輸出碼t6、t5，二輸入與非門2-8的兩個(gè)輸入端分別連接二輸入或門1-14、1-15的輸出端,二輸入或門1-14的輸入端輸入比較器輸出碼t4、t3,輸入或門1-15的輸入端輸入比較器輸出碼t2、tl。
[0015]下面的表格為當(dāng)比較器輸出碼出現(xiàn)火花碼的時(shí)候，本發(fā)明的抑制效果
[0016]
【權(quán)利要求】
1.一種抑制高速比較器火花碼和亞穩(wěn)態(tài)的電路結(jié)構(gòu)，其包括格雷碼編碼電路，所述格雷碼編碼電路包括輸入端和輸出端，所述格雷碼編碼電路的輸入端包括多個(gè)二輸入與非門，其特征在于，與所述格雷碼編碼電路的輸出端最高位連接的所述二輸入與非門的一個(gè)輸入端接地、另一個(gè)輸入端設(shè)置二輸入或門，其他所述二輸入與非門的輸入端分別設(shè)置二輸入或門，所述二輸入或門的輸出端連接所述二輸入與非門的輸入端。
2.根據(jù)權(quán)利要求1所述的一種抑制高速比較器火花碼和亞穩(wěn)態(tài)的電路結(jié)構(gòu)，其特征在于，所述格雷碼編碼電路輸入端包括八個(gè)所述二輸入與非門。
3.根據(jù)權(quán)利要求1所述的一種抑制高速比較器火花碼和亞穩(wěn)態(tài)的電路結(jié)構(gòu)，其特征在于，所述二輸入或門的兩個(gè)輸入端分別輸入對(duì)應(yīng)的所述格雷碼電路的輸入端的比較器輸出碼與所述比較器輸出碼的高一位輸出碼，輸入所述比較器輸出碼最高位的二輸入或門的另一個(gè)輸入端接地。
【文檔編號(hào)】H03M1/06GK203590202SQ201320721475
【公開日】2014年5月7日 申請(qǐng)日期:2013年11月13日 優(yōu)先權(quán)日:2013年11月13日
【發(fā)明者】馬輝, 應(yīng)祖金, 蔣賽尖 申請(qǐng)人:無錫思泰迪半導(dǎo)體有限公司