用于逐次逼近型模數(shù)轉(zhuǎn)換器前端的寬帶采樣保持電路的制作方法
【專利摘要】本實用新型提供一種用于逐次逼近型模數(shù)轉(zhuǎn)換器前端的寬帶采樣保持電路，由第一級電壓緩沖器、時鐘處理單元、采樣開關(guān)電容子電路、第二級電壓緩沖器組成；第一級電壓緩沖器的輸出端與電壓自舉單元電路控制的采樣開關(guān)電容子電路的輸入端連接；采樣開關(guān)電容子電路的信號輸出端與第二級電壓緩沖器的信號輸入端連接；時鐘處理單元分別向第一級電壓緩沖器和采樣開關(guān)電容子電路提供時鐘信號。有益的技術(shù)效果：利用本實用新型，采用寬帶增強以及時鐘控制的第一級電壓緩沖器和采用對N阱進(jìn)行復(fù)制單元偏置的PMOS源級跟隨器的第二級電壓緩沖器，可以提高輸入采樣信號的帶寬，同時以極低的功耗滿足信號線性度的要求。
【專利說明】用于逐次逼近型模數(shù)轉(zhuǎn)換器前端的寬帶采樣保持電路
【技術(shù)領(lǐng)域】
[0001]本實用新型屬于模擬集成電路設(shè)計【技術(shù)領(lǐng)域】，具體涉及用于逐次逼近型模數(shù)轉(zhuǎn)換器前端的寬帶采樣保持電路。
【背景技術(shù)】
[0002]隨著集成電路先進(jìn)制造工藝技術(shù)的發(fā)展，半導(dǎo)體工藝已經(jīng)發(fā)展到20納米以下的節(jié)點。半導(dǎo)體工藝的進(jìn)步給數(shù)字電路帶來了低電源電壓、低功耗、高集成度和小芯片面積等特點；但是對于模擬電路，傳統(tǒng)器件的設(shè)計變得更加復(fù)雜和難以實現(xiàn)。因此，在電路系統(tǒng)中將盡可能多的功能由模擬域轉(zhuǎn)化到功能日益強大的數(shù)字域去實現(xiàn)成為研究熱點。模數(shù)轉(zhuǎn)換器是搭建數(shù)字電路和模擬世界的橋梁和紐帶，需要能夠兼容深亞微米下低電源電壓的需求同時為了滿足系統(tǒng)最大數(shù)字化的需求需要提供足夠?qū)挼妮斎胄盘枎挕Ｄ?shù)轉(zhuǎn)換器，尤其是逐次逼近型的模數(shù)轉(zhuǎn)換器通過對內(nèi)部電路結(jié)構(gòu)的方式——采用時分復(fù)用的串行比較方式實現(xiàn)模數(shù)轉(zhuǎn)換功能，實現(xiàn)最大化的減小模擬電路模塊的目的；隨著半導(dǎo)體工藝的進(jìn)步，逐次逼近型的模數(shù)轉(zhuǎn)換器在需求超低功耗的手持和便攜式設(shè)備領(lǐng)域逐步取代其他類型的模數(shù)轉(zhuǎn)換器。
[0003]現(xiàn)代無線通信系統(tǒng)呈現(xiàn)模塊化、智能化、軟件化和功能化的特點，并且要求通信系統(tǒng)具有良好的兼容性和較強的靈活性，以便于開發(fā)和升級，在這種需求的帶動下，上世紀(jì)90年代中期出現(xiàn)了軟件無線電技術(shù)。這種源于美國軍事無線通信要求的新技術(shù)核心思想是通過構(gòu)造一個開發(fā)的通用平臺，把盡可能多的通信功能用軟件實現(xiàn)。在硬件實現(xiàn)架構(gòu)上要求關(guān)鍵電路模塊模數(shù)轉(zhuǎn)換器電路盡可能的靠近天線，將天線接收的射頻信號直接數(shù)字量化轉(zhuǎn)換成數(shù)字信號供數(shù)字信號處理器進(jìn)行處理。從而模數(shù)轉(zhuǎn)換器的模擬輸入信號帶寬要求盡可能的高達(dá)GHz以上。然而傳統(tǒng)的逐次逼近型模數(shù)轉(zhuǎn)換器由于輸入采樣帶寬在幾百MHz以下。很難滿足后端的軟件無線電接收機(jī)對超高速的輸入信號(GHz以上)的帶寬要求。因此，現(xiàn)有結(jié)構(gòu)的采樣保持電路的帶寬和功耗成為逐次逼近模數(shù)轉(zhuǎn)換器性能提升的瓶頸。市場上急需一種用于模數(shù)轉(zhuǎn)換器的、兼顧高輸入信號帶寬與低功耗的采樣保持電路。
實用新型內(nèi)容
[0004]本實用新型的主要目的在于提供一種用于逐次逼近型模數(shù)轉(zhuǎn)換器前端的采樣保持電路，以滿足軟件無線電系統(tǒng)對高輸入信號帶寬和低功耗的雙重需求。其具體的結(jié)構(gòu)如下:
[0005]用于逐次逼近型模數(shù)轉(zhuǎn)換器前端的寬帶采樣保持電路，由第一級電壓緩沖器1、時鐘處理單元2、采樣開關(guān)電容子電路3、第二級電壓緩沖器4組成；其中，第一級電壓緩沖器I的信號輸出端與電壓自舉單元電路控制的采樣開關(guān)電容子電路3的信號輸入端連接；采樣開關(guān)電容子電路3的信號輸出端與第二級電壓緩沖器4的信號輸入端連接；時鐘處理單元2分別向第一級電壓緩沖器I和采樣開關(guān)電容子電路3提供時鐘信號；
[0006]第一級電壓緩沖器1，負(fù)責(zé)將采樣開關(guān)電容子電路3與前級電路相隔離，減小等效輸入電容的容值；時鐘處理單元2產(chǎn)生一對非交疊時鐘信號，即第一時鐘信號CKl和第二時鐘信號CK1N，并將非交疊時鐘信號第一時鐘信號CKl和第二時鐘信號CKlN傳遞至采樣開關(guān)電容子電路3，控制并實現(xiàn)采樣開關(guān)電容子電路3的開關(guān)；時鐘處理單元2還產(chǎn)生倍壓時鐘信號CKB，并將該倍壓時鐘信號CKB傳遞至第一級電壓緩沖器1，實現(xiàn)第一級電壓緩沖器I的開關(guān)；
[0007]采樣開關(guān)電容子電路3包括電壓自舉單元電路31和采樣電路單元32兩部分；電壓自舉單元電路31接收自時鐘處理單元2產(chǎn)生的第一時鐘信號CKl和第二時鐘信號CKlN并控制采樣電路32對第一級電壓緩沖器I傳遞來的射頻信號進(jìn)行采樣保持；
[0008]第二級電壓緩沖器4，用于將采樣開關(guān)電容子電路3與后級的采樣的電容陣列單元相隔離，并增強采樣開關(guān)電容子電路3對后級的采樣的電容陣列單元的驅(qū)動能力。
[0009]進(jìn)一步地說，第一級電壓緩沖器I采用電壓緩沖器結(jié)構(gòu)，且在起開關(guān)控制作用的時鐘處理單元2的非交疊時鐘信號下工作:當(dāng)采樣開關(guān)電容子電路3處于采樣模式時，第一級電壓緩沖器I導(dǎo)通；當(dāng)采樣開關(guān)電容子電路3處于保持模式下時，第一級電壓緩沖器I關(guān)閉，從而減小在保持模式下輸入的射頻信號通過開關(guān)寄生電容耦合而引入的失調(diào)，同時降低了本產(chǎn)品的平均功耗；時鐘處理單元2產(chǎn)生一對相互不交疊時鐘信號(第一時鐘信號CKl和第二時鐘信號CK1N)和一個倍壓時鐘信號CKB。具體步驟如下:
[0010]時鐘處理單元2首先產(chǎn)生一對相互不交疊時鐘信號，即第一時鐘信號CKl和第二時鐘信號CKlN ;時鐘處理單元2向控制電壓自舉單元電路31和第一級電壓緩沖器I提供做為導(dǎo)通信號的時鐘信號；隨后，時鐘處理單元2用上述兩個互不交疊時鐘第一時鐘信號CKl和第二時鐘信號CKlN控制電容倍壓產(chǎn)生倍壓時鐘信號CKB ；
[0011]采樣開關(guān)電容子電路3為開關(guān)管；電壓自舉單元電路31在第一時鐘信號CK1、第二時鐘信號CKlN和倍壓時鐘信號CKB的控制下，通過電容的電壓轉(zhuǎn)移特征，產(chǎn)生一個隨輸入電壓線性變化的柵壓控制時鐘信號，由該柵壓控制時鐘信號控制采樣開關(guān)電容子電路3內(nèi)的采樣開關(guān)管的柵極，使得采樣開關(guān)電容子電路3在采樣模式下導(dǎo)通，并保持采樣開關(guān)電容子電路3內(nèi)開關(guān)管的柵源電壓與導(dǎo)通電阻恒定，確保采樣模式下的采樣信號具有良好的線性；
[0012]第二級電壓緩沖器4為PMOS源級跟隨器結(jié)構(gòu)，其中PMOS的N阱采用復(fù)制偏置單元，負(fù)責(zé)降低由于采樣開關(guān)電容子電路3的采樣電壓變化所引起N阱和P型襯底寄生電容的電壓非線性變化導(dǎo)致的采樣信號線性度的惡化。
[0013]本實用新型提供的用于逐次逼近型模數(shù)轉(zhuǎn)換器前端的寬帶采樣保持電路，其第一級電壓緩沖器I用于隔離開關(guān)電容單元與前級電路，減小模數(shù)轉(zhuǎn)換器的等效輸入電容；時鐘處理單元2用于產(chǎn)生非交疊時鐘和倍壓時鐘用于控制電壓自舉單元電路31內(nèi)的自舉時鐘控制開關(guān)電容單元和第一級電壓緩沖器I的開關(guān)；電壓自舉單元電路31控制的采樣電路32用于對輸入射頻信號的采樣保持；第二級電壓緩沖器4用于隔離開關(guān)電容單元和后級的采樣的電容陣列單元，同時增加開關(guān)電容單元的驅(qū)動后級大負(fù)載電容的能力。
[0014]有益的技術(shù)效果
[0015]利用本實用新型，采用寬帶增強以及時鐘控制的第一級電壓緩沖器和采用對N阱進(jìn)行復(fù)制單元偏置的PMOS源級跟隨器的第二級電壓緩沖器，可以提高輸入采樣信號的帶寬，同時以極低的功耗滿足信號線性度的要求。采用前后兩級電壓緩沖器可以減少額外的前后級電路驅(qū)動能力的要求，節(jié)約了系統(tǒng)的硬件開銷。采用柵壓自舉控制的開關(guān)電容采樣單元可以保證在輸入信號幅度比較大的情況下系統(tǒng)線性度不會因開關(guān)管導(dǎo)通電阻由于柵壓電壓變化引入的非線性影響。
[0016]第一級電壓緩沖器I采用了帶寬增強的電壓緩沖器結(jié)構(gòu)，可以在降低功耗的同時提高輸入信號帶寬，同時為了減小在保持模式下輸入的射頻信號通過開關(guān)寄生電容耦合而引入的失調(diào)在該緩沖器上增加了開關(guān)控制信號，使得電壓緩沖器只在采樣模式下導(dǎo)通，在保持模式下關(guān)閉，這種開關(guān)工作模式進(jìn)一步降低了系統(tǒng)的平均功耗。
[0017]采樣開關(guān)電容子電路3在采樣模式下開關(guān)管導(dǎo)通時，開關(guān)管的柵源電壓保持恒定，導(dǎo)通電阻恒定。從而采樣模式下采樣信號可以產(chǎn)生極好的線性度指標(biāo)。
[0018]第二級電壓緩沖器4采用了 PMOS源級跟隨器結(jié)構(gòu)，其中PMOS的N阱采用復(fù)制偏置單元，降低由于采樣電壓變化引起N阱和P型襯底寄生電容的電壓非線性變化導(dǎo)致的采樣信號線性度的惡化。
【專利附圖】

【附圖說明】
[0019]圖1為本產(chǎn)品的結(jié)構(gòu)框圖。
[0020]圖2為圖1中第一級電壓緩沖器I的電路圖。
[0021]圖3為圖1中時鐘處理電路2產(chǎn)生一對非交疊時鐘信號，即第一時鐘信號CKl和第二時鐘信號CKlN的原理簡視圖。
[0022]圖4為圖1中時鐘處理電路2的倍壓時鐘的產(chǎn)生原理簡視圖。
[0023]圖5為圖1中采樣開關(guān)電容子電路3的電路圖。
[0024]圖6為圖1中第二級電壓緩沖器4的電路圖。
[0025]圖中的序號依次為:第一級電壓緩沖器1、時鐘處理單元2、采樣開關(guān)電容子電路
3、第二級電壓緩沖器4、電壓自舉單元電路31、采樣電路32、第一時鐘信號CK1、第二時鐘信號CK1N、倍壓時鐘信號CKB、源極跟隨器NMOS管Ml、增益增強型PMOS管M2、第三開關(guān)管M3、第四開關(guān)管M4、第一電流源I1、第二電流源12、第三電容Cb、第九開關(guān)管M9、第十開關(guān)管M10、第十一開關(guān)管Mil、第十二開關(guān)管M12、第十三開關(guān)管M13、第十四開關(guān)管M14、第四電容Cs、第七開關(guān)管M7、復(fù)制開關(guān)管M8、第十五開關(guān)管M15和第十六開關(guān)管M16、第三電流源13、第五源極跟隨器PMOS管M5、第四電流源14、輔助第六源級跟隨器PMOS管M6。
【具體實施方式】
[0026]下面結(jié)合附圖對本實用新型進(jìn)一步詳細(xì)說明。
[0027]參見圖1，用于逐次逼近型模數(shù)轉(zhuǎn)換器前端的寬帶采樣保持電路，由第一級電壓緩沖器1、時鐘處理單元2、采樣開關(guān)電容子電路3、第二級電壓緩沖器4組成；其中，第一級電壓緩沖器I的信號輸出端與電壓自舉單元電路31控制的采樣開關(guān)電容子電路3的信號輸入端連接；采樣開關(guān)電容子電路3的信號輸出端與第二級電壓緩沖器4的信號輸入端連接；時鐘處理單元2分別向第一級電壓緩沖器I和采樣開關(guān)電容子電路3提供時鐘信號；
[0028]第一級電壓緩沖器1，負(fù)責(zé)將采樣開關(guān)電容子電路3與前級電路相隔離，減小等效輸入電容的容值。
[0029]參見圖3和圖4,時鐘處理單兀2產(chǎn)生一對非交疊時鐘信號，即第一時鐘信號CKl和第二時鐘信號CK1N，并將該非交疊時鐘信號第一時鐘信號CKl和第二時鐘信號CKlN傳遞至采樣開關(guān)電容子電路3，控制并實現(xiàn)采樣開關(guān)電容子電路3的開關(guān)；時鐘處理單元2還產(chǎn)生倍壓時鐘信號CKB，并將該倍壓時鐘信號CKB傳遞至第一級電壓緩沖器1，實現(xiàn)第一級電壓緩沖器I的開關(guān)，其中，第一時鐘信號CKl和第二時鐘信號CKlN的產(chǎn)生機(jī)理詳見圖3，倍壓時鐘信號CKB的產(chǎn)生機(jī)理詳見圖4 ;時鐘處理單元2采用目前市場上的標(biāo)準(zhǔn)件，產(chǎn)生上述信號。
[0030]參見圖1，采樣開關(guān)電容子電路3包括電壓自舉單元電路31和采樣電路32兩部分；電壓自舉單元電路31接收自時鐘處理單元2產(chǎn)生的第一時鐘信號CKl和第二時鐘信號CKlN后控制采樣電路32對由第一級電壓緩沖器I傳遞來的射頻信號進(jìn)行采樣保持；
[0031]第二級電壓緩沖器4，用于將采樣開關(guān)電容子電路3與后級的采樣的電容陣列單元相隔離，并增強采樣開關(guān)電容子電路3對后級的采樣的電容陣列單元的驅(qū)動能力。
[0032]第一級電壓緩沖器I采用電壓緩沖器結(jié)構(gòu)，且在起開關(guān)控制作用的時鐘處理單元2的非交疊時鐘信號下工作:當(dāng)采樣開關(guān)電容子電路3處于采樣模式時，第一級電壓緩沖器I導(dǎo)通；當(dāng)采樣開關(guān)電容子電路3處于保持模式下時，第一級電壓緩沖器I關(guān)閉；減小在保持模式下輸入的射頻信號通過開關(guān)寄生電容耦合而引入的失調(diào)，同時降低了本產(chǎn)品的平均功耗；時鐘處理單元2產(chǎn)生一對相互不交疊時鐘信號(第一時鐘信號CKl和第二時鐘信號CK1N)和一個倍壓時鐘信號CKB。具體步驟如下:時鐘處理單元2首先產(chǎn)生一對相互不交疊的時鐘信號，即第一時鐘信號CKl和第二時鐘信號CKlN ;時鐘處理單兀2向控制電壓自舉單元電路31和第一級電壓緩沖器I提供導(dǎo)通的時鐘信號第一時鐘信號CKl和第二時鐘信號CKlN ;隨后，時鐘處理單兀2用上述兩個互不交疊時鐘信號第一時鐘信號CKl和第二時鐘信號CKlN控制電容倍壓并產(chǎn)生倍壓時鐘信號CKB ;時鐘處理單元2直接采用外購件，時鐘處理單元2的信號產(chǎn)生機(jī)理參見圖3和圖4。
[0033]采樣開關(guān)電容子電路3包含為開關(guān)管；電壓自舉單元電路31在非交疊時鐘第一時鐘信號CK1、第二時鐘信號CKlN和倍壓時鐘信號CKB的控制下，通過電容的電壓轉(zhuǎn)移特征，產(chǎn)生一個隨輸入電壓線性變化的柵壓控制時鐘信號，由該柵壓控制時鐘信號控制采樣開關(guān)電容子電路3內(nèi)的采樣開關(guān)管的柵極，使得采樣開關(guān)電容子電路3在采樣模式下導(dǎo)通，并保持采樣開關(guān)電容子電路3內(nèi)開關(guān)管的柵源電壓與導(dǎo)通電阻恒定，確保采樣模式下的采樣信號具有良好的線性。
[0034]第二級電壓緩沖器4為PMOS源級跟隨器結(jié)構(gòu)，其中PMOS的N阱采用復(fù)制偏置單元，負(fù)責(zé)降低由于采樣開關(guān)電容子電路3的采樣電壓變化所引起N阱和P型襯底寄生電容的電壓非線性變化導(dǎo)致的采樣信號線性度的惡化。第二級電壓緩沖器的輸出由PMOS源極跟隨器的漏極輸出，如果PMOS管的背柵極和漏極直接相接，則輸出接點就會寄生一個N阱和P型襯底之間的二極管反偏電容，該電容值的大小是反偏電壓的非線性函數(shù)。當(dāng)輸出電壓變化時，該電容值非線性變化，從而引入非線性誤差。通過復(fù)制源級跟隨器單元，產(chǎn)生一個隨輸入變化的背柵電壓，可以克服輸出接點寄生N阱和P型襯底寄生非線性電容引入的非線性誤差。
[0035]參見圖2，第一級電壓緩沖器I由源極跟隨器NMOS管Ml、增益增強型PMOS管M2、開關(guān)管M3和M4、第一電流源Il和第二電流源12組成；其中，源極跟隨器NMOS管Ml的漏極與增益增強型PMOS管M2的柵極連接；源極跟隨器NMOS管Ml的源極與第四開關(guān)管M4的漏極連接；源極跟隨器NMOS管Ml的漏極與第一電流源Il的輸出端連接，第一電流源Il的輸入端分別與第三開關(guān)管M3的源極、第四開關(guān)管M4的源極相連接；第四開關(guān)管M4的源極與第二電流源12的輸入端連接，第二電流源12的輸出端接地；源極跟隨器NMOS管Ml的源極與第四開關(guān)管M4的漏極之間的節(jié)點分別與第三開關(guān)管M3的漏極、第四開關(guān)管M4的漏極以及采樣開關(guān)電容子電路3的信號輸入端相連接；源極跟隨器NMOS管Ml的柵極與前級電路的輸出端相連接；第三開關(guān)管M3的柵極接收時鐘處理單元2產(chǎn)生的非交疊時鐘信號第二時鐘信號CK1N，第四開關(guān)管M4的柵極接收時鐘處理單元2產(chǎn)生的非交疊時鐘信號第一時鐘信號CKl。
[0036]傳統(tǒng)的由NMOS管源級跟隨器和電流源構(gòu)成的電壓緩沖器為了實現(xiàn)一定的輸入信號帶寬要求需要增加電路的功耗，文獻(xiàn)(A 6-Bit, 1.2-GS/s ADC with Wideband THA in
0.13-um CMOS, 2008, IEEE ASSCC)的分析說明了在相同的功耗下，增強型源級跟隨器可以極大地增加輸入信號帶寬。同時在保持模式下，采樣開關(guān)管關(guān)閉，但是由于寄生電容的影響，輸入的射頻信號會進(jìn)入采樣電容導(dǎo)致采樣電壓的失調(diào)。為了減小這種寄生電容導(dǎo)致的輸入信號饋通，在本實用新型中，在第一級電壓緩沖器的基礎(chǔ)上增加了開關(guān)管M3和M4，將第一級的電壓緩沖器由傳統(tǒng)的常通模式改成了通斷切換模式，在采樣模式下開關(guān)導(dǎo)通，電路進(jìn)行正常的電壓跟蹤采樣，當(dāng)電路由采樣模式轉(zhuǎn)換成保持模式后，開關(guān)管M3和M4關(guān)閉，第一電壓緩沖器關(guān)閉，一方面節(jié)約了第一級電壓緩沖器的功耗，一方面隔離了輸入射頻信號和電壓緩沖器的輸出，隔離了輸入射頻信號和采樣電容電壓的饋通路徑，降低了由于輸入信號的變化引入的采樣電壓的非線性變化。
[0037]參見圖3和圖4，時鐘處理單元2是采用市場上的標(biāo)準(zhǔn)件實現(xiàn)具體的功能的，在此簡述如下:時鐘處理單元2由非交疊時鐘產(chǎn)生電路和時鐘倍壓產(chǎn)生電路組成，產(chǎn)生一對非交疊的時鐘信號；參見圖4第一時鐘信號CKl和第二時鐘信號CK1N,由第一時鐘信號CKl和第二時鐘信號CKlN控制時鐘倍壓電路邏輯產(chǎn)生電壓約為2倍電源電壓的控制第三時鐘信號CKB即倍壓時鐘信號CKB。時鐘處理單元2產(chǎn)生倍壓時鐘信號CKB的原理圖如圖4所示，具體采用了六個開關(guān)管(第十七開關(guān)管M17、第十八開關(guān)管M18、第十九開關(guān)管M19、第二十開關(guān)管M20、第二十一開關(guān)管M21和第二十二開關(guān)管M22)和兩個電容(第一電容Cl和第二電容C2)。
[0038]參見圖5，采樣開關(guān)電容子電路3由電壓自舉單元電路31和采樣電路32兩部分組成；其中，電壓自舉單元電路31由第三電容Cb、第九開關(guān)管M9、第十開關(guān)管M10、第十一開關(guān)管Mil、第十二開關(guān)管M12、第十三開關(guān)管M13、第十四開關(guān)管M14 ;其中，第三電容Cb、第十一開關(guān)管Mil、第十二開關(guān)管M12、第十三開關(guān)管M13和第十四開關(guān)管M14共同產(chǎn)生自舉時鐘，第九開關(guān)管M9與第十開關(guān)管MlO產(chǎn)生采樣時鐘的關(guān)斷信號，具體連接關(guān)系為:第十三開關(guān)管M13的源極接地，第十三開關(guān)管M13的漏極串聯(lián)第三電容Cb后與第十四開關(guān)管M14的源極相連接；第十三開關(guān)管M13的漏極還與第十一開關(guān)管Mll的漏極相連接；第十四開關(guān)管M14的源極還與第十二開關(guān)管M12的漏極相連接，并由第十四開關(guān)管M14源極控制第十二開關(guān)管M12的柵壓；第十二開關(guān)管M12的源極與第九開關(guān)管M9的漏極相連接，第九開關(guān)管M9的源極與第十開關(guān)管MlO的漏極相連，第十開關(guān)管MlO的源極接地。
[0039]參見圖5，采樣電路32由第四電容Cs、第七開關(guān)管M7、復(fù)制開關(guān)管M8、第十五開關(guān)管M15和第十六開關(guān)管M16組成；其中，第四電容Cs和第七開關(guān)管M7共同實現(xiàn)采樣的功能，并通過復(fù)制開關(guān)管M8對第七開關(guān)管M7的背柵極進(jìn)行偏置，且在本電路處于保持模式下時，依次通過第十五開關(guān)管M15和第十六開關(guān)管M16的導(dǎo)通將第七開關(guān)管M7的背柵極拉到模擬地電位；其具體的結(jié)構(gòu)為:第七開關(guān)管M7的背柵極與復(fù)制開關(guān)管M8的背柵極相連；復(fù)制開關(guān)管M8的背柵與第十五開關(guān)管M15的漏極相連；第十五開關(guān)管M15的源極與第十六開關(guān)管M16漏極相連，第十六開關(guān)管M16的源極接地；第七開關(guān)管M7的漏極經(jīng)第四電容Cs后接地，第七開關(guān)管M7的漏極的輸出信號即為采樣信號VS;電壓自舉單元電路31與采樣電路單元之間的連接，是通過第十一開關(guān)管Mll與第七開關(guān)管M7的源極的連接，以及第十二開關(guān)管M12的漏極與第六開關(guān)管M7的柵極的連接而實現(xiàn)的。
[0040]在本實用新型所提出的采樣保持電路下，可以做到在較大的輸入信號幅度下保持一定的線性度性能。
[0041]參見圖6，第二級電壓緩沖器4由第三電流源13、第五源級跟隨器PMOS管M5、第四電流源14和輔助第六源級跟隨器PMOS管M6組成；第五源極跟隨器PMOS管M5的柵極與第六源級跟隨器PMOS管M6的柵極相連作為第二級電壓緩沖器的輸入，輔助第六源級跟隨器PMOS管M6的源極和輔助第六源級跟隨器PMOS管的背柵極相連，輔助第六源級跟隨器PMOS管M6的源極和背柵的連接點與第五源極跟隨器PMOS管M5的背柵相連接，第五源極跟隨器PMOS管M5的源極與第三電流源13相連作為第二級電壓緩沖器的輸出，輔助第六源級跟隨器PMOS管M6的源極與第四電流源14相連。第二級電壓緩沖器的輸入接采樣開關(guān)電容單元的輸出信號VS，通過第二級電壓緩沖器后通過源級跟隨器PMOS的源極Vout輸出。
[0042]其中主源級跟隨器完成采樣信號到后級電路的傳遞，輔助源級跟隨器完成對主PMOS管的N阱偏置。其中主源級跟隨器和輔助源級跟隨器的尺寸和電流可以按20:1的比例設(shè)置。這種實現(xiàn)電路可以極大地降低由于主源級跟隨器管PMOS管的N阱和P型襯底產(chǎn)生的寄生電容的電壓非線性對采樣電路的線性度影響。
【權(quán)利要求】
1.用于逐次逼近型模數(shù)轉(zhuǎn)換器前端的寬帶采樣保持電路，其特征在于:由第一級電壓緩沖器(I)、時鐘處理單元(2)、采樣開關(guān)電容子電路(3)和第二級電壓緩沖器(4)組成；其中，第一級電壓緩沖器(I)的信號輸出端與電壓自舉單元電路(31)控制的采樣開關(guān)電容子電路(3)的信號輸入端連接；采樣開關(guān)電容子電路(3)的信號輸出端與第二級電壓緩沖器(4 )的信號輸入端連接；時鐘處理單元(2 )分別向第一級電壓緩沖器(I)和采樣開關(guān)電容子電路(3)提供時鐘信號；第一級電壓緩沖器(1)，負(fù)責(zé)將采樣開關(guān)電容子電路(3)與前級電路相隔離，減小等效輸入電容的容值；時鐘處理單元(2)產(chǎn)生一對非交疊時鐘信號，即第一時鐘信號CKl和第二時鐘信號CK1N，并將該對非交疊時鐘信號:即第一時鐘信號CKl和第二時鐘信號CKlN傳遞至采樣開關(guān)電容子電路(3)，控制并實現(xiàn)采樣開關(guān)電容子電路(3)的開關(guān)；時鐘處理單元(2)還產(chǎn)生倍壓時鐘信號CKB，并將該倍壓時鐘信號CKB傳遞至第一級電壓緩沖器(1)，實現(xiàn)第一級電壓緩沖器(I)的開關(guān)；采樣開關(guān)電容子電路(3)包括電壓自舉單元電路(31)和采樣電路(32)兩部分；電壓自舉單元電路(31)接收自時鐘處理單元(2)產(chǎn)生的第一時鐘信號CKl和第二時鐘信號CKlN后控制采樣電路(32)對由第一級電壓緩沖器(I)傳遞來的射頻信號進(jìn)行采樣保持；第二級電壓緩沖器(4)，用于將采樣開關(guān)電容子電路(3)與后級的采樣的電容陣列單元相隔離，并增強采樣開關(guān)電容子電路(3)對后級的采樣的電容陣列單元的驅(qū)動能力。
2.如權(quán)利要求1所述的用于逐次逼近型模數(shù)轉(zhuǎn)換器前端的寬帶采樣保持電路，其特征在于:第一級電壓緩沖器(I)采用電壓緩沖器結(jié)構(gòu)，且在起開關(guān)控制作用的時鐘處理單元(2)的非交疊時鐘信號下工作:當(dāng)采樣開關(guān)電容子電路(3)處于采樣模式時，第一級電壓緩沖器(I)導(dǎo)通；當(dāng)采樣開關(guān)電容子電路(3)處于保持模式下時，第一級電壓緩沖器(I)關(guān)閉；米樣開關(guān)電容子電路(3)為開關(guān)管；電壓自舉單兀電路(31)在第一時鐘信號CK1、第二時鐘信號CKlN和倍壓時鐘信號CKB的控制下，通過電容的電壓轉(zhuǎn)移特征，產(chǎn)生一個隨輸入電壓線性變化的柵壓控制時鐘信號，由該柵壓控制時鐘信號控制采樣開關(guān)電容子電路(3)內(nèi)的采樣開關(guān)管的柵極，使得采樣開關(guān)電容子電路(3 )在采樣模式下導(dǎo)通，并保持采樣開關(guān)電容子電路(3)內(nèi)開關(guān)管的柵源電壓與導(dǎo)通電阻恒定，確保采樣模式下的采樣信號具有良好的線性； 第二級電壓緩沖器(4)為PMOS源級跟隨器結(jié)構(gòu)，其中PMOS的N阱采用復(fù)制偏置單元，負(fù)責(zé)降低由于采樣開關(guān)電容子電路(3)的采樣電壓變化所引起N阱和P型襯底寄生電容的電壓非線性變化導(dǎo)致的采樣信號線性度的惡化。
3.如權(quán)利要求1或2所述的用于逐次逼近型模數(shù)轉(zhuǎn)換器前端的寬帶采樣保持電路，其特征在于:第一級電壓緩沖器(I)由源極跟隨器NMOS管Ml、增益增強型PMOS管M2、第三開關(guān)管M3、第四開關(guān)管M4、第一電流源Il和第二電流源12組成；其中，源極跟隨器NMOS管Ml的漏極與增益增強型PMOS管M2的柵極連接；源極跟隨器NMOS管Ml的源極與第四開關(guān)管M4的漏極連接；源極跟隨器NMOS管Ml的漏極與第一電流源Il的輸出端連接，第一電流源Il的輸入端分別與第三開關(guān)管M3的源極、第四開關(guān)管M4的源極相連接；第四開關(guān)管M4的源極與第二電流源12的輸入端連接，第二電流源12的輸出端接地；源極跟隨器NMOS管Ml的源極與第四開關(guān)管M4的漏極之間的節(jié)點分別與第三開關(guān)管M3的漏極、第四開關(guān)管M4的漏極以及采樣開關(guān)電容子電路(3)的信號輸入端相連接；源極跟隨器NMOS管Ml的柵極與前級電路的輸出端相連接；第三開關(guān)管M3的柵極接收時鐘處理單元(2)產(chǎn)生的非交疊時鐘信號CK1N，第四開關(guān)管M4的柵極接收時鐘處理單元(2)產(chǎn)生的非交疊時鐘信號CKl。
4.如權(quán)利要求1或2所述的用于逐次逼近型模數(shù)轉(zhuǎn)換器前端的寬帶采樣保持電路，其特征在于:采樣開關(guān)電容子電路(3)由電壓自舉單元電路(31)和采樣電路(32)兩部分組成；其中，電壓自舉單元電路(31)由第三電容Cb、第九開關(guān)管M9、第十開關(guān)管M10、第十一開關(guān)管Mil、第十二開關(guān)管M12、第十三開關(guān)管M13和第十四開關(guān)管M14;其中，第三電容Cb、第十一開關(guān)管Mil、第十二開關(guān)管M12、第十三開關(guān)管M13和第十四開關(guān)管M14共同產(chǎn)生自舉時鐘，第九開關(guān)管M9與第十開關(guān)管MlO產(chǎn)生采樣時鐘的關(guān)斷信號，具體連接關(guān)系為:第十三開關(guān)管M13的源極接地，第十三開關(guān)管M13的漏極串聯(lián)第三電容Cb后與第十四開關(guān)管M14的源極相連接；第十三開關(guān)管M13的漏極還與第十一開關(guān)管Mll的漏極相連接；第十四開關(guān)管M14的源極還與第十二開關(guān)管M12的漏極相連接，并由第十四開關(guān)管M14源極控制第十二開關(guān)管M12的柵壓；第十二開關(guān)管M12的源極與第九開關(guān)管M9的漏極相連接，第九開關(guān)管M9的源極與第十開關(guān)管MlO的漏極相連，第十開關(guān)管MlO的源極接地； 采樣電路(32)由第四電容Cs、第七開關(guān)管M7、復(fù)制開關(guān)管M8、第十五開關(guān)管M15和第十六開關(guān)管M16組成；其中，第四電容Cs和第七開關(guān)管M7共同實現(xiàn)采樣的功能，并通過復(fù)制開關(guān)管M8對第七開關(guān)管M7的背柵極進(jìn)行偏置，且在本電路處于保持模式下時，通過第十五開關(guān)管M15和第十六開關(guān)管M16的導(dǎo)通將第七開關(guān)管M7的背柵極拉到模擬地電位；其具體的結(jié)構(gòu)為:第七開關(guān)管M7的背柵極與復(fù)制開關(guān)管M8的背柵極相連；復(fù)制開關(guān)管M8的背柵極與第十五開關(guān)管M15的漏極相連；第十五開關(guān)管M15的源極與第十六開關(guān)管M16漏極相連，第十六開關(guān)管M16的源極接地；第七開關(guān)管M7的漏極經(jīng)第四電容Cs后接地，第七開關(guān)管M7的漏極的輸 出信號即為采樣信號VS;電壓自舉單元電路(31)與采樣電路(32)之間的連接，是通過第十一開關(guān)管Mll與第七開關(guān)管M7的源極的連接，以及第十二開關(guān)管M12的漏極與第七開關(guān)管M7的柵極的連接而實現(xiàn)的。
5.如權(quán)利要求1或2所述的用于逐次逼近型模數(shù)轉(zhuǎn)換器前端的寬帶采樣保持電路，其特征在于:第二級電壓緩沖器(4)由第三電流源13、第五源極跟隨器PMOS管M5、第四電流源14和輔助第六源級跟隨器PMOS管M6組成；第五源極跟隨器PMOS管M5的柵極與輔助第六源級跟隨器PMOS管M6的柵極相連作為第二級電壓緩沖器(4)的輸入，輔助第六源級跟隨器PMOS管M6的源極和背柵極相連且與第五源極跟隨器PMOS管M5的背柵相連接，五源極跟隨器PMOS管M5的源極與第三電流源13相連作為第二級電壓緩沖器(4)的輸出，輔助第六源級跟隨器PMOS管M6的源極與第四電流源14相連。
【文檔編號】H03M1/54GK203708221SQ201320840851
【公開日】2014年7月9日 申請日期:2013年12月19日 優(yōu)先權(quán)日:2013年12月19日
【發(fā)明者】孫金中, 郭銳, 高艷麗, 謝鳳英, 朱家兵 申請人:中國電子科技集團(tuán)公司第三十八研究所