一種高功率Ka頻段的功率放大單片電路的制作方法
【專利摘要】本實(shí)用新型公開(kāi)了一種高功率Ka頻段的功率放大單片電路，包括輸入級(jí)匹配子電路、第一級(jí)晶體管放大子電路、第一二級(jí)間匹配子電路、第二級(jí)晶體管放大子電路、第二三級(jí)匹配子電路、第三級(jí)晶體管放大子電路、輸出級(jí)匹配子電路，全部電路在一片芯片內(nèi)實(shí)現(xiàn)。各級(jí)子電路內(nèi)部布局呈上下對(duì)稱結(jié)構(gòu)。通過(guò)采用pHEMT晶體管作為晶體管放大子電路的核心器件并利用片內(nèi)功率分配與合成的設(shè)計(jì)方法，提高了放大電路的輸出功率。本單片電路可應(yīng)用于點(diǎn)對(duì)點(diǎn)通信發(fā)射組件的Ka頻段功放模塊。
【專利說(shuō)明】一種高功率Ka頻段的功率放大單片電路
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及通信和測(cè)控領(lǐng)域的一種高功率Ka頻段的功率放大單片電路。
【背景技術(shù)】
[0002]高功率Ka頻段的功率放大單片電路作為微波毫米波通信系統(tǒng)的重要組成部分，主要應(yīng)用于通信和測(cè)控領(lǐng)域。目前，Ka頻段的功率放大單片電路由于頻段高、損耗大，單顆芯片的輸出功率較低。為了獲得大功率輸出的功放模塊，需將多片功放單片放置在一個(gè)模塊或組件中，但這樣會(huì)造成功放模塊或組件的體積過(guò)大、芯片散熱不良、增益惡化等問(wèn)題。
實(shí)用新型內(nèi)容
[0003]本實(shí)用新型要解決的技術(shù)問(wèn)題是:提供一種高功率Ka頻段的功率放大單片電路，采用砷化鎵集成電路工藝完成，該電路能夠提供4W的單片功率輸出。在功放模塊中采用該電路，可減少功放模塊的功率合成次數(shù)和合成損耗，在保證功放電路增益的同時(shí)，提高了輸出功率。
[0004]本實(shí)用新型所采取的技術(shù)方案為:
[0005]一種高功率Ka頻段的功率放大單片電路，其特征在于包括:
[0006]輸入級(jí)匹配子電路，用于對(duì)輸入信號(hào)進(jìn)行四路等功率分配；同時(shí)對(duì)第一級(jí)晶體管放大子電路中的晶體管輸入阻抗進(jìn)行轉(zhuǎn)換；
[0007]第一級(jí)晶體管放大子電路，用于對(duì)輸入級(jí)匹配子電路輸出的四路信號(hào)進(jìn)行功率放大；
[0008]第一二級(jí)間匹配子電路，用于實(shí)現(xiàn)第一級(jí)晶體管放大子電路與第二級(jí)晶體管放大子電路的阻抗匹配，同時(shí)將第一級(jí)晶體管放大子電路輸出的四路信號(hào)平均分配給八個(gè)輸出端;
[0009]第二級(jí)晶體管放大子電路，用于對(duì)第一二級(jí)間匹配子電路輸出的八路信號(hào)進(jìn)行功率放大，并輸出給第二三級(jí)間匹配子電路；
[0010]第二三級(jí)間匹配子電路，用于實(shí)現(xiàn)第二級(jí)晶體管放大子電路與第三級(jí)晶體管放大子電路的阻抗匹配，同時(shí)將第二級(jí)晶體管放大子電路輸出的八路信號(hào)平均分配給十六個(gè)輸出端；
[0011]第三級(jí)晶體管放大子電路，用于對(duì)第二三級(jí)間匹配子電路輸出的十六路信號(hào)進(jìn)行功率放大，并輸出給輸出級(jí)匹配子電路；
[0012]輸出級(jí)匹配子電路，用于將第三級(jí)晶體管放大子電路中的晶體管的輸出阻抗進(jìn)行轉(zhuǎn)換，同時(shí)對(duì)第三級(jí)晶體管放大子電路輸出的十六路信號(hào)進(jìn)行等功率合成為一路信號(hào)輸出。
[0013]其中，所述的第一級(jí)晶體管放大子電路、第二級(jí)晶體管放大子電路和第三級(jí)晶體管放大子電路均由PHEMT晶體管構(gòu)成，每個(gè)晶體管的源極接地，漏極接本級(jí)輸出端，柵極接本級(jí)輸入端。[0014]其中，所述的第二三級(jí)間匹配子電路包括四路子匹配電路，每路子匹配電路由預(yù)匹配電路、主匹配電路和后級(jí)匹配電路組成。
[0015]本實(shí)用新型與【背景技術(shù)】相比，具有如下優(yōu)點(diǎn):
[0016](I)該電路工作頻段高，輸出功率大，采用AB型電路結(jié)構(gòu)，線性度高，解決了目前Ka頻段功放單片電路輸出功率小的問(wèn)題。
[0017](2)本實(shí)用新型能夠在電路芯片內(nèi)部最大限度的提高功率放大電路的輸出功率，將該電路芯片應(yīng)用于功放模塊后可明顯減小模塊體積，便于集成應(yīng)用，降低模塊成本。
[0018](3)由于該電路采用芯片內(nèi)功率合成，與片外功率合成方法相比，該電路具有更高的增益和更小的損耗，因此功放的效率得到提高。
[0019](4)電路中各級(jí)匹配子電路的設(shè)計(jì)分別針對(duì)電路的增益、效率和功率進(jìn)行設(shè)計(jì)，第二三級(jí)間匹配子電路采用預(yù)匹配與主匹配相結(jié)合的方法實(shí)現(xiàn)最大效率輸出。整體電路在保證增益的如提下，同時(shí)實(shí)現(xiàn)了最聞功率和最聞效率。
【專利附圖】

【附圖說(shuō)明】
[0020]圖1是高功率Ka頻段功率放大單片電路原理圖
[0021]圖2是第二三級(jí)間匹配子電路內(nèi)部電路示意圖
【具體實(shí)施方式】
[0022]本實(shí)用新型采用如圖1的實(shí)施方式，該電路圖中從左向右依次為:輸入級(jí)匹配子電路Ml、第一級(jí)晶體管放大子電路Al、第一二級(jí)間匹配子電路M2、第二級(jí)晶體管放大子電路A2、第二三級(jí)間匹配子電路M3、第三級(jí)晶體管放大子電路A3、輸出級(jí)匹配子電路M4。電路左端為輸入級(jí)In，右端為輸出級(jí)Out。實(shí)施例按圖1連接線路。
[0023]輸入級(jí)匹配子電路，用于對(duì)輸入信號(hào)進(jìn)行四路等功率分配；同時(shí)對(duì)第一級(jí)晶體管放大子電路中的晶體管輸入阻抗進(jìn)行轉(zhuǎn)換；第一級(jí)晶體管放大子電路，用于對(duì)輸入級(jí)匹配子電路輸出的四路信號(hào)進(jìn)行功率放大；第一二級(jí)間匹配子電路，用于實(shí)現(xiàn)第一級(jí)晶體管放大子電路與第二級(jí)晶體管放大子電路的阻抗匹配，同時(shí)將第一級(jí)晶體管放大子電路輸出的四路信號(hào)平均分配給八個(gè)輸出端；第二級(jí)晶體管放大子電路，用于對(duì)第一二級(jí)間匹配子電路輸出的八路信號(hào)進(jìn)行功率放大，并輸出給第二三級(jí)間匹配子電路；第二三級(jí)間匹配電路，用于實(shí)現(xiàn)第二級(jí)晶體管放大子電路與第三級(jí)晶體管放大子電路的阻抗匹配，同時(shí)將第二級(jí)晶體管放大子電路輸出的八路信號(hào)平均分配給十六個(gè)輸出端；第三級(jí)晶體管放大子電路，用于對(duì)第二三級(jí)間匹配子電路輸出的十六路信號(hào)進(jìn)行功率放大，并輸出給輸出級(jí)匹配子電路；輸出級(jí)匹配子電路，用于將第三級(jí)晶體管放大子電路中的晶體管的輸出阻抗進(jìn)行轉(zhuǎn)換，同時(shí)對(duì)第三級(jí)晶體管放大子電路輸出的十六路信號(hào)進(jìn)行等功率合成為一路信號(hào)，并進(jìn)行輸出。
[0024]所述的輸入級(jí)匹配子電路Ml、第一二級(jí)間匹配子電路M2、第二三級(jí)間匹配子電路M3、輸出級(jí)匹配子電路M4均由微帶線、電阻、電容構(gòu)成，所述的第一級(jí)晶體管放大子電路Al內(nèi)部包含4個(gè)pHEMT晶體管，每個(gè)晶體管柵極面積參數(shù)相同，均為8 X 40um2，所述的第二級(jí)晶體管放大子電路A2內(nèi)部包含8個(gè)pHEMT晶體管，每個(gè)晶體管柵極面積參數(shù)相同，均為8 X 65um2，所述的第三級(jí)晶體管放大子電路A3內(nèi)部包含16個(gè)pHEMT晶體管，每個(gè)晶體管柵極面積參數(shù)相同，均為8 X 65um2。
[0025]所述的第二三級(jí)間匹配子電路M3內(nèi)部采用縱向四組對(duì)稱設(shè)計(jì)，如圖2所示，每組包含三個(gè)部分，兩路信號(hào)輸入、四路輸出，其中，M3_l、M3_4、M3_7、M3_10為結(jié)構(gòu)相同的預(yù)匹配電路，M3_2、M3_5、M3_8、M3_11為結(jié)構(gòu)相同的主匹配電路，M3_3、M3_6、M3_9、M3_12為結(jié)構(gòu)相同的后級(jí)匹配電路。信號(hào)從A2級(jí)晶體管漏級(jí)輸出，經(jīng)過(guò)預(yù)匹配電路進(jìn)入主匹配電路，在主匹配電路內(nèi)部實(shí)現(xiàn)功率分配，經(jīng)過(guò)后級(jí)匹配電路輸出至A3的晶體管的柵極。
[0026]實(shí)施例中，輸入級(jí)匹配子電路Ml由微帶線、電阻、電容構(gòu)成，左側(cè)有一個(gè)輸入端In，作為電路的信號(hào)輸入端口 ；右側(cè)有四個(gè)輸出端，分別與第一級(jí)晶體管放大子電路Al的四個(gè)輸入端相連。第一級(jí)晶體管放大子電路Al包括4個(gè)相同參數(shù)的pHEMT晶體管，其功能是對(duì)輸入的四路信號(hào)進(jìn)行功率放大，每個(gè)晶體管的源極通過(guò)通孔接到砷化鎵襯底的背面與地連接，每個(gè)晶體管的柵極作為輸入端與輸入級(jí)匹配子電路Ml輸出端連接，每個(gè)晶體管的漏極作為本級(jí)輸出端與第一二級(jí)間匹配子電路M2的輸入端連接。第一二級(jí)間匹配子電路M2的四個(gè)輸入端與第一級(jí)晶體管放大子電路Al的輸出端連接，第一二級(jí)間匹配子電路M2的八個(gè)輸出端與第二級(jí)晶體管放大子電路A2的輸入端連接。第二級(jí)晶體管放大子電路A2包括8個(gè)相同參數(shù)的pHEMT晶體管，每個(gè)晶體管的源極通過(guò)通孔接到砷化鎵襯底的背面與地連接，每個(gè)晶體管的柵極作為輸入端與第一二級(jí)間匹配子電路M2的輸出端連接，每個(gè)晶體管的漏極作為本級(jí)輸出端與第二三級(jí)間匹配子電路M3的輸入端連接。第二三級(jí)間匹配子電路M3的八個(gè)輸入端與第二級(jí)晶體管放大子電路A2的輸出端連接，第二三級(jí)間匹配子電路M3的十六個(gè)輸出端與第三級(jí)晶體管放大子電路A3的輸入端連接。第三級(jí)晶體管放大子電路A3包括16個(gè)相同參數(shù)的pHEMT晶體管，每個(gè)晶體管的源極通過(guò)通孔接到砷化鎵襯底的背面與地連接，每個(gè)晶體管的柵極作為輸入端與第二三級(jí)間匹配子電路M3的輸出端連接，每個(gè)晶體管的漏極作為輸出端與輸出級(jí)匹配子電路M4的輸入端連接。輸出級(jí)匹配子電路M4是將第三級(jí)晶體管放大子電路A3中晶體管的輸出阻抗轉(zhuǎn)換到50歐姆，以便電路右側(cè)輸出端口與外部電路進(jìn)行匹配，同時(shí)對(duì)第三級(jí)晶體管放大子電路A3提供的十六路信號(hào)進(jìn)行等功率合成。輸出級(jí)匹配子電路M4由微帶線、電阻、電容構(gòu)成，左側(cè)有十六個(gè)輸入端，作為第三級(jí)晶體管放大子電路A3十六路信號(hào)的輸入端口 ；右側(cè)有一個(gè)輸出端，作為本電路的功率輸出端口 Out。
【權(quán)利要求】
1.一種高功率Ka頻段的功率放大單片電路，其特征在于包括: 輸入級(jí)匹配子電路，用于對(duì)輸入信號(hào)進(jìn)行四路等功率分配；同時(shí)對(duì)第一級(jí)晶體管放大子電路中的晶體管輸入阻抗進(jìn)行轉(zhuǎn)換； 第一級(jí)晶體管放大子電路，用于對(duì)輸入級(jí)匹配子電路輸出的四路信號(hào)進(jìn)行功率放大； 第一二級(jí)間匹配子電路，用于實(shí)現(xiàn)第一級(jí)晶體管放大子電路與第二級(jí)晶體管放大子電路的阻抗匹配，同時(shí)將第一級(jí)晶體管放大子電路輸出的四路信號(hào)平均分配給八個(gè)輸出端，并進(jìn)行輸出； 第二級(jí)晶體管放大子電路，用于對(duì)第一二級(jí)間匹配子電路輸出的八路信號(hào)進(jìn)行功率放大，并輸出給第二三級(jí)間匹配子電路； 第二三級(jí)間匹配子電路，用于實(shí)現(xiàn)第二級(jí)晶體管放大子電路與第三級(jí)晶體管放大子電路的阻抗匹配，同時(shí)將第二級(jí)晶體管放大子電路輸出的八路信號(hào)平均分配給十六個(gè)輸出端，并進(jìn)行輸出； 第三級(jí)晶體管放大子電路，用于對(duì)第二三級(jí)間匹配子電路輸出的十六路信號(hào)進(jìn)行功率放大，并輸出給輸出級(jí)匹配子電路； 輸出級(jí)匹配子電路，用于將第三級(jí)晶體管放大子電路中的晶體管的輸出阻抗進(jìn)行轉(zhuǎn)換，同時(shí)對(duì)第三級(jí)晶體管放大子電路輸出的十六路信號(hào)進(jìn)行等功率合成為一路信號(hào)，并進(jìn)行輸出。
2.根據(jù)權(quán)利要求1所述的一種高功率Ka頻段的功率放大單片電路，其特征在于:所述的第一級(jí)晶體管放大子電路、第二級(jí)晶體管放大子電路和第三級(jí)晶體管放大子電路均由pHEMT晶體管構(gòu)成，每個(gè)晶體管的源極接地，漏極接本級(jí)輸出端，柵極接本級(jí)輸入端。
3.根據(jù)權(quán)利要求1所述的一種高功率Ka頻段的功率放大單片電路，其特征在于:所述的第二三級(jí)間匹配子電路包括四路子匹配電路，每路子匹配電路由預(yù)匹配電路、主匹配電路和后級(jí)匹配電路組成。
【文檔編號(hào)】H03F1/02GK203617972SQ201320869519
【公開(kāi)日】2014年5月28日 申請(qǐng)日期:2013年12月27日 優(yōu)先權(quán)日:2013年12月27日
【發(fā)明者】季曉燕, 宋瑞良, 廖春連, 許仕龍, 田素雷, 李斌, 溫曉伶 申請(qǐng)人:中國(guó)電子科技集團(tuán)公司第五十四研究所