自調(diào)節(jié)占空比調(diào)諧器發(fā)明

背景技術(shù)：
領(lǐng)域本發(fā)明一般地涉及數(shù)字電子，更具體地涉及控制信號占空比的方法。背景技術(shù)在數(shù)字電子中，信號的占空比被定義為脈沖持續(xù)時間(信號處于邏輯高狀態(tài))占波形時段的比值。例如，理想方波的占空比為50％，即其在信號時段的恰好一半中處于高狀態(tài)。占空比的概念僅僅應(yīng)用于周期信號。對許多高性能電路應(yīng)用而言，信號的占空比必須被小心地控制。雖然占空比控制在許多應(yīng)用中，包括在動態(tài)邏輯電路、模擬電路、陣列等中是有價值的，其在時鐘供應(yīng)電路中尤其重要。已經(jīng)設(shè)計出各種占空比控制器，包括可編程控制器；所述可編程控制器允許用戶或編程接口使用諸如0-10的數(shù)字輸入值來設(shè)置占空比，其中輸入值為0導(dǎo)致占空比為0％，輸入值為10導(dǎo)致占空比為100％。

技術(shù)實現(xiàn)要素：
本發(fā)明涉及對目標(biāo)信號的占空比進行調(diào)諧，包括測量目標(biāo)信號的高時段，測量目標(biāo)信號的低時段，基于對高時段和低時段的測量計算目標(biāo)信號的實際占空比值，基于所述實際占空比值和期望占空比值生成一個或多個控制信號，以及響應(yīng)于所述占空比控制信號用占空比控制器來自動地調(diào)節(jié)目標(biāo)信號的占空比。在示例性實施例中，占空比控制信號包括增量信號和減量信號，占空比控制器在所述增量信號具有正值的情況下增加目標(biāo)信號的占空比，并且在所述減量信號具有正值的情況下降低目標(biāo)信號的占空比?？梢允褂酶咚儆嫈?shù)器來針對高時段提供高計數(shù)，針對低時段提供低計數(shù)，從而測量高時段和低時段。然后可以從高計數(shù)和低計數(shù)計算得到目標(biāo)信號的實際占空比值，這樣即使所述高計數(shù)和所述低計數(shù)受到工藝、溫度或者供電變化的影響，所述實際占空比值也不會受到影響；然后所述實際占空比值與期望占空比值進行比較從而生成增量信號和減量信號。這樣，即使高計數(shù)和低計數(shù)受到由于工藝、溫度或供電電壓造成的變化的影響，其比例是獨立于所述變化的，所以調(diào)諧器也是不受影響的。本發(fā)明的以上以及其他目的、特征以及優(yōu)勢將在以下具體書面描述中變得更加明顯。附圖說明通過參考附圖，本發(fā)明將會被更好地理解，并且本發(fā)明的多個目的、特征和優(yōu)勢將變得對本領(lǐng)域技術(shù)人員而言更加明顯。圖1是根據(jù)本發(fā)明構(gòu)造的自調(diào)節(jié)占空比調(diào)諧器的一個實施例的高層示意圖；圖2是根據(jù)本發(fā)明構(gòu)造的占空比控制邏輯電路的一個實施例的高層示意圖，其可以用于圖1所示的占空比調(diào)諧器；圖3是示出占空比調(diào)諧范圍的圖，其可以被實現(xiàn)在根據(jù)本發(fā)明一個實施例的圖1和圖2中的占空比控制邏輯中；圖4是時序圖，其示出本發(fā)明一個實現(xiàn)中，圖1所示的占空比調(diào)諧器的不同節(jié)點、計數(shù)器和寄存器的各信號和計數(shù)值；以及圖5是高層示意圖，其示出將本發(fā)明的自調(diào)節(jié)占空比調(diào)諧器用于動態(tài)邏輯電路中的一個應(yīng)用。不同附圖中使用相同的參考標(biāo)號代表相似或相同的項目。具體實施方式雖然已經(jīng)發(fā)明了為數(shù)字信號處理提供精確占空比控制的多種方式，但是工藝、溫度或者供電電壓的變化仍然會引入不精確性。這些變化可能會導(dǎo)致占空比控制的顯著退化，從而引發(fā)諸如定時違例的操作問題。因此，需要提供一種改進的控制占空比的方法，其可以克服與諸如工藝、溫度或供電電壓的不可控源頭相關(guān)聯(lián)的變化。如果該方法允許占空比的實時自調(diào)節(jié)則會更具有優(yōu)勢。本發(fā)明達到了這些好處，測量目標(biāo)信號的高時段和低時段，用其計算實際占空比，并且生成糾正信號，該糾正信號允許對目標(biāo)信號的占空比進行自調(diào)節(jié)。這些時段的長度可以通過用高速計數(shù)器對目標(biāo)信號的高時段和低時段中的高速發(fā)生器脈沖的數(shù)目進行計數(shù)來測量。本發(fā)明這樣使用當(dāng)前測量的值來基于誤差補償反饋來調(diào)諧占空比。由于高時段和低時段都在同樣的條件下被測量(計數(shù)電路位于同一電路區(qū)域中)，并且其比值被用于進行調(diào)諧，因此所述調(diào)諧不會受到工藝、溫度或供電電壓變化的影響?，F(xiàn)在參考附圖，尤其是附圖1，來描述根據(jù)本發(fā)明構(gòu)造的自調(diào)節(jié)占空比調(diào)諧器的一個實施例10。自調(diào)節(jié)占空比調(diào)諧器10包括占空比控制器12，其接收具有當(dāng)前占空比的諸如時鐘信號的數(shù)字輸入信號，并且生成具有調(diào)節(jié)后的占空比的輸出信號。占空比控制器12基于兩個糾正信號來調(diào)節(jié)輸入時鐘信號的占空比，所述兩個糾正信號包括增量信號“inc”和減量信號“dec”。這些糾正信號表示基于所測量的輸出時鐘信號的高時段和低時段得到的調(diào)節(jié)值。使用高速計數(shù)器來測量目標(biāo)信號的高時段和低時段，所述高速計數(shù)器包括輸入脈沖發(fā)生器14，其生成的高速脈沖的頻率高于目標(biāo)信號的頻率。在示例性實施例中，輸入脈沖發(fā)生器14是具有NAND門的環(huán)形振蕩器，其接收兩個輸入信號，即使能信號和反饋信號。所述使能信號允許調(diào)諧器10以選擇性(可編程)的方式被使用，即只有在使能信號有效(邏輯高狀態(tài))的時候才操作。使能信號還可以被提供給占空比控制器12。環(huán)形振蕩器的NAND門的輸出連接到生成反饋信號的反相器鏈。該反饋信號(反相器鏈的輸出)也連接到NAND門16和NOR門18這兩個門的輸入端。每個門16的其他輸入端連接到輸出時鐘信號。門16和門18的輸出信號這樣就分別表示輸出時鐘信號的高狀態(tài)和低狀態(tài)期間發(fā)生的高速脈沖。這兩個輸出信號被分別連接到兩個除法器20和30，其將所收到的脈沖數(shù)除以某個整數(shù)n，即除法器20只有在從NAND門16收到n個高時段脈沖后才生成輸出脈沖，除法器30只有在從NOR門18收到n個低時段脈沖后才生成輸出脈沖。除法器20和30的輸出信號被分別連接到兩個計數(shù)器22和32。除法器20和30提供對高速脈沖的預(yù)縮放，使得所述高速脈沖可以在計數(shù)器22和32中被處理。來自第一延遲時鐘信號的復(fù)位信號將計數(shù)器22和32設(shè)置為0(復(fù)位信號對計數(shù)器22是低電平有效，對計數(shù)器32是高電平有效)。第一延時時鐘信號是通過將輸出時鐘信號通過兩個延遲元件24和26而得到的。這樣，計數(shù)器22和32中所存儲的值就代表與輸出時鐘信號中的高時段和低時段對應(yīng)的當(dāng)前高計數(shù)和低計數(shù)。計數(shù)器22和32的輸出信號(每p個比特)被分別連接到兩個寄存器28和34。在第二延遲時鐘信號的邊沿，寄存器28和34分別鎖存節(jié)點c和g的數(shù)據(jù)，所述第二時鐘信號通過將輸出時鐘信號只通過一個延遲元件24得到(寄存器28在第二延遲時鐘的下降沿鎖存數(shù)據(jù)，寄存器34在第二延遲時鐘的上升沿鎖存數(shù)據(jù))，即第一延遲時鐘信號和第二延遲時鐘信號是相繼的延遲，從而使得寄存器28和34在計數(shù)器22和32被復(fù)位之前捕獲高計數(shù)和低計數(shù)。因此，寄存器28和34所存儲的值表示輸出時鐘信號的剛完成的周期中低時段和高時段的量化指標(biāo)。NAND門16、除法器20、計數(shù)器22和寄存器28可以相應(yīng)地被認為是第一計數(shù)電路，NOR門18、除法器30、計數(shù)器32和寄存器34可以被認為是第二計數(shù)電路。本領(lǐng)域技術(shù)人員可以理解，也可以使用其他計數(shù)電路來測量當(dāng)前時鐘周期的高時段和低時段。由于輸入脈沖發(fā)生器14的名義頻率可能會由于工藝、溫度和供電電壓的變化而發(fā)生顯著的變化，除法器20和30的除數(shù)n決定并且調(diào)節(jié)一個脈沖計數(shù)中時段的最小粒度。輸入脈沖發(fā)生器14提供的脈沖的頻率應(yīng)該足夠高，以便提供實現(xiàn)占空比調(diào)諧所需的分辨率。作為本發(fā)明的一個示例而不是應(yīng)用限制，對于具有15.6MHz到1GHz的頻率的時鐘信號，輸入脈沖發(fā)生器可以具有8GHz到32GH組的頻率，除法器20和30可以使用1到4的除數(shù)，計數(shù)器22和32可以具有256的最大值(8比特)。寄存器28和34的輸出信號(高時段計數(shù)和低時段計數(shù))被提供給占空比控制邏輯36，其計算占空比控制器12所使用的增量信號和減量信號(每r比特)。如下面將要結(jié)合圖2進行的更具體的描述，如果所計算出的占空比(h_c/(h_c+l_c))值大于期望的占空比(占空比輸入)值加上一定的減量閾值(Tdec)，則所述占空比控制邏輯36將增量信號設(shè)置為0并且將減量信號設(shè)置為某個正值；如果所計算出的占空比值小于期望的占空比(占空比輸入)值減去一定的增量閾值(Tinc)，則所述占空比控制邏輯36將減量信號設(shè)置為0并且將增量信號設(shè)置為某個正值。如果所計算出的占空比值位于期望占空比周圍由增量和減量閾值(α)所定義的可操作的范圍內(nèi)，則占空比控制邏輯36將增量信號和減量信號都設(shè)置為0。圖3描述了根據(jù)這些控制規(guī)則的占空比調(diào)諧范圍38。占空比控制器12被來自占空比控制邏輯36的增量信號和減量信號所控制。當(dāng)增量信號具有正(非零)值時時鐘占空比增加，當(dāng)減量信號具有正(非零)值時時鐘占空比減少。占空比控制器12可以是傳統(tǒng)的控制器，例如由日本專利申請公開號09-321590,2009-153084,2010-158004,或2010-233180所披露的那些占空比控制器中的任意一個。參考自調(diào)節(jié)占空比調(diào)諧器10的簡化操作示例，本發(fā)明可以被更好地理解。在本示例中，期望輸入時鐘信號具有50％的占空比，即時鐘源被設(shè)計成或者被編程為提供簡單的方波。為了具有50％的占空比值，采用r-比特表達式來將占空比輸入值設(shè)置為0.5(50％)。然而，由于制造工藝、給調(diào)諧器10供電的特定電壓源、以及溫度的變化，由該源產(chǎn)生的實際時鐘信號只有45％的占空比。在這種情況下，并且在通過開啟使能信號激活調(diào)諧器10之后的一個時鐘周期內(nèi)，計數(shù)電路針對輸出時鐘信號將會計算出比高時段計數(shù)更大的低時段計數(shù)。在下一個時鐘周期中，占空比控制邏輯36將為增量信號生成正值，以及為減量信號生成零值。占空比控制器12將接收這些糾正信號，并且作為相應(yīng)地根據(jù)增量信號所指示的數(shù)量增加占空比。在后續(xù)的時鐘周期中，如果占空比未處于目標(biāo)范圍38，則同樣的對高時鐘時段和低時鐘時段的評估和占空比糾正將會再次進行。該過程將重復(fù)到占空比位于目標(biāo)范圍(50％±α)。然后，根據(jù)本示例，調(diào)諧器10的環(huán)境溫度變化了，導(dǎo)致輸入時鐘信號的占空比增加，進而使得輸出時鐘信號的占空比變?yōu)?5％。在這種情況下，仍然在占空比發(fā)生起伏后的一個周期內(nèi)，計數(shù)電路針對輸出時鐘信號計算得到的高時段計數(shù)大于低時段計數(shù)，因此占空比控制邏輯36為減量信號生成正值，為增量信號生成零值；占空比控制器12作為響應(yīng)地將占空比減少至50％。與以上所述的方式相同，這一過程持續(xù)到占空比位于目標(biāo)范圍內(nèi)(50％±α)。本領(lǐng)域技術(shù)人員可以理解，50％的占空比值只是一個實例，調(diào)諧器可以用來調(diào)整具有任何占空比值的信號。參考圖2，描述根據(jù)本發(fā)明的占空比控制邏輯36的一個實施例的詳細結(jié)構(gòu)。占空比控制邏輯36接收高計數(shù)信號(h_c)、低計數(shù)信號(l_c)(每q個比特)、以及占空比輸入信號(r比特)。信號h_c和l_c在“a/(a+b)”算數(shù)操作單元40中被用來計算有效占空比(r比特)。算數(shù)操作單元40可以基于低計數(shù)和高計數(shù)的比值來計算有效占空比，因為a/(a+b)＝1/(1+b/a)。占空比算數(shù)操作單元40的輸出被用作兩個減法器42和44以及比較器46的一個輸入。減法器42和44以及比較器46的另一個輸入是占空比輸入信號(r比特)，其指示針對給定應(yīng)用的期望占空比值。期望占空比是在外部確定的，其值可以通過多種方式設(shè)置，例如手動方式、編程方式、熔斷集成電路設(shè)計中的熔絲的方式。比較器46具有Tinc和Tdec輸入端，這兩個值分別是用于增加控制和減少控制的閾值的量。被連接到Tinc和Tdec端的增量閾值和減量閾值信號(都是r比特)是在外部確定的，與占空比輸入(期望占空比)被確定的方式一樣。這些值被設(shè)置為避免當(dāng)實際占空比值幾乎位于期望值的時候反復(fù)進行占空比調(diào)諧。這對應(yīng)于±α的占空比容錯，即圖3中示出為38的占空比免調(diào)諧范圍。比較器46的輸出相應(yīng)地指示實際占空比是否小于期望時鐘占空比減去Tinc或者大于期望占空比加上Tdec。如果實際占空比小于期望時鐘占空比減去Tinc，比較器46激活去往第一乘法器48的上方輸出信號。乘法器48接收零值(“00…0”)輸入信號(r比特)，并且從減法器42接收輸入信號(期望占空比超過實際占空比的量，r比特)。后一個輸入信號在來自比較器46的上方輸出信號為有效時被傳遞給“inc”輸出信號作為增量信號。如果實際占空比等于或者大于期望時鐘占空比減去Tinc，則從比較器46到乘法器48的上方輸出信號保持為無效，從而為增量信號產(chǎn)生“00…0”(r比特)的輸出。如果實際占空比大于期望占空比加上Tdec，比較器46激活去往第二乘法器50的下方輸出信號。乘法器50接收零值(“00…0”)輸入信號(r比特)，并且從減法器44接收輸入信號(實際占空比超過期望占空比的量，r比特)。后一個輸入信號在來自比較器46的下方輸出信號為有效時被傳遞給“dec”輸出信號作為減量信號。如果實際占空比等于或者小于期望占空比加上Tdec，則從比較器46到乘法器50的下方輸出信號保持為無效，從而為減量信號產(chǎn)生“00…0”(r比特)的輸出。增量信號和減量信號然后被占空比控制器用來自動地調(diào)節(jié)輸入時鐘信號的占空比。作為示例，并且仍然不意圖限制本發(fā)明的應(yīng)用，在所有示例性實現(xiàn)中，占空比控制邏輯36接收8比特(q)計數(shù)輸入信號(h_c和l_c信號)，以及9比特(r)占空比輸入信號，并且生成9比特(r)輸出信號(增量信號和減量信號)。環(huán)形振蕩器14的頻率可能會取決于工藝、溫度或供電電壓的變化而波動，因此除法器20和30所生成的脈沖的數(shù)目隨著時間也可能不一致。然而，由占空比控制邏輯36作為“占空比”計算出的脈沖計數(shù)的比值卻是獨立于這種變化的，因此占空比控制器12所實現(xiàn)的調(diào)諧也不受工藝、溫度或者供電電壓的變化的影響，并且這種占空比調(diào)諧具有快速的響應(yīng)，因為其進行實時的反饋。圖4是時序圖，示出調(diào)諧器10的示例性實現(xiàn)在不同節(jié)點處的信號，這些節(jié)點在圖1中被標(biāo)注為a-j。輸出時鐘信號位于圖的最上方，然后是節(jié)點i和j處的兩個延遲時鐘信號(分別去往寄存器和計數(shù)器的時鐘輸入信號)。當(dāng)輸出時鐘信號是高時，NAND門16在輸出端進行脈沖，如節(jié)點a所示；分頻后的脈沖被通過節(jié)點b發(fā)往計數(shù)器22。節(jié)點c處的計數(shù)值在輸出時鐘保持高電平時持續(xù)增長，但是在該期間節(jié)點d處的高計數(shù)信號保持前一周期中的值(hc0)，因為寄存器28還沒有鎖存。當(dāng)節(jié)點i處的延遲信號切換到低電平，當(dāng)前的高時段計數(shù)值(hc1)被加載到寄存器28，即被輸出到節(jié)點d。之后不久，節(jié)點j處的延遲信號切換到低電平，在節(jié)點c處將計數(shù)器22復(fù)位。這一循環(huán)每次在輸出時鐘信號為高時重復(fù)，從而生成連續(xù)的高計數(shù)值(hi:i＝2,3,…)。當(dāng)輸出時鐘信號為低時，NOR門18在輸出端進行脈沖，如節(jié)點e所示。分頻后的脈沖被通過節(jié)點f發(fā)往計數(shù)器32。節(jié)點g處的計數(shù)值在輸出時鐘保持低電平時持續(xù)增長，但是在該期間節(jié)點h處的低計數(shù)信號保持前一周期中的值(lc0)，因為寄存器34還沒有鎖存。當(dāng)節(jié)點i處的延遲信號切換到高電平，當(dāng)前的低時段計數(shù)值(lc1)被加載到寄存器34，即被輸出到節(jié)點h。之后不久，節(jié)點j處的延遲信號切換到高電平，在節(jié)點g處將計數(shù)器32復(fù)位。這一循環(huán)每次在輸出時鐘信號為低時重復(fù)，從而生成連續(xù)的低計數(shù)值(li:i＝2,3,…)。每次高計數(shù)信號和低計數(shù)信號(位于節(jié)點d和節(jié)點h)被更新，即在節(jié)點i處的延遲時鐘信號的上升沿和下降沿，增量信號和減量信號在占空比控制邏輯36中被生成。對于對占空比調(diào)諧的精度要求較低的系統(tǒng)，可以通過為Tinc和Tdec設(shè)置較大的值來縮短占空比調(diào)諧的時段。如果希望較少的頻率反饋，那么這一反饋控制的數(shù)目可以被降低。本發(fā)明可以應(yīng)用于任何需要對信號進行占空比調(diào)整的電子系統(tǒng)中。圖5示出調(diào)諧器10尤其有優(yōu)勢的眾多可能示例中的一個。動態(tài)電路60具有兩個輸入信號A和B。當(dāng)去往動態(tài)電路60的時鐘輸入是低狀態(tài)時，該電路處于預(yù)充電階段，其中輸出電容被充電，而無論A、B及其組合邏輯的值。當(dāng)時鐘輸入信號是高狀態(tài)時，電路處于評估階段，其中輸出值取決于輸入A和輸入B的值。對于這一應(yīng)用，在時鐘信號變?yōu)楦咧?，輸入信號A和B必須被設(shè)置在低邏輯電平。進一步，在時鐘信號變?yōu)榈椭埃敵霰仨毐徊东@。因此，非常關(guān)鍵的是，時鐘的占空比必須精確，從而確保正確的電路性能。如果電路要求預(yù)充電時段大于評估時段，其占空比可以被設(shè)置為小于50％的合適值。如果電路要求評估時段比預(yù)充電時段更長，則占空比可以被設(shè)置為大于50％的合適值。使用調(diào)諧器10來提供調(diào)節(jié)后的時鐘信號確保占空比不會被工藝、溫度或者供電電壓的變化所影響。在圖5的示例中，動態(tài)電路60是NAND門，但是本領(lǐng)域技術(shù)人員理解該時鐘原則同樣應(yīng)用于其他動態(tài)電路。其他重要的應(yīng)用包括陣列電路、電平敏感鎖存器、采樣保持電路、以及開關(guān)電容積分器。對于諸如使用字線驅(qū)動器的存儲器陣列的陣列電路，字線信號(讀取線和寫入線)的寬度影響到陣列的讀取和寫入性能。字線信號的寬度由時鐘信號的有效(高或者低)時段支配，因此應(yīng)該被小心地控制。在電平敏感鎖存器(或者D-鎖存器)中，數(shù)據(jù)在時鐘信號的高(或者低)電平時從D輸入傳輸?shù)絈輸出，并且在時鐘信號低(或者高)電平時被鎖存。相應(yīng)地，將對應(yīng)于電平敏感鎖存器的傳輸時段的時鐘信號高(或者低)時段設(shè)置得盡可能長，這是非常重要的。然而，傳輸時段又應(yīng)該足夠短，以免引起保持違例(競賽)。因此，性能優(yōu)化需要精確的占空比調(diào)諧。對于采樣保持電路，數(shù)據(jù)在時鐘信號的高電平被采樣，并且在時鐘信號的低電平被保持。時鐘信號的占空比確定采樣時段和保持時段的比例；這一比例需要被精確地控制，以便為電路保持合適的阻容(RC)常數(shù)。在開關(guān)電容積分器中，電荷通過傳輸門開關(guān)從數(shù)據(jù)輸入傳輸?shù)綌?shù)據(jù)輸出。為了用該積分器實現(xiàn)理想的性能，時鐘信號的占空比應(yīng)該被控制為盡可能接近50％。這些應(yīng)用不應(yīng)該被理解為具有限制性含義，因為許多其他電路也是占空比控制的目標(biāo)。雖然已經(jīng)參考特定的實施例描述了本發(fā)明，但是上述說明并非意圖被理解為具有限制性含義。對本領(lǐng)域技術(shù)人員而言，在參考了對本發(fā)明的描述的情況下，對已經(jīng)公開的實施例的許多修改，以及本發(fā)明的替換實施例，都是顯而易見的。例如，占空比控制邏輯36被描述為向占空比控制器12提供增量信號和減量信號這兩個信號，但是在替換實施例中，占空比控制邏輯36可以將占空比控制數(shù)據(jù)編碼在一個信號(r比特)中，該一個信號可以被占空比控制器解碼以得到分離的增量信號和減量信號。因此，可以預(yù)期，可以在不脫離由所附權(quán)利要求書所定義的本發(fā)明范圍的情況下進行這些修改。