一種低失調(diào)的預(yù)放大鎖存比較器的制造方法
【專利摘要】本發(fā)明公開了一種低失調(diào)的預(yù)放大鎖存比較器，包括基礎(chǔ)預(yù)放大鎖存比較器、失調(diào)補(bǔ)償對(duì)管、失調(diào)校準(zhǔn)開關(guān)和失調(diào)校準(zhǔn)控制電路，所述基礎(chǔ)預(yù)放大鎖存比較器包括第一級(jí)的預(yù)放大器、第二級(jí)的鎖存器，所述失調(diào)補(bǔ)償對(duì)管包括失調(diào)調(diào)整管，所述失調(diào)調(diào)整管并聯(lián)在預(yù)放大器的輸出端，通過改變失調(diào)調(diào)整管的柵壓來調(diào)整整個(gè)比較器的失調(diào)電壓；所述失調(diào)校準(zhǔn)控制電路采用數(shù)字雙向移位器存儲(chǔ)失調(diào)信息并控制失調(diào)補(bǔ)償電路進(jìn)行失調(diào)校準(zhǔn)。本發(fā)明提供的低失調(diào)的預(yù)放大鎖存比較器，在現(xiàn)有的預(yù)放大鎖存比較器的基礎(chǔ)上加入了基于數(shù)字存儲(chǔ)和控制的失調(diào)校準(zhǔn)控制電路，能夠?qū)㈩A(yù)放大鎖存比較器的失調(diào)減小到原來的1/N，經(jīng)過校準(zhǔn)后的比較器大幅度地減小了失調(diào)。
【專利說明】—種低失調(diào)的預(yù)放大鎖存比較器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種低失調(diào)的預(yù)放大鎖存比較器，屬于比較器技術(shù)。
【背景技術(shù)】
[0002]比較器將輸入模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)，是模擬到數(shù)字的一個(gè)重要接口，廣泛運(yùn)用于模數(shù)轉(zhuǎn)換器，數(shù)模轉(zhuǎn)換器等電路。其中預(yù)放大鎖存比較器由于預(yù)放大器能夠放大輸入模擬信號(hào)、隔離輸出數(shù)字對(duì)輸入信號(hào)影響，以及鎖存器的快速比較鎖存，相對(duì)于精度高速度慢的放大器型比較器，能夠很好的發(fā)揮鎖存型比較器的速度優(yōu)勢(shì)，并在精度上有一定的提高。因而預(yù)放大鎖存比較器在實(shí)際工程實(shí)踐中得到廣泛應(yīng)用。但是隨著數(shù)字電路的飛速發(fā)展，對(duì)模數(shù)轉(zhuǎn)換器，數(shù)模轉(zhuǎn)換器等電路的速度、精度要求不斷提高，利用傳統(tǒng)的預(yù)放大鎖存比較器很難滿足高精度要求，因此對(duì)預(yù)放大鎖存比較器的失調(diào)校準(zhǔn)在高速高精度的應(yīng)用中發(fā)揮著重要的作用。
[0003]傳統(tǒng)的失調(diào)校準(zhǔn)技術(shù)是在比較器工作的時(shí)候用電容存儲(chǔ)失調(diào)，再對(duì)預(yù)放大器進(jìn)行失調(diào)校準(zhǔn)。這種方法會(huì)限制比較器的速度，并且只能校準(zhǔn)預(yù)放大器的失調(diào)，并沒有對(duì)鎖存器進(jìn)行失調(diào)校準(zhǔn)。

【發(fā)明內(nèi)容】

[0004]發(fā)明目的:為了克服現(xiàn)有技術(shù)中存在的不足，本發(fā)明提供一種低失調(diào)的預(yù)放大鎖存比較器，提高比較器的精度。
[0005]技術(shù)方案:為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案為:`[0006]一種低失調(diào)的預(yù)放大鎖存比較器，包括基礎(chǔ)預(yù)放大鎖存比較器、失調(diào)補(bǔ)償對(duì)管、失調(diào)校準(zhǔn)開關(guān)和失調(diào)校準(zhǔn)控制電路，所述基礎(chǔ)預(yù)放大鎖存比較器包括第一級(jí)的預(yù)放大器、第二級(jí)的鎖存器，所述失調(diào)補(bǔ)償對(duì)管包括失調(diào)調(diào)整管，所述失調(diào)調(diào)整管并聯(lián)在預(yù)放大器的輸出端，作為比較器失調(diào)補(bǔ)償?shù)妮d體，通過改變失調(diào)調(diào)整管的差分柵壓來補(bǔ)償比較器的失調(diào)電壓；所述失調(diào)校準(zhǔn)開關(guān)作為失調(diào)校準(zhǔn)控制電路是否進(jìn)行失調(diào)校準(zhǔn)操作的使能開關(guān)；所述失調(diào)校準(zhǔn)控制電路采用雙向移位寄存器，用于存儲(chǔ)失調(diào)信息并調(diào)整失調(diào)調(diào)整管的柵壓以補(bǔ)償比較器的失調(diào)。失調(diào)校準(zhǔn)控制電路采用有源器件，能夠保證校準(zhǔn)后的失調(diào)補(bǔ)償對(duì)管的偏置電壓VMlv\al—κ保持不變，避免了用電容作為存儲(chǔ)失調(diào)的器件時(shí)，電路中MOS漏電流使得電容漏電的情況。
[0007]所述失調(diào)校準(zhǔn)控制電路包括失調(diào)補(bǔ)償對(duì)管偏置電路、偏置調(diào)整電路、偏置調(diào)整選通開關(guān)和偏置調(diào)整控制模塊；所述失調(diào)補(bǔ)償對(duì)管偏置電路用于將電流源產(chǎn)生的電流轉(zhuǎn)化為偏置電壓；所述偏置調(diào)整電路用于產(chǎn)生調(diào)整電流，通過失調(diào)補(bǔ)償對(duì)管偏置電路調(diào)整失調(diào)補(bǔ)償對(duì)管的柵壓；所述偏置調(diào)整選通開關(guān)用于將偏置調(diào)整電路產(chǎn)生的調(diào)整電流源選通至失調(diào)補(bǔ)償對(duì)管偏置電路進(jìn)行偏置；所述偏置調(diào)整控制模塊主要由雙向移位寄存器構(gòu)成，對(duì)偏置調(diào)整電路的電流源開關(guān)進(jìn)行控制。
[0008]所述失調(diào)補(bǔ)償對(duì)管偏置電路主要由第二十PMOS管Μ20、二十一 PMOS管M21、第二十二 PMOS管M22、第二十五NMOS管M25和第二十六NMOS管M26構(gòu)成；第二十PMOS管M20與第二十一 PMOS管M21和第二十二 PMOS管M22構(gòu)成電流鏡；第二十五NMOS管M25和第二十六NMOS管M26連接成二極管形式作為MOS管電阻，將由電流源鏡像而來的電流Iri疊加上由失調(diào)調(diào)整電路產(chǎn)生的補(bǔ)償電流Ια/Ι?轉(zhuǎn)化為失調(diào)補(bǔ)償對(duì)管的偏置電壓VMlV\al—κ。
[0009]所述偏置調(diào)整電路包括一組并聯(lián)的調(diào)整電流源，每個(gè)調(diào)整電流源串聯(lián)一個(gè)電流源開關(guān)；每個(gè)調(diào)整電流源為一個(gè)PMOS管，每個(gè)電流源開關(guān)為一個(gè)PMOS管；所述第二十PMOS管Μ20與調(diào)整電流源構(gòu)成電流鏡。本發(fā)明所采取的失調(diào)校準(zhǔn)方法能夠?qū)⑹д{(diào)電壓降低為校準(zhǔn)前的1/Ν，其中N為調(diào)整電流源的數(shù)量。調(diào)整電流源的數(shù)量取決于所要達(dá)到的精度，增加調(diào)整電流源的個(gè)數(shù)能夠提高失調(diào)校準(zhǔn)的精度，而相應(yīng)減少調(diào)整電流源的個(gè)數(shù)則會(huì)減小失調(diào)校正的效果；電流源開關(guān)的狀態(tài)決定了所串聯(lián)的調(diào)整電流源的是否有效。設(shè)計(jì)所有作為調(diào)整電流源的PMOS管是帶有權(quán)重的，權(quán)重體現(xiàn)在PMOS管的寬長(zhǎng)比；加入權(quán)重可以使得每一步調(diào)整的比較器失調(diào)電壓相同，即輸入失調(diào)電壓調(diào)整步長(zhǎng)相同。
[0010]所述偏置調(diào)整選通開關(guān)包括選通開關(guān)控制電路和選通開關(guān)主體；所述選通開關(guān)控制電路包括第一 SR觸發(fā)器SR1、第二 RS觸發(fā)器SR2、第一反相器N1、第五十一 NMOS管M51和第五十二 NMOS管M52，第一 SR觸發(fā)器SRl由第一或非門NORl和第二或非門N0R2組成，第二 RS觸發(fā)器SR2由第三或非門N0R3和第四或非門N0R4組成；所述選通開關(guān)主體包括一個(gè)二選一數(shù)據(jù)選擇器，所述數(shù)據(jù)選擇器主要由第五十三NMOS管M53和第五十五NMOS管M55構(gòu)成，在數(shù)據(jù)選擇器中串聯(lián)第五十四NMOS管M54和第五十六NMOS管M56，所述第五十四NMOS管M54和第五十六NMOS管M56作為數(shù)據(jù)選擇器的復(fù)位端。
[0011]所述偏置調(diào)整控制模塊主要由雙向移位寄存器及其控制電路構(gòu)成，雙向移位寄存器的數(shù)目與偏置調(diào)整電路中電流源開關(guān)的個(gè)數(shù)相等，表示失調(diào)校正的精度(設(shè)N個(gè)雙向移位寄存器的比較器校準(zhǔn)后的失調(diào)為a，只有I個(gè)雙向移位寄存器的比較器校準(zhǔn)后的失調(diào)為b，a=lb/N)，每個(gè)雙向移位 寄存器控制一個(gè)電流源開關(guān)，雙向移位寄存器的輸出信號(hào)接入電流源開關(guān)的柵極；所述雙向移位寄存器主要由二選一數(shù)據(jù)選擇器(可以設(shè)計(jì)與偏置調(diào)整選通開關(guān)中的數(shù)據(jù)選擇器結(jié)構(gòu)相同)和邊緣D觸發(fā)器構(gòu)成，通過偏置調(diào)整選通開關(guān)的輸出CONT控制第一傳輸門TGl和第二傳輸門TG2選通0P3或者0N3作為二選一數(shù)據(jù)選擇器的選擇信號(hào)。一般設(shè)計(jì):雙向移位寄存器最低位的數(shù)據(jù)選擇器正端(I端)連接電流源開關(guān)的閉合電平，由于使用PMOS開關(guān)，閉合電平為低電平；雙向移位寄存器最低位的數(shù)據(jù)選擇器負(fù)端(O端)連接電流源開關(guān)的斷開電平，即高電平。
[0012]有益效果:本發(fā)明提供的低失調(diào)的預(yù)放大鎖存比較器，在現(xiàn)有的預(yù)放大鎖存比較器的基礎(chǔ)上加入了基于數(shù)字存儲(chǔ)和控制的失調(diào)校準(zhǔn)控制電路，能夠?qū)㈩A(yù)放大鎖存比較器的失調(diào)減小到原來的1/N，N為移位寄存器的位數(shù)；經(jīng)過校準(zhǔn)后的比較器大幅度地減小了失調(diào)，并且能夠根據(jù)應(yīng)用場(chǎng)合靈活的調(diào)整校準(zhǔn)位數(shù)N;不同于傳統(tǒng)的失調(diào)校準(zhǔn)控制電路，本發(fā)明在加入了失調(diào)校準(zhǔn)控制電路之后并不影響比較器的速度，在比較器校準(zhǔn)結(jié)束之后，由數(shù)字電路構(gòu)成的調(diào)整控制模塊并不產(chǎn)生靜態(tài)功耗；本發(fā)明的調(diào)整屬于復(fù)位型調(diào)整，在比較器正常工作的時(shí)候，失調(diào)校準(zhǔn)控制電路保持著失調(diào)校準(zhǔn)后的狀態(tài)，因此本發(fā)明還可以與比較器工作過程進(jìn)行失調(diào)校準(zhǔn)的技術(shù)兼容，從而進(jìn)一步提高比較器的精度。
【專利附圖】

【附圖說明】[0013]圖1為基于本發(fā)明的一種預(yù)放大鎖存比較器失調(diào)校準(zhǔn)電路拓?fù)浣Y(jié)構(gòu)圖；
[0014]圖2為基于本發(fā)明的一種偏置調(diào)整電路拓?fù)浣Y(jié)構(gòu)圖；
[0015]圖3為基于本發(fā)明的一種偏置調(diào)整選通開關(guān)拓?fù)浣Y(jié)構(gòu)圖；
[0016]圖4為基于本發(fā)明的一種偏置調(diào)整控制模塊拓?fù)浣Y(jié)構(gòu)圖；
[0017]圖5為比較器失調(diào)電壓等效示意圖；
[0018]圖6為預(yù)放大鎖存比較器失調(diào)校準(zhǔn)電路關(guān)鍵節(jié)點(diǎn)電壓波形圖。
【具體實(shí)施方式】
[0019]下面結(jié)合附圖對(duì)本發(fā)明作更進(jìn)一步的說明。
[0020]如圖1所示為一種低失調(diào)的預(yù)放大鎖存比較器，包括基礎(chǔ)預(yù)放大鎖存比較器1、失調(diào)補(bǔ)償對(duì)管2、失調(diào)校準(zhǔn)開關(guān)3和失調(diào)校準(zhǔn)控制電路4，所述基礎(chǔ)預(yù)放大鎖存比較器I包括第一級(jí)的預(yù)放大器、第二級(jí)的鎖存器，所述失調(diào)補(bǔ)償對(duì)管2包括失調(diào)調(diào)整管，所述失調(diào)調(diào)整管并聯(lián)在預(yù)放大器的輸出端，作為比較器失調(diào)補(bǔ)償?shù)妮d體，通過改變失調(diào)調(diào)整管的柵壓來調(diào)整比較器的失調(diào)電壓；所述失調(diào)校準(zhǔn)開關(guān)3作為失調(diào)校準(zhǔn)控制電路4是否進(jìn)行失調(diào)校準(zhǔn)操作的使能開關(guān)；所述失調(diào)校準(zhǔn)控制電路4采用雙向移位寄存器，用于存儲(chǔ)失調(diào)信息并調(diào)整失調(diào)調(diào)整管的柵壓以補(bǔ)償比較器的失調(diào)。
[0021]如圖1所示，所述基礎(chǔ)預(yù)放大鎖存比較器I 一種屬于現(xiàn)有電路，包括第一級(jí)的預(yù)放大器、第二級(jí)的鎖存器和反相器。
[0022]所述預(yù)放大器主要由第一 NMOS管Ml、`第二 NMOS管M2、第六NMOS管M6、以及第七PMOS管M0S7至第十PMOS管MlO構(gòu)成；其中，第一 NMOS管Ml和第二 NMOS管M2為預(yù)放大器的輸入對(duì)管，第六NMOS管M6是預(yù)放大器的尾電流，第七PMOS管M7至第十PMOS管MlO構(gòu)成預(yù)放大器的負(fù)載；預(yù)放大器的輸入對(duì)管同時(shí)作為基礎(chǔ)預(yù)放大鎖存比較器I的差分輸入端，第一 NMOS管Ml的輸入信號(hào)為IPl，第二 NMOS管M2的輸入信號(hào)為INl，預(yù)放大器的輸出信號(hào)為OPl和ONl。
[0023]所述鎖存器主要由第十一 NMOS管Mll至第十四NMOS管M14、第十五PMOS管M15至第十八PMOS管M18、以及第十九NMOS管M19構(gòu)成；其中，第十一 NMOS管Mll和第十二NMOS管Ml2為鎖存器的輸入端，第十一 NMOS管Mll的柵極輸入信號(hào)為OPl，第十二 NMOS管M12的柵極輸入信號(hào)為ONl ;第十三NMOS管M13、第十四NMOS管M14、第十五PMOS管M15和第十六PMOS管M16構(gòu)成鎖存器的正反饋；鎖存器通過第十七PMOS管M17、第十八PMOS管M18和第十九NMOS管M19接時(shí)鐘信號(hào)實(shí)現(xiàn)復(fù)位；鎖存器的輸出信號(hào)為0P2和0N2。
[0024]所述鎖存器的輸出信號(hào)0P2和0N2經(jīng)過反向器形成基礎(chǔ)預(yù)防大鎖存比較器I的輸出信號(hào)0P3，0N3。經(jīng)過反相器能夠增強(qiáng)輸出的驅(qū)動(dòng)能力，并將輸出信號(hào)轉(zhuǎn)化為復(fù)位電平為O的輸出格式。
[0025]如圖1所示，所述失調(diào)補(bǔ)償對(duì)管2包括第三NMOS管M3、第四NMOS管M4和第五NMOS管M5，第三NMOS管M3和第四NMOS管M4并聯(lián)在預(yù)放大器的輸出端，第三NMOS管M3的輸入信號(hào)為0P1，第四NMOS管M4的輸入信號(hào)為ONl ;第五NMOS管M5作為第三NMOS管M3和第四NMOS管M4的尾電流，控制流過第三NMOS管M3和第四NMOS管M4的總電流，避免由于第三NMOS管M3和第四NMOS管M4的共模電平過大進(jìn)入深線性區(qū)而影響預(yù)放大器的正常工作；第三NMOS管M3的柵極接校準(zhǔn)控制電路4的輸出信號(hào)Veau，第四NMOS管M4的柵極接校準(zhǔn)控制電路4的輸出信號(hào)VMl κ。
[0026]如圖1所示，所述失調(diào)校準(zhǔn)開關(guān)3主要由第一與門ANDl和第二與門AND2構(gòu)成，第一與門ANDl的輸入信號(hào)為0Ρ3和失調(diào)校準(zhǔn)使能信號(hào)ΕΝ、輸出信號(hào)為0Ρ4，第二與門AND2的輸入信號(hào)為0Ν3和失調(diào)校準(zhǔn)使能信號(hào)ΕΝ、輸出信號(hào)為0Ν4。失調(diào)校準(zhǔn)開關(guān)3的功能是在基礎(chǔ)預(yù)放大鎖存比較器I輸出結(jié)果的基礎(chǔ)上加入使能信號(hào):如輸入的EN為高電平，輸出信號(hào)0Ρ4.0Ν4分別和輸入0Ρ3、0Ν3相同，失調(diào)校準(zhǔn)控制電路4工作；如果輸入的EN為低電平，輸出信號(hào)0Ρ4、0Ν4始終為低電平，失調(diào)校準(zhǔn)控制電路4不工作，保持著最近一次調(diào)整的狀態(tài)不變。
[0027]所述失調(diào)校準(zhǔn)控制電路4包括失調(diào)補(bǔ)償對(duì)管偏置電路4.1、偏置調(diào)整電路4.2、偏置調(diào)整選通開關(guān)4.3和偏置調(diào)整控制模塊4.4 ;所述失調(diào)補(bǔ)償對(duì)管偏置電路4.1用于將電流源產(chǎn)生的電流轉(zhuǎn)化為偏置電壓；所述偏置調(diào)整電路4.2用于產(chǎn)生調(diào)整電流，通過失調(diào)補(bǔ)償對(duì)管偏置電路4.1調(diào)整失調(diào)補(bǔ)償對(duì)管2的柵壓；所述偏置調(diào)整選通開關(guān)4.3用于將偏置調(diào)整電路4.2產(chǎn)生的調(diào)整電流源選通至失調(diào)補(bǔ)償對(duì)管偏置電路4.1進(jìn)行偏置；所述偏置調(diào)整控制模塊4.4主要由雙向移位寄存器構(gòu)成，對(duì)偏置調(diào)整電路4.2的電流源開關(guān)進(jìn)行控制。
[0028]如圖1所示，所述失調(diào)補(bǔ)償對(duì)管偏置電路4.1主要由第二十PMOS管Μ20、二十一PMOS管M21、第二十二 PMOS管M22、第二十三PMOS管M23、第二十四PMOS管M2、第二十五NMOS管M26和第二十六NMOS管M26構(gòu)成；第二十PMOS管M20與第二十一 PMOS管M21和第二十二 PMOS管M22構(gòu)成電流鏡；保持開啟的第二十三PMOS管M23和第二十四PMOS管M24用于調(diào)節(jié)失調(diào)補(bǔ)償對(duì)管偏置電路4.1的結(jié)構(gòu)，使得失調(diào)補(bǔ)償對(duì)管偏置電路4.1和偏置調(diào)整電路4.2的結(jié)構(gòu)一致；第二十五NMOS管M25和第二十六NMOS管M26連接成二極管形式作為MOS管電阻，將由電流源鏡像而來的電流Iri疊加上由失調(diào)調(diào)整電路4.2產(chǎn)生的補(bǔ)償電流Icl/Ice轉(zhuǎn)化為失調(diào)補(bǔ)償對(duì)管2的偏置電壓VMl—yVMl—κ ；
[0029]如圖2所示，所述偏置調(diào)整電路4.2包括第三十一 PMOS管M31至第三十八PMOS管M38、第四^^一 PMOS管M41至第四十八PMOS管M48，所述第四十一 PMOS管M41至第四十八PMOS管M48分別和第三十一 PMOS管M31至第三十八PMOS管M38相串聯(lián)，所述第二十PMOS管M20與第三十一 PMOS管M31至第三十八PMOS管M38構(gòu)成電流鏡；第三十一 PMOS管M31至第三十八PMOS管M38作為八個(gè)調(diào)整電流源，產(chǎn)生調(diào)整電流Il~18 ;四^^一 PMOS管M41至第四十八PMOS管M48作為控制電流鏡的電流Il~18是否有效的電流源開關(guān)，控制偏置電流接入失調(diào)補(bǔ)償對(duì)管偏置電路4.1 ;通過調(diào)整電流源Il~18的權(quán)重，可以使得逐個(gè)接入的調(diào)整電流源Il~18所調(diào)整的失調(diào)量相同，即調(diào)整第三十一 PMOS管M31至第三十八PMOS管M38的尺寸，使得輸入失調(diào)電壓調(diào)整步長(zhǎng)相同。
[0030]偏置調(diào)整選通開關(guān)4.3的存在是由于僅使用了一組調(diào)整電流源，必須選通需要調(diào)整的偏置；如圖3所示，所述偏置調(diào)整選通開關(guān)4.3包括選通開關(guān)控制電路和選通開關(guān)主體；所述選通開關(guān)控制電路包括第一 SR觸發(fā)器SRl、第二 RS觸發(fā)器SR2、第一反相器N1、第五十一 NMOS管M51和第五十二 NMOS管M52，第一 SR觸發(fā)器SRl由第一或非門NORl和第二或非門N0R2組成，第二 RS觸發(fā)器SR2由第三或非門N0R3和第四或非門N0R4組成，第一反相器N1、第五十一 NMOS管M51和第五十二 NMOS管M52連接在第一 SR觸發(fā)器SRl和第二SR觸發(fā)器SR2之 間；所述選通開關(guān)主體包括一個(gè)二選一數(shù)據(jù)選擇器，所述數(shù)據(jù)選擇器主要由第五十三NMOS管M53和第五十五NMOS管M55構(gòu)成，在數(shù)據(jù)選擇器中串聯(lián)第五十四NMOS管M54和第五十六NMOS管M56，所述第五十四NMOS管M54和第五十六NMOS管M56作為上述數(shù)據(jù)選擇器的復(fù)位端；由于選通開關(guān)的控制信號(hào)是由SR觸發(fā)器構(gòu)成的，一旦復(fù)位結(jié)束，偏置調(diào)整選通開關(guān)4.3將保持該選通狀態(tài)，直到下一個(gè)復(fù)位信號(hào)到來。
[0031]如圖4所示，所述偏置調(diào)整控制模塊4.4主要由雙向移位寄存器構(gòu)成，所述雙向移位寄存器的數(shù)目與偏置調(diào)整電路4.2中電流源開關(guān)的個(gè)數(shù)相等，即與偏置調(diào)整電路4.2的尾電流個(gè)數(shù)相等，表示失調(diào)校準(zhǔn)的精度；八個(gè)雙向移位寄存器的輸出信號(hào)分別為Ql至Q8，所述Ql至Q8分別連接第四十一 PMOS管M41至第四十八PMOS管M48的柵極輸入，即控制偏置調(diào)整電路4.2的電流源開關(guān)；所述雙向移位寄存器主要由二選一數(shù)據(jù)選擇器和邊緣D觸發(fā)器構(gòu)成，通過偏置調(diào)整選通開關(guān)4.3的輸出CONT控制第一傳輸門TGl和第二傳輸門TG2選通0P3或者0N3作為二選一數(shù)據(jù)選擇器的控制信號(hào)；第一數(shù)據(jù)選擇器MUXl至第八數(shù)據(jù)選擇器MUX8分別對(duì)應(yīng)第四十一 PMOS管M41至第四十八PMOS管M48。通過chose信號(hào)來控制雙向移位寄存器是從低位到高移位動(dòng)或者從高位到低移位動(dòng):雙向移位寄存器最低位正輸入端固定在電流源開關(guān)的閉合電位，即在圖4中的第一數(shù)據(jù)選擇器MUXl正端(I端)連接的是低電平，對(duì)應(yīng)圖2中第四十一 PMOS管M41閉合；雙向移位寄存器最高位負(fù)輸入端固定在電流源開關(guān)的斷開電位，即在圖4中的第八數(shù)據(jù)選擇器MUX8負(fù)端(O端)連接的是高電平，對(duì)應(yīng)圖2中第四十八PMOS管M48斷開；因此當(dāng)時(shí)鐘信號(hào)從低電平跳變?yōu)楦唠娖?，如果雙向移位寄存器由低位向高移位動(dòng)，偏置調(diào)整電路4.2多接入一路調(diào)整電流源到偏置中；如果雙向移位寄存器由高位向低移位動(dòng)，偏置調(diào)整電路4.2會(huì)斷開已閉合的當(dāng)前最高位調(diào)整電流源開關(guān)，即偏置調(diào)整電路4.2會(huì)減小一路調(diào)整電路。0P4和0N4經(jīng)過或非門作為第一 D觸發(fā)器DFl至第八D觸發(fā)器DF8的時(shí)鐘信號(hào)ck。
[0032]如圖5所示，在開始進(jìn)行失調(diào)校準(zhǔn)的時(shí)候，輸入的使能信號(hào)EN、復(fù)位信號(hào)RST皆為高電平，將基礎(chǔ)預(yù)放大鎖存比較器I的差分輸入信號(hào)IP和IN都接入基礎(chǔ)預(yù)放大鎖存比較器I的輸入共模電平ν ωΜ，并將基礎(chǔ)預(yù)放大鎖存比較器I的失調(diào)電壓等效到輸入端，表示成輸入失調(diào)電壓Vtjs,如圖5所不。
[0033]假設(shè)Vtjs為正(Vtjs為負(fù)的情況與Vtjs為正的情況比較器校準(zhǔn)電路的操作類似，不再重復(fù)說明)，當(dāng)時(shí)鐘信號(hào)CLK為低電平時(shí)，基礎(chǔ)預(yù)放大鎖存比較器I復(fù)位，輸出信號(hào)0Ρ2、0Ν2被第十七PMOS管Μ17和第十八PMOS管Μ18拉到高電平，經(jīng)反相器后輸出信號(hào)為低電平的0Ρ3、0Ν3，偏置調(diào)整選通開關(guān)4.3斷開與偏Vcal s的連接，并復(fù)位到電源電壓。當(dāng)時(shí)鐘信號(hào)CLK為高電平的時(shí)候，失調(diào)電壓經(jīng)過基礎(chǔ)預(yù)放大鎖存比較器1，得到輸出結(jié)果為:0Ρ2為高電平，0Ν2為低電平；經(jīng)過反相器后輸出信號(hào)為:0Ρ3為低電平，0Ν3為高電平；由于使能信號(hào)EN為高電平，0Ρ4、0Ν4分別與0Ρ3、0Ν3的值相同；此時(shí)復(fù)位信號(hào)依舊為高，第一數(shù)據(jù)選擇器MUXl至第八數(shù)據(jù)選擇器MUX8的輸出為復(fù)位輸出，即高電平；第一 D觸發(fā)器DFl至第八D觸發(fā)器DF8的輸入端全部為復(fù)位高電平山觸發(fā)器的時(shí)鐘由0Ν4、0Ρ4經(jīng)過第五或非門N0R5構(gòu)成；因此，在CLK高電平結(jié)束后，第一 D觸發(fā)器DFl至第八D觸發(fā)器DF8全部復(fù)位，使得第四十一 PMOS管M41至第四十八PMOS管M48全部截至；此時(shí)調(diào)整電路完成了對(duì)數(shù)字電路部分的復(fù)位；當(dāng)復(fù)位輸入RST保持高的時(shí)候，電路一直保持在復(fù)位狀態(tài)。
[0034]當(dāng)復(fù)位信號(hào)RST從高電平跳變到低電平，且使能信號(hào)EN保持為高電平。在下一個(gè)CLK時(shí)鐘從低電平跳變到高電平之前，比較器輸出保持0P3低電平，0N3高電平。經(jīng)過失調(diào)校準(zhǔn)開關(guān)3后0P4，0N4分別與0P3，0N3的值相同。在偏置調(diào)整選通開關(guān)4.3，由于0P4為低電平，0N4為高電平，因此在復(fù)位信號(hào)RST跳變?yōu)榈碗娖街?，選通控制信號(hào)CONT為維持低電平，對(duì)應(yīng)的二選一數(shù)據(jù)選擇器選通V,端，連接第四NMOS管M4對(duì)應(yīng)的柵壓Vcalji的偏置電路。選通之后，偏置調(diào)整選通開關(guān)4.3將保持這個(gè)選通狀態(tài)直到下一個(gè)復(fù)位信號(hào)RST為高電平。
[0035]當(dāng)CLK時(shí)鐘從低電平跳變到高電平，由于還沒有進(jìn)行校準(zhǔn)，基礎(chǔ)預(yù)防大鎖存比較器的輸出依然為0P3低電平，0N3高電平。因此0P4、0N4分別為低電平、高電平。偏置調(diào)整控制模塊4.4的數(shù)據(jù)選擇器控制端chose經(jīng)過傳輸門一 TGl和傳輸門二 TG2為高電平。雙向移位寄存器中的數(shù)據(jù)選擇器選擇I端的信號(hào)因而在這個(gè)移位寄存器的時(shí)鐘ck上升沿跳變，雙向移位寄存器正向移一位，即第一雙向移位寄存器DFl至第八雙向移位寄存器DF8從地位到高位移一位，由于數(shù)據(jù)選擇器MUXl的I輸入端接低電平，因此第一寄存器DFl的輸出Ql跳變?yōu)榈碗娖剑鳴7~Q8的保持為高電平。因此Ql的控制的開關(guān)第四十一 PMOS管M41為導(dǎo)通，流入到第二十六NMOS管M26的電流為第二十二 PMOS管M22的電流加上第
PMOS管M31的電流。Veal li的電壓增加了第三十一 PMOS管M31的電流乘上第二十六NMOS管M26的電阻。
[0036]此后，時(shí)鐘CLK從低電平跳變到高電平，基礎(chǔ)預(yù)放大鎖存比較器I的輸出將可能出現(xiàn)兩種情況。第一種情況為0P3低電平，0N3高電平；第二種情況為0P3高電平，0N3低電平。
[0037]在第一種情況，假設(shè)前一個(gè)狀態(tài)的雙向移位寄存器輸出Ql至Qk-1為低電平(k在I至8之間，當(dāng)出現(xiàn)Q0，則Ql至Q8全部為低電平)，那么偏置調(diào)整控制模塊4.4的雙向移位寄存器將再次從低位到高移位一位，雙向移位寄存器輸出高電平中的最低位跳變低電平即Qk為跳變?yōu)榈碗娖剑渌p向移位寄存器的輸出保持前一個(gè)狀態(tài)，此時(shí)Ql到Qk為低電平，Qk+1到Q8為高電平(當(dāng)出現(xiàn)`Q9，則Ql至Q8全部為高電平)。Qk所控制的調(diào)整電流源開關(guān)第四十加k的PM0S(M40+k)導(dǎo)通，流入到第二十六NMOS管M26的電流為第二十二 PMOS管M22的電流加上第三十一 PMOS管M31至第三十加k的PMOS管(M30+k)的電流。相對(duì)于前一個(gè)狀態(tài)，Vealji的電壓增加了第三十加k PMOS管(M30+k)的電流乘上第二十六NMOS管M26的電阻。
[0038]在第二種情況，假設(shè)前一個(gè)狀態(tài)的雙向移位寄存器輸出Ql至Qk為低電平，那么偏置調(diào)整控制模塊4.4的雙向移位寄存器將從高位到低移位一位，雙向移位寄存器輸出低電平中的最高位跳變高電平，即Qk跳變?yōu)楦唠娖剑渌莆患拇嫫鞯妮敵霰３智耙粋€(gè)狀態(tài)，此時(shí)Ql到Qk-1 (當(dāng)出現(xiàn)QO的時(shí)候即全部Ql~Q8全部為高電平)為低電平，Qk到Q8為高電平。Qk所控制的調(diào)整電流源開關(guān)第四十加k的PMOS (M40+k)截至，流入到第二十六NMOS管M26的電流為第二十二 PMOS管M22的電流加上第三十一 PMOS管M31至第三十加k_l的PMOS管(M30+k-l)的電流。因此相對(duì)于前一個(gè)狀態(tài)，Veal li的電壓減小了第三十加k PMOS管(M30+k)的電流乘上第二十六NMOS管M26的電阻。
[0039]當(dāng)輸入使能信號(hào)EN跳變?yōu)榈碗娖?，?duì)基礎(chǔ)預(yù)放大鎖存比較器I的失調(diào)校準(zhǔn)結(jié)束，失調(diào)校準(zhǔn)控制電路4將保持使能端跳變?yōu)榈碗娖綍r(shí)刻的調(diào)整狀態(tài)，基礎(chǔ)預(yù)放大鎖存比較器I開始正常工作。
[0040]圖6為所示本發(fā)明各關(guān)鍵節(jié)點(diǎn)電壓隨著時(shí)間的變化曲線。在調(diào)整過程中比較器的輸入端IPUINl接入基礎(chǔ)預(yù)放大鎖存比較器I的輸入共模電SVot中。從曲線可以看出基礎(chǔ)預(yù)放大鎖存比較器I的輸出信號(hào)0P3、0N3從校準(zhǔn)之前分別維持的輸出低電平，高電平到校準(zhǔn)完成后比較器輸出0P3、0N3交織輸出為高電平。通過失調(diào)補(bǔ)償對(duì)管2的柵壓(VealL, VcaLE)的相對(duì)值變化，基礎(chǔ)預(yù)放大鎖存比較器I的失調(diào)得到校準(zhǔn)。
[0041]以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出:對(duì)于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種低失調(diào)的預(yù)放大鎖存比較器，包括基礎(chǔ)預(yù)放大鎖存比較器(I)、失調(diào)補(bǔ)償對(duì)管(2)、失調(diào)校準(zhǔn)開關(guān)(3)和失調(diào)校準(zhǔn)控制電路(4)，所述基礎(chǔ)預(yù)放大鎖存比較器(I)包括第一級(jí)的預(yù)放大器、第二級(jí)的鎖存器，其特征在于:所述失調(diào)補(bǔ)償對(duì)管(2)包括失調(diào)調(diào)整管，所述失調(diào)調(diào)整管并聯(lián)在預(yù)放大器的輸出端，作為比較器失調(diào)補(bǔ)償?shù)妮d體，通過改變失調(diào)調(diào)整管的差分柵壓來補(bǔ)償比較器的失調(diào)電壓；所述失調(diào)校準(zhǔn)開關(guān)(3)作為失調(diào)校準(zhǔn)控制電路(4)是否進(jìn)行失調(diào)校準(zhǔn)操作的使能開關(guān)；所述失調(diào)校準(zhǔn)控制電路(4)采用雙向移位寄存器，用于存儲(chǔ)失調(diào)信息并調(diào)整失調(diào)調(diào)整管的柵壓以補(bǔ)償比較器的失調(diào)。
2.根據(jù)權(quán)利要求1所述的低失調(diào)的預(yù)放大鎖存比較器，其特征在于:所述失調(diào)校準(zhǔn)控制電路(4)包括失調(diào)補(bǔ)償對(duì)管偏置電路(4.1)、偏置調(diào)整電路(4.2)、偏置調(diào)整選通開關(guān)(4.3)和偏置調(diào)整控制模塊(4.4);所述失調(diào)補(bǔ)償對(duì)管偏置電路(4.1)用于將電流源產(chǎn)生的電流轉(zhuǎn)化為偏置電壓；所述偏置調(diào)整電路(4.2)用于產(chǎn)生調(diào)整電流，通過失調(diào)補(bǔ)償對(duì)管偏置電路(4.1)調(diào)整失調(diào)補(bǔ)償對(duì)管(2)的柵壓；所述偏置調(diào)整選通開關(guān)(4.3)用于將偏置調(diào)整電路(4.2)產(chǎn)生的調(diào)整電流源選通至失調(diào)補(bǔ)償對(duì)管偏置電路(4.1)進(jìn)行偏置；所述偏置調(diào)整控制模塊(4.4)主要由雙向移位寄存器構(gòu)成，對(duì)偏置調(diào)整電路(4.2)的電流源開關(guān)進(jìn)行控制。
3.根據(jù)權(quán)利要求2所述的低失調(diào)的預(yù)放大鎖存比較器，其特征在于:所述失調(diào)補(bǔ)償對(duì)管偏置電路(4.1)主要由第二十PMOS管M20、二十一 PMOS管M21、第二十二 PMOS管M22、第二十五NMOS管M25和第二十六NMOS管M26構(gòu)成；第二十PMOS管M20與第二十一 PMOS管M21和第二十二 PMOS管M22構(gòu)成電流鏡；第二十五NMOS管M25和第二十六NMOS管M26連接成二極管形式作為MOS管電阻，將由電流源鏡像而來的電流Irt疊加上由失調(diào)調(diào)整電路(4.2)產(chǎn)生的補(bǔ)償電流Ia/ICK轉(zhuǎn)化為失調(diào)補(bǔ)償對(duì)管(2)的偏置電壓VMl—yVMl—κ。
4.根據(jù)權(quán)利要求3所述的低失調(diào)的預(yù)放大鎖存比較器，其特征在于:所述偏置調(diào)整電路(4.2)包括一組并聯(lián)的調(diào)整電流源，每個(gè)調(diào)整電流源串聯(lián)一個(gè)電流源開關(guān)；每個(gè)調(diào)整電流源為一個(gè)PMOS管，每個(gè)電流源開關(guān)為一個(gè)PMOS管；所述第二十PMOS管Μ20與調(diào)整電流源構(gòu)成電流鏡。
5.根據(jù)權(quán)利要求4所述的低失調(diào)的預(yù)放大鎖存比較器，其特征在于:所述偏置調(diào)整選通開關(guān)(4.3)包括選通開關(guān)控制電路和選通開關(guān)主體；所述選通開關(guān)控制電路包括第一 SR觸發(fā)器SRl、第二 RS觸發(fā)器SR2、第一反相器N1、第五十一 NMOS管M51和第五十二 NMOS管M52，第一 SR觸發(fā)器SRl由第一或非門NORl和第二或非門N0R2組成，第二 RS觸發(fā)器SR2由第三或非門N0R3和第四或非門N0R4組成；所述選通開關(guān)主體包括一個(gè)二選一數(shù)據(jù)選擇器，所述數(shù)據(jù)選擇器主要由第五十三NMOS管M53和第五十五NMOS管M55構(gòu)成，在數(shù)據(jù)選擇器中串聯(lián)第五十四NMOS管M54和第五十六NMOS管M56，所述第五十四NMOS管M54和第五十六NMOS管M56作為數(shù)據(jù)選擇器的復(fù)位端。
6.根據(jù)權(quán)利要求5所述的低失調(diào)的預(yù)放大鎖存比較器，其特征在于:所述偏置調(diào)整控制模塊(4.4)中，雙向移位寄存器的數(shù)目與偏置調(diào)整電路(4.2)中電流源開關(guān)的個(gè)數(shù)相等，每個(gè)雙向移位寄存器控制一個(gè)電流源開關(guān)，雙向移位寄存器的輸出信號(hào)接入電流源開關(guān)的柵極；所述雙向移位寄存器主要由二選一數(shù)據(jù)選擇器和邊緣D觸發(fā)器構(gòu)成，通過偏置調(diào)整選通開關(guān)(4.3)C0NT輸出控制的第一傳輸門TGl和第二傳輸門TG2選通二選一數(shù)據(jù)選擇器的控制信號(hào)。
【文檔編號(hào)】H03K5/22GK103762962SQ201410001389
【公開日】2014年4月30日 申請(qǐng)日期:2014年1月3日 優(yōu)先權(quán)日:2014年1月3日
【發(fā)明者】吳建輝, 林志倫, 李紅, 湯旭婷, 薛金偉, 田茜 申請(qǐng)人:東南大學(xué)