一種振蕩電路的制作方法
【專利摘要】本發(fā)明涉及一種振蕩電路，包括第一輸出端，該振蕩電路還包括第一充放電單元、第二充放電單元及比較單元，所述比較單元包括正端、負端及輸出比較信號的第二輸出端，所述第二輸出端連接至所述第一輸出端；所述第一充放電單元，適于當所述比較信號為第一信號時，被充電并輸出第一電平至所述負端；所述第二充放電單元，適于當所述比較信號為第二信號時，被充電并輸出第二電平至所述正端；所述比較單元，適于當所述比較信號為第一信號時正端連接至基準電壓，當所述比較信號為第二信號時負端連接至所述基準電壓；所述第一信號和第二信號互為反相信號。本發(fā)明能夠降低振蕩電路的能耗。
【專利說明】一種振蕩電路
【技術領域】
[0001]本發(fā)明涉及集成電路領域，特別涉及一種振蕩電路。
【背景技術】
[0002]在大規(guī)模數字集成電路中，時鐘信號已成為必不可少的部分。時鐘信號可以通過振蕩電路輸出的振蕩信號產生，在這些數字系統(tǒng)電路中，常用的振蕩電路有三種:環(huán)形振蕩電路、晶體振蕩電路和RC (電阻-電容)振蕩電路。
[0003]環(huán)形振蕩電路的振蕩范圍很寬、穩(wěn)定度較高，但環(huán)形振蕩電路對電源的噪聲很敏感、布局尺寸面積較大。晶體振蕩電路頻率很準，而且工作穩(wěn)定，其精度只與所選擇的晶體器件固有頻率有關，但是晶體振蕩電路的功耗很大、價格高，不能集成在芯片的內部。RC振蕩電路由于其結構簡單、成本較低和易于集成等優(yōu)點而被廣泛應用于集成電路。
[0004]如圖1所示的一種現有技術的振蕩電路，包括:充放電單元100、第一比較單元101、第二比較單元102、鎖存單元103、以及整形單元104。
[0005]繼續(xù)參考圖1，充放電單元100包括充電電流輸入端11、放電電流輸出端12、電平輸出端13及電容元件CO，充電電流輸入端11連接至充電電流I in，放電電流輸出端12連接至放電電流1ut，電平輸出端13輸出電平Vs。充電電流輸入端11和放電電流輸出端12的聯接點14與充電電流輸入端11之間通過開關管kl連接，聯接點14與放電電流輸出端12之間通過開關管k2連接，電容元件CO的一端分別連接至聯接點14及電平輸出端13，另一端接地。
[0006]第一比較單元101包括第一正端、第一負端及第一輸出端21，第二比較單元102包括第二正端、第二負端及第二輸出端22，電平輸出端13分別連接至所述第一負端及第二正端，所述第一正端連接至第一基準電壓VI，所第二負端連接至第二基準電壓Vlh。
[0007]繼續(xù)參考圖1，鎖存單兀103包括第一輸入端31、第二輸入端32、第一電平輸出端33和第二電平輸出端34，鎖存單元103由相互交叉反饋相連的第一或非門35和第二或非門36構成；第一輸入端31連接至第一或非門35的其中一個輸入端,第一或非門35的另一個輸入端與第二電平輸出端34相連；第二輸入端32連接至第二或非門36的其中一個輸入端，第二或非門36的另一個輸入端與第一電平輸出端33相連。
[0008]第一電平輸出端33輸出的第一電平CHB和第二電平輸出端34輸出的第二電平CH互為反相電平，且第二電平CH用于控制開關管kl的開閉，第一電平CHB用于控制開關管k2的開閉；當第二電平CH為高電平、第一電平CHB為低電平時，開關管kl閉合，開關管k2斷開，當第二電平CH為低電平、第一電平CHB為高電平時，開關管kl斷開，開關管k2閉合。
[0009]繼續(xù)參考圖1，整形單元104接收第二電平CH并在輸出端40輸出振蕩電路的輸出信號F0UT，輸出端40也為圖1振蕩電路的輸出端。
[0010]圖1所示的振蕩電路還可以包括充電電流源al和放電電流源a2，充電電流源al連接至充電電流輸入端11，并為充電電流輸入端11提供充電電流I in，放電電流源a2連接至放電電流輸入端12，并為放電電流輸入端12提供放電電流lout。[0011]上述振蕩電路的工作原理為:
[0012]當電平輸出端13輸出的電平Vs有:Vs < Vl時，第二電平CH為高電平(可設置高電平為I)，第一電平CHB為低電平(可設置低電平為O)，此時，開關管kl閉合，開關管k2斷開，充電電流輸入端11接通充電電流Iin，對電容元件CO充電，電平輸出端13輸出的電平Vs的電平值升高，直到Vs > Vlh0
[0013]當電平輸出端13輸出的電平Vs有:Vs > Vlh，第二電平CH為低電平(可設置為
O)，第一電平CHB為高電平(可設置為1)，此時，開關管kl斷開，開關管k2閉合，放電電流輸出端12接通放電電流I out，對電容元件CO放電，電平輸出端13輸出的電平Vs的電平值降低，直到Vs < VI。
[0014]為了能夠有效抑制PVT (Process Voltage Temperature)偏差對電路振蕩頻率的影響，現有技術的振蕩電路至少需要兩個比較單元，而比較單元會消耗大量能耗，以達到較聞的比較速率。因而，現有技術的振蕩電路的能耗較聞。

【發(fā)明內容】

[0015]本發(fā)明技術方案所解決的技術問題為:如何降低振蕩電路的能耗。
[0016]為了解決上述技術問題，本發(fā)明技術方案提供了一種振蕩電路，包括第一輸出端；該振蕩電路還包括第一充放電單元、第二充放電單元及比較單元，所述比較單元包括正端、負端及輸出比較信號的第二輸出端，所述第二輸出端連接至所述第一輸出端；
[0017]所述第一充放電單元，適于當所述比較信號為第一信號時，被充電并輸出第一電平至所述負端；
[0018]所述第二充放電單元，適于當所述比較信號為第二信號時，被充電并輸出第二電平至所述正端；
[0019]所述比較單元，適于當所述比較信號為第一信號時正端連接至基準電壓，當所述比較信號為第二信號時負端連接至所述基準電壓；所述第一信號和第二信號互為反相信號。
[0020]可選的，所述第一充放電單元包括依次串聯的第一輸入節(jié)點、第一輸出節(jié)點、第二輸入節(jié)點及第一電容單元，所述第一輸入節(jié)點連接至所述基準電壓，所述第一輸出節(jié)點連接至所述負端，所述第二輸入節(jié)點連接至第一電流，所述第一電容單元的一端連接至所述第二輸入節(jié)點、另一端接地；
[0021]所述第二充放電單元包括依次串聯的第三輸入節(jié)點、第二輸出節(jié)點、第四輸入節(jié)點及第二電容單元，所述第三輸入節(jié)點連接至所述基準電壓，所述第二輸出節(jié)點連接至所述正端，所述第四輸入節(jié)點連接至第二電流，所述第二電容單元的一端連接至所述第四輸入節(jié)點、另一端接地；
[0022]當所述比較信號為第一信號，所述第一輸入節(jié)點和第一輸出節(jié)點之間關斷、所述第二輸入節(jié)點和第一電容單元之間導通，所述第三輸入節(jié)點和第二輸出節(jié)點之間導通、所述第四輸入節(jié)點和第二電容單元之間關斷；
[0023]當所述比較信號為第二信號，所述第一輸入節(jié)點和第一輸出節(jié)點之間導通、所述第二輸入節(jié)點和第一電容單元之間關斷，所述第三輸入節(jié)點和第二輸出節(jié)點之間關斷、所述第四輸入節(jié)點和第二電容單元之間導通。[0024]可選的，所述第一充放電單元還包括第一開關管和第二開關管，所述第一輸入節(jié)點通過所述第一開關管連接至所述第一輸出節(jié)點，所述第一電容單元通過所述第二開關管連接至所述第二輸入節(jié)點；
[0025]所述第二充放電單元還包括第三開關管和第四開關管，所述第三輸入節(jié)點通過所述第三開關管連接至所述第二輸出節(jié)點，所述第二電容單元通過所述第四開關管連接至所述第四輸入節(jié)點；
[0026]所述第一開關管的控制端和第四開關管的控制端分別連接至第三信號，所述第二開關管的控制端和第三開關管的控制端分別連接至所述第三信號的反相信號，所述第三信號與所述比較信號相關。
[0027]可選的，所述第一開關管為第一 NMOS管，所述第二開關管為第二 NMOS管，所述第三開關管為第三NMOS管，所述第四開關管為第四NMOS管；
[0028]所述第一 NMOS管的柵極為所述第一開關管的控制端，漏極連接至所述第一輸入節(jié)點，源極連接至所述第一輸出節(jié)點；
[0029]所述第二 NMOS管的柵極為所述第二開關管的控制端，漏極連接至所述第二輸入節(jié)點，所述第一電容單元的一端連接至所述第二 NMOS管的源極、另一端接地；
[0030]所述第三NMOS管的柵極為所述第三開關管的控制端，漏極連接至所述第三輸入節(jié)點，源極連接至所述第二輸出節(jié)點；
[0031]所述第四NMOS管的柵極為所述第四開關管的控制端，漏極連接至所述第四輸入節(jié)點，所述第二電容單元的一端連接至所述第四NMOS管的源極、另一端接地。
[0032]可選的，所述第一電容單元包括第一電容元件和第一控制管，所述第一電容元件的一端通過所述第二開關管連接至所述第二輸入節(jié)點、另一端接地，所述第一控制管并聯于所述第一電容元件的兩端，且所述第一控制管的控制端連接至所述第三信號；
[0033]所述第二電容單元包括第二電容元件和第二控制管，所述第二電容元件的一端通過所述第四開關管連接至所述第四輸入節(jié)點、另一端接地，所述第二控制管并聯于所述第二電容元件的兩端，且所述第二控制管的控制端連接至所述第三信號的反相信號。
[0034]可選的，所述第一控制管為第五NMOS管，所述第二控制管為第六NMOS管；所述第五NMOS管的柵極為所述第一控制管的控制端，漏極連接至所述第二開關管，源極接地；所述第六NMOS管的柵極為所述第二控制管的控制端，漏極連接至所述第四開關管，源極接地。
[0035]可選的，所述第三信號為所述比較信號。
[0036]可選的，所述第三信號為所述比較信號的反相信號。
[0037]可選的，所述振蕩電路還包括用于提供所述第一電流的第一電流源和用于提供所述第二電流的第二電流源；所述第一電流與第二電流具有相同的電流值，所述第一電容單元和第二電容單元具有相同的電容值。
[0038]可選的，所述振蕩電路還包括整形單元，所述第二輸出端通過所述整形單元連接至所述第一輸出端。
[0039]本發(fā)明技術方案的技術效果至少包括:
[0040]本發(fā)明技術方案的振蕩電路僅使用一個比較單元即可獲得輸出良好的振蕩頻率及振蕩信號，且通過第一充放電單元和第二充放電單元與比較單元的比較信號建立了良好的反饋特性，第一充放電單元和第二充放電單元的充放電時間較現有技術更為容易控制，因而降低了電路的控制功耗，并能夠簡化電路結構。與現有技術的振蕩電路相比，本發(fā)明技術方案的振蕩電路僅需消耗一個比較單元的功耗，且無需鎖存單元即可得到良好的振蕩波形，大大降低了電路能耗。
[0041]在可選方案中，所述電容單元包括電容元件和并聯于電容元件兩端的控制管，通過比較信號輸出的不同電平，所述控制管可適應性地周期閉合或關斷，能夠控制電容元件的放電過程。本發(fā)明技術方案的充放電單元也不同于現有技術的充放電單元:現有技術的充放電單元在放電時基于放電電流，在充電時基于充電電流，且充放電單元的充電速率和放電速率與比較速率有關；基于現有技術的兩個比較單元，其放電過程是需要在電容元件內部積累電荷的(放電過程有基準電壓Vlh作參考，并非完全釋放電荷)，控制上述電荷泄放還需要嚴格的比較速率，從而耗費電路功耗；而本發(fā)明技術方案的充放電單元則不設置放電電流，其放電過程并不基于基準電壓，僅需釋放電容內的電荷即可，因而其速率可估計為O，從而為電路節(jié)省了額外的控制功耗。
[0042]在可選方案中，通過比較信號輸出的不同電平，產生第三信號及第三信號的反相信號反饋輸出狀態(tài)并分別控制第一充放電單元和第二充放電單元的充電支路是否導通，以控制第一電流或第二電流對第一電容單元或第二電容單元充電，本發(fā)明技術方案因而可保證電路具有良好的振蕩周期。在進一步的可選方案中，所述第一電流與第二電流具有相同的電流值，所述第一電容單元和第二電容單元具有相同的電容值，能夠保證第一充放電單元和第二充放電單元的充放電時間的均等性，進一步使電路具有良好的振蕩周期。
【專利附圖】

【附圖說明】
[0043]圖1為現有技術的一種振蕩電路的結構不意圖；
[0044]圖2為本發(fā)明技術方案提供的一種振蕩電路的結構示意圖；
[0045]圖3為本發(fā)明技術方案的振蕩電路運行期間，第一電平Vn、第二電平Vp、比較信號PO、第三信號P1、第四信號P2和振蕩信號Fout的波形示意圖；
[0046]圖4為本發(fā)明技術方案的振蕩電路運行期間，電容元件Cl和電容元件C2的兩端電壓隨比較信號PO變化的波形示意圖；
[0047]圖5為現有技術的振蕩電路運行期間，第一電平CHB、第二電平CH和輸出信號FOUT的波形示意圖；
[0048]圖6為現有技術的振蕩電路運行期間，電容元件CO的兩端電壓隨第一電平CHB和第二電平CH變化的波形示意圖。
【具體實施方式】
[0049]為了使本發(fā)明的目的、特征和效果能夠更加明顯易懂，下面結合附圖對本發(fā)明的【具體實施方式】做詳細說明。
[0050]在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的方式來實施，因此本發(fā)明不受下面公開的具體實施例的限制。
[0051]如圖2所不的一種振蕩電路,包括第一輸出端200,第一輸出端200用于輸出振蕩f目號Fout ο[0052]繼續(xù)參考圖2，本實施例的振蕩電路還包括:第一充放電單元201、第二充放電單元202及比較單元203。其中，比較單元203包括正端50、負端51及輸出比較信號PO的第二輸出端52，第二輸出端52連接至第一輸出端200。
[0053]本實施例的振蕩電路通過如下方式建立反饋網絡:
[0054]當比較信號PO為第一信號，第一充放電單元201充電并輸出第一電平Vn至負端51，正端50連接至基準電壓Vref ；
[0055]當比較信號PO為第二信號，第二充放電單元202充電并輸出第二電平Vp至正端50，負端51連接至基準電壓Vref。
[0056]在本實施例中，所述第一信號和第二信號為所述比較單元203比較信號PO的輸出電平值，本實施例將當正端50輸入電平大于負端51輸入電平時，第二輸出52輸出的電平值定義為所述第一信號，即第一信號為高電平“I”，將當正端50輸入電平小于負端51輸入電平時，第二輸出52輸出的電平值定義為所述第二信號，即第二信號為低電平“O”?？梢岳斫獾氖?，所述第一信號和第二信號互為相反信號。在其他實施例中，也可以將第二輸出52輸出的高電平“ I”定義為第二信號，將第二輸出52輸出的低電平“O”定義為第二信號。
[0057]下面結合圖2，進一步介紹第一充放電單元201和第二充放電單元202的具體結構。
[0058]第一充放電單兀201包括依次串聯的第一輸入節(jié)點60、第一輸出節(jié)點61、第二輸入節(jié)點62及第一電容單元63。其中，第一輸入節(jié)點60連接至基準電壓Vref，第一輸出節(jié)點61連接至負端51，第二輸入節(jié)點62連接至第一電流II，第一電容單元63的一端(即圖2中的節(jié)點64)連接至第二輸入節(jié)點62、另一端(即圖2中的節(jié)點65)接地。
[0059]第二充放電單元202包括依次串聯的第三輸入節(jié)點70、第二輸出節(jié)點71、第四輸入節(jié)點72及第二電容單元73，第三輸入節(jié)點70連接至基準電壓Vref，第二輸出節(jié)點71連接至正端50，第四輸入節(jié)點72連接至第二電流12，第二電容單元73的一端(即圖2中的節(jié)點74)連接至第四輸入節(jié)點72、另一端(即圖2中的節(jié)點75)接地。
[0060]在上述結構中，所述第一電流Il和第二電流12為充電電流，用以相應地對第一電容單元63和第二電容單元73充電。所述第一電流Il和第二電流12可以相等，也可以不相等，但考慮到本實施例的振蕩電路具有兩個充放電單元，且為了便于控制電路的充放電時間，節(jié)省充放電時間的控制功率，本實施例中，所述第一電流Il和第二電流12的電流值相等，且第一充放電單元201和第二充放電單元202的電容值相等。
[0061]當比較信號PO為第一信號，第一輸入節(jié)點60和第一輸出節(jié)點61之間關斷、第二輸入節(jié)點62和第一電容單元63之間導通，第三輸入節(jié)點70和第二輸出節(jié)點71之間導通、第四輸入節(jié)點72和第二電容單元73之間關斷。在上述控制過程中，第二輸入節(jié)點62和第一電容單元63之間導通，使第一電流11對第一電容單元63充電，第三輸入節(jié)點70和第二輸出節(jié)點71之間導通使正端50連接至基準電壓Vref，即實現“第一充放電單元201充電并輸出第一電平Vn至負端51，正端50連接至基準電壓Vref”這一過程。
[0062]當所述比較信號PO為第二信號，第一輸入節(jié)點60和第一輸出節(jié)點61之間導通、第二輸入節(jié)點62和第一電容單元63之間關斷，第三輸入節(jié)點70和第二輸出節(jié)點71之間關斷、第四輸入節(jié)點72和第二電容單元73之間導通。在上述控制過程中，第四輸入節(jié)點72和第二電容單元73之間導通，使第二電流12對第二電容單元73充電，第一輸入節(jié)點60和第一輸出節(jié)點61之間導通使負端51連接至基準電壓Vref，即實現“第二充放電單元202充電并輸出第二電平Vp至正端50，負端51連接至基準電壓Vref”這一過程。
[0063]在本實施例中，可以利用與所述比較信號相關的信號控制的開關管，實現上述節(jié)點間的關斷或導通的控制:
[0064]第一充放電單元201還包括第一開關管80和第二開關管81，第一輸入節(jié)點60通過第一開關管80連接至第一輸出節(jié)點61，第一電容單元63通過第二開關管81連接至第二輸入節(jié)點62。
[0065]第二充放電單元202還包括第三開關管82和第四開關管83，第三輸入節(jié)點70通過第三開關管82連接至第二輸出節(jié)點71，第二電容單元73通過第四開關管83連接至第四輸入節(jié)點72。
[0066]在本實施例中，第一開關管80、第二開關管81、第三開關管82和第四開關管83控制端所輸入的控制信號是與比較信號PO相關的:第一開關管80的控制端和第四開關管83的控制端分別連接至第三信號Pl，第三信號Pl為第一開關管80和第四開關管83的控制信號；第二開關管81的控制端和第三開關管82的控制端分別連接至第四信號P2，第四信號P2為第三信號Pl的反相信號，第三信號Pl與比較信號PO相關，同樣的，第四信號P2也與比較信號PO相關。
[0067]由于第四信號P2為第三信號Pl的反相信號，因而本實施例僅限定第三信號Pl與比較信號PO的相關性，第三信號Pl可以是所述比較信號PO，也可以是所述比較信號PO的反相信號，本實施例中，第三信號Pl是所述比較信號PO的反相信號。但是，從圖2的電路結構可知，第三信號Pl和第四信號P2的作用僅是為了讓上述開關管能夠進行狀態(tài)切換，因而，其切換頻率是與所述比較信號PO的高低電平切換頻率相關的，而并非需要在數值上完全等同，因而，在其他實施例中，第三信號Pl的僅需在電平切換的頻率上與比較信號PO的高低電平切換頻率一致即可，而無需限制必須利用比較信號PO作為第三信號Pl。
[0068]更為具體的，繼續(xù)參考圖2，本實施例中:
[0069]第一開關管80為第一 NMOS管，所述第一 NMOS管的柵極為第一開關管80的控制端，漏極連接至第一輸入節(jié)點60，源極連接至第一輸出節(jié)點61。第一 NMOS管的柵極連接至第二號P1。
[0070]第二開關管81為第二 NMOS管，所述第二 NMOS管的柵極為第二開關管81的控制端，漏極連接至第二輸入節(jié)點62，第一電容單元63的一端(節(jié)點64)連接至所述第二 NMOS管的源極、另一端(節(jié)點65)接地。第二 NMOS管的柵極為連接至第四信號P2。
[0071]第三開關管82為第三NMOS管，所述第三NMOS管的柵極為第三開關管82的控制端，漏極連接至第三輸入節(jié)點70，源極連接至第二輸出節(jié)點71。第三NMOS管的柵極連接至第四信號P2。
[0072]第四開關管83為第四NMOS管，所述第四NMOS管的柵極為第四開關管83的控制端，漏極連接至第四輸入節(jié)點72，第二電容單元73的一端(節(jié)點74)連接至所述第四NMOS管的源極、另一端(節(jié)點75)接地。第四NMOS管的柵極連接至第三信號P1。
[0073]上述結構通過與比較信號PO相關的第三信號Pl和第四信號P2，使比較單元203、第一充放電單元201及第二充放電單元202形成了一個頻率反饋網絡，使第一充放電單元201及第二充放電單元202能夠依據比較單元203輸出的比較信號PO進行充電狀態(tài)切換，以此獲得電路的振蕩頻率。
[0074]本實施例的上述結構給出了第一充放電單元201及第二充放電單元202充電狀態(tài)切換的實施方式，結合圖2，也給出上述充放電單元進行放電狀態(tài)切換的一種實施方式:
[0075]繼續(xù)參考圖2，第一電容單元63具體包括第一電容元件Cl和第一控制管Kl，第一電容元件Cl的一端(也即節(jié)點64)通過第二開關管81連接至第二輸入節(jié)點62、另一端(也即節(jié)點65)接地，第一控制管Kl并聯于第一電容元件Cl的兩端，即第一控制管Kl的一端連接于節(jié)點64，另一端連接于節(jié)點65，且第一控制管Kl的控制端連接至第三信號Pl。
[0076]第二電容單元73包括第二電容元件C2和第二控制管K2，第二電容元件C2的一端(也即節(jié)點74)通過第四開關管83連接至第四輸入節(jié)點72、另一端(也即節(jié)點75)接地，第二控制管K2并聯于第二電容元件C2的兩端，即第二控制管K2的一端連接于節(jié)點74，另一端連接于節(jié)點75，且第二控制管K2的控制端連接至第四信號P2。
[0077]更為具體的，繼續(xù)參考圖2，本實施例中:
[0078]第一控制管Kl可以用第五NMOS管實現；所述第五NMOS管的柵極為第一控制管Kl的控制端，連接至第三信號Pl ;第五NMOS管的漏極連接至節(jié)點64，并由此其漏極與第二開關管81相連，第五NMOS管的源極連接至節(jié)點65，并由此其源極接地。
[0079]第二控制管K2可以用第六NMOS管實現；所述第六NMOS管的柵極為第二控制管K2的控制端，連接至第四信號P2 ;第六NMOS管的漏極連接至節(jié)點74，并由此其漏極與第四開關管83相連，第六NMOS管的源極連接至節(jié)點75，并由此其源極接地。
[0080]通過上述實施方式可知，本實施例振蕩電路的充放電單元放電狀態(tài)的切換也是通過比較信號PO的高低電平的切換頻率反饋控制的。
[0081]當然，本實施例充放電單元放電狀態(tài)的切換方式和放電方式并不限于上述方式，至少，在使用控制管對充放電單元的電容元件進行放電控制時，在控制管導通電容元件釋放電荷的通路時，該通路可以有其他變化，而非必須通過直接接地形成電容元件釋放電荷的通路。
[0082]繼續(xù)參考圖2，本實施例的振蕩電路還包括:
[0083]用于提供第一電流Il的第一電流源Al，以及用于提供第二電流12的第二電流源A2。
[0084]為了保證電路具有良好的振蕩周期，第一電流Il與第二電流12滿足:11 = 12，即具有相同的電流值；第一電容單元和第二電容單元也具有相同的電容值，對于本實施例來說，即 Cl = C2。
[0085]在本實施例中，振蕩信號Fout是基于比較信號PO產生的，但是考慮到比較信號PO的波形可能因一定程度的干擾，產生毛刺，為了剔除輸入信號中的干擾信號，使振蕩信號Fout變化平緩且波形良好，本實施例的振蕩電路還包括:整形單元204，第二輸出端52通過整形單元204連接至第一輸出端200，即對比較信號PO進行整形以形成振蕩信號Fout。
[0086]更為具體的，所述整形單元204可以包括若干依次連接的反相單元，所述第三信號Pl和第四信號P2還可以分別援用相鄰的兩個反相單元的輸出信號作為其信號值。當然，本實施例并不限定采用何種方式產生所述第三信號Pl和第四信號P2。
[0087]可以理解的是，本實施例并不限定電容單元的具體結構，其可以具備多個電容元件，并具備根據比較信號高低電平的變化頻率、使所述電容元件進行放電的控制元件即可。[0088]本實施例并不限定所述第一電流和第二電流的產生方式，在其他實施例中，所述第一電流和第二電流還可以由外部設備提供。
[0089]如圖3所示的是本實施例振蕩電路內第一電平Vn、第二電平Vp、比較信號PO、第三信號Pl、第四信號P2和振蕩信號Fout的波形示意圖，圖4所示的是本實施例振蕩電路內電容元件Cl和電容元件C2的兩端電壓隨比較信號PO變化(也即隨第三信號Pl和第四信號P2變化)的波形示意圖。
[0090]以振蕩電路的一個振蕩周期T為例，振蕩周期T包括Tl期間和T2期間:
[0091]結合圖3和圖4，可知:在Tl期間，比較信號PO為I (第一信號)，第三信號Pl為0，第四信號P2為1，電容元件Cl處于充電狀態(tài)，其內電荷迅速累積，電容元件Cl兩端的電壓在Tl期間穩(wěn)步上升，第一電平Vn反映的即為電容元件Cl兩端的電壓，第一電平Vn輸入至比較單元203的負端51，而比較單元203的正端50則被輸入基準電壓Vref，當Vn>Vref時，比較信號PO反轉為O (第二信號)，第三信號Pl為I，第四信號P2為0，此時電容元件Cl短接至地，電容元件Cl迅速釋放電荷，由于本實施例的電容元件Cl在放電狀態(tài)時是直接接地的，因而釋放電荷的速度很快，可近似電容元件Cl的放電過程為瞬間過程。
[0092]在T2期間，比較信號PO為0(第二信號)，第三信號Pl為1，第四信號P2為0，電容元件C2處于充電狀態(tài)，其內電荷迅速累積，電容元件C2兩端的電壓在T2期間穩(wěn)步上升，第二電平Vp反映的即為電容元件C2兩端的電壓，第二電平Vp輸入至比較單元203的正端50，而比較單元203的負端51則被輸入基準電壓Vref，當Vp > Vref時，比較信號PO重新反轉為I (第一信號)，第三信號Pl重新為0，第四信號P2重新為I，此時電容元件C2短接至地，電容元件C2迅速釋放電荷且同理，可近似電容元件C2的放電過程為瞬間過程。
[0093]與圖1所示的現有技術振蕩電路相比，結合圖5和圖6，可進一步論述本發(fā)明技術方案的有益效果，其中，圖5為現有技術振蕩電路內第一電平CHB、第二電平CH和輸出信號FOUT的波形示意圖，圖6為現有技術振蕩電路內電容元件CO的兩端電壓隨第一電平CHB和第二電平CH變化(也即隨輸出信號FOUT變化)的波形示意圖。
[0094]參考圖5和圖6可知，對于現有技術的振蕩電路而言，電容元件CO的兩端電壓在Tl期間內實現穩(wěn)步充電過程，在T2期間內實現穩(wěn)步放電過程。現有技術的振蕩電路中，電容元件CO的充放電過程對比較速率的要求比較嚴格:可參考圖6中的充電尖峰ml和放電尖峰m2，在充電過程中，若比較速率比較低，電容元件CO的充電尖峰ml會比較高大，形成過度超過Vlh ;在放電過程中，若比較速率比較低，電容元件CO的放電尖峰m2會比較高大，形成過度小于VI。因而，比較速率的過小會影響振蕩電路的輸出性能，現有技術需要通過提高比較單元(第一比較單元101、第二比較單元102)的比較速率來滿足振蕩電路的輸出性能，但是，提高比較單元的比較速率需要消耗額外的能耗。對比本發(fā)明技術方案的振蕩電路，由于其僅需維持充電尖峰，且僅需要一個比較單元，其能耗大大小于現有技術的振蕩電路。
[0095]例如，使現有技術振蕩電路和本發(fā)明技術方案的振蕩電路分別輸出頻率為20MHz的振蕩信號，現有技術振蕩電路使用的電流值約為376 μ Α,而現有技術振蕩電路中第一比較單元和第二比較單元所需消耗電流值則大致為200 μ A，本發(fā)明技術方案的振蕩電路則至少能夠節(jié)約25%的能耗。
[0096]另外，結合圖1的電路結構可知，現有技術的振蕩電路在一個振蕩周期T內，在tl時刻至t2時刻的第一期間，需要對第一期間前一次振蕩數據進行鎖存以保持第一期間內的振蕩波形；在t3時刻至t4時刻的第二期間內，需要對第二期間前一次振蕩數據進行鎖存以保持第二期間內的振蕩波形。但本發(fā)明技術方案的振蕩電路無需在振蕩周期內對振蕩波形進行鎖存處理，進一步簡化了電路結構和振蕩效率。
[0097]需要說明的是，本申請中，被標記為“I”的電平僅指示高電平，而非限定被標記為“I”的電平之間的電平值相等，同樣地，被標記為“O”的電平僅指示低電平，而非限定被標記為“ O ”的電平之間的電平值相等。
[0098]本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領域技術人員在不脫離本發(fā)明的精神和范圍內，都可以利用上述揭示的方法和技術內容對本發(fā)明技術方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術方案的內容，依據本發(fā)明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術方案的保護范圍。
【權利要求】
1.一種振蕩電路,包括第一輸出端,其特征在于，還包括第一充放電單兀、第二充放電單元及比較單元，所述比較單元包括正端、負端及輸出比較信號的第二輸出端，所述第二輸出端連接至所述第一輸出端； 所述第一充放電單元，適于當所述比較信號為第一信號時，被充電并輸出第一電平至所述負端； 所述第二充放電單元，適于當所述比較信號為第二信號時，被充電并輸出第二電平至所述正端； 所述比較單元，適于當所述比較信號為第一信號時正端連接至基準電壓，當所述比較信號為第二信號時負端連接至所述基準電壓；所述第一信號和第二信號互為反相信號。
2.如權利要求1所述的振蕩電路，其特征在于，所述第一充放電單元包括依次串聯的第一輸入節(jié)點、第一輸出節(jié)點、第二輸入節(jié)點及第一電容單元，所述第一輸入節(jié)點連接至所述基準電壓，所述第一輸出節(jié)點連接至所述負端，所述第二輸入節(jié)點連接至第一電流，所述第一電容單元的一端連接至所述第二輸入節(jié)點、另一端接地； 所述第二充放電單元包括依次串聯的第三輸入節(jié)點、第二輸出節(jié)點、第四輸入節(jié)點及第二電容單元，所述第三輸入節(jié)點連接至所述基準電壓，所述第二輸出節(jié)點連接至所述正端，所述第四輸入節(jié)點連接至第二電流，所述第二電容單元的一端連接至所述第四輸入節(jié)點、另一端接地； 當所述比較信號為第一信號，所述第一輸入節(jié)點和第一輸出節(jié)點之間關斷、所述第二輸入節(jié)點和第一電容單元之間導通，所述第三輸入節(jié)點和第二輸出節(jié)點之間導通、所述第四輸入節(jié)點和第二電容單元之間關斷；` 當所述比較信號為第二信號，所述第一輸入節(jié)點和第一輸出節(jié)點之間導通、所述第二輸入節(jié)點和第一電容單元之間關斷，所述第三輸入節(jié)點和第二輸出節(jié)點之間關斷、所述第四輸入節(jié)點和第二電容單元之間導通。
3.如權利要求2所述的振蕩電路，其特征在于，所述第一充放電單元還包括第一開關管和第二開關管，所述第一輸入節(jié)點通過所述第一開關管連接至所述第一輸出節(jié)點，所述第一電容單元通過所述第二開關管連接至所述第二輸入節(jié)點； 所述第二充放電單元還包括第三開關管和第四開關管，所述第三輸入節(jié)點通過所述第三開關管連接至所述第二輸出節(jié)點，所述第二電容單元通過所述第四開關管連接至所述第四輸入節(jié)點； 所述第一開關管的控制端和第四開關管的控制端分別連接至第三信號，所述第二開關管的控制端和第三開關管的控制端分別連接至所述第三信號的反相信號，所述第三信號與所述比較信號相關。
4.如權利要求3所述的振蕩電路，其特征在于，所述第一開關管為第一NMOS管，所述第二開關管為第二 NMOS管，所述第三開關管為第三NMOS管，所述第四開關管為第四NMOS管； 所述第一 NMOS管的柵極為所述第一開關管的控制端，漏極連接至所述第一輸入節(jié)點，源極連接至所述第一輸出節(jié)點； 所述第二 NMOS管的柵極為所述第二開關管的控制端，漏極連接至所述第二輸入節(jié)點，所述第一電容單元的一端連接至所述第二 NMOS管的源極、另一端接地； 所述第三NMOS管的柵極為所述第三開關管的控制端，漏極連接至所述第三輸入節(jié)點，源極連接至所述第二輸出節(jié)點； 所述第四NMOS管的柵極為所述第四開關管的控制端，漏極連接至所述第四輸入節(jié)點，所述第二電容單元的一端連接至所述第四NMOS管的源極、另一端接地。
5.如權利要求3所述的振蕩電路，其特征在于，所述第一電容單元包括第一電容元件和第一控制管，所述第一電容元件的一端通過所述第二開關管連接至所述第二輸入節(jié)點、另一端接地，所述第一控制管并聯于所述第一電容元件的兩端，且所述第一控制管的控制端連接至所述第三信號； 所述第二電容單元包括第二電容元件和第二控制管，所述第二電容元件的一端通過所述第四開關管連接至所述第四輸入節(jié)點、另一端接地，所述第二控制管并聯于所述第二電容元件的兩端，且所述第二控制管的控制端連接至所述第三信號的反相信號。
6.如權利要求5所述的振蕩電路，其特征在于，所述第一控制管為第五NMOS管，所述第二控制管為第六NMOS管；所述第五NMOS管的柵極為所述第一控制管的控制端，漏極連接至所述第二開關管，源極接地；所述第六NMOS管的柵極為所述第二控制管的控制端，漏極連接至所述第四開關管，源極 接地。
7.如權利要求3至6任一項所述的振蕩電路，其特征在于，所述第三信號為所述比較信號。
8.如權利要求3至6任一項所述的振蕩電路，其特征在于，所述第三信號為所述比較信號的反相信號。
9.如權利要求2所述的振蕩電路，其特征在于，還包括用于提供所述第一電流的第一電流源和用于提供所述第二電流的第二電流源；所述第一電流與第二電流具有相同的電流值，所述第一電容單元和第二電容單元具有相同的電容值。
10.如權利要求1所述的振蕩電路，其特征在于，還包括整形單元，所述第二輸出端通過所述整形單元連接至所述第一輸出端。
【文檔編號】H03B5/20GK103731102SQ201410006938
【公開日】2014年4月16日 申請日期:2014年1月7日 優(yōu)先權日:2014年1月7日
【發(fā)明者】陳丹鳳 申請人:上海華虹宏力半導體制造有限公司