利用fpga控制自動頻率糾偏的參考信號發(fā)生器的制造方法
【專利摘要】一種利用FPGA控制自動頻率糾偏的參考信號發(fā)生器,屬于通信【技術(shù)領(lǐng)域】。包括晶振、現(xiàn)場可編程門陣列、直接數(shù)字式頻率合成器、環(huán)路濾波器、平衡低通濾波器以及鎖相環(huán),晶振的輸出端連接直接數(shù)字式頻率合成器的信號輸入端,直接數(shù)字式頻率合成器與環(huán)路濾波器作雙向連接,直接數(shù)字式頻率合成器的輸出端連接平衡低通濾波器的輸入端,平衡低通濾波器的輸出端連接鎖相環(huán)的輸入端,鎖相環(huán)的輸出端與現(xiàn)場可編程門陣列的輸入端連接,并作為信號發(fā)生器的輸出端,現(xiàn)場可編程門陣列的輸出端連接直接數(shù)字式頻率合成器的頻率控制輸入端。優(yōu)點:利用常規(guī)精度的溫度補償晶振或恒溫晶振能獲得極高的頻率穩(wěn)定性,且制造成本低廉。
【專利說明】利用FPGA控制自動頻率糾偏的參考信號發(fā)生器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于通信【技術(shù)領(lǐng)域】,具體涉及一種利用FPGA控制自動頻率糾偏的參考信號發(fā)生器。
【背景技術(shù)】
[0002]在通信系統(tǒng)中,本振信號起著頻率變換的基本功能,可以說是通信系統(tǒng)中不可缺少的關(guān)鍵環(huán)節(jié)之一。鎖相環(huán)路是一種反饋控制電路,簡稱鎖相環(huán)(英文全稱為:Phase-Locked Loop ;簡稱為PLL)。鎖相環(huán)由鑒相器、環(huán)路濾波器和壓控振蕩器組成。鎖相環(huán)的特點是利用外部輸入的參考信號來控制環(huán)路內(nèi)部振蕩信號的頻率和相位。參考信號分頻后得到一個鑒相頻率,在鑒相頻率的基礎(chǔ)上乘以一個倍頻系數(shù)就可得到所需要的頻率。在理想情況下,一個頻率固定的完美的脈沖信號(以IMHz為例)的持續(xù)時間應(yīng)該為I微秒,每500納秒有一個跳變沿,但這種理想化的信號是不存在的。事實上,信號的周期長度總會有變化,從而導(dǎo)致下一個沿的到來時間不確定,這種不確定就是相位噪聲。相位噪聲的產(chǎn)生,主要取決于參考晶振、鎖相環(huán)芯片、環(huán)路濾波器、壓控振蕩器以及電路布局等的影響。它們各自的影響范圍隨頻率不同而不同,一般地,在低頻端的近端噪聲主要是受參考晶振的影響,所以,晶振的參考信號本身性能的優(yōu)劣會關(guān)系整個鎖相環(huán)的性能好壞。
[0003]晶振的全稱為晶體振蕩器(英文名稱為:Crystal Oscillator),其作用在于產(chǎn)生原始的時鐘頻率。晶振根據(jù)不同的使用要求及特點,通常被分為以下幾類:普通晶振、壓控晶振、溫度補償晶振和恒溫控制晶振。其中,壓控晶振是通過施加外部控制電壓來使振蕩頻率可變或是可調(diào)的石英晶體振蕩器;溫度補償晶振是通過附加的溫度補償電路來使由周圍溫度變化產(chǎn)生的振蕩頻率變化量削減的石英晶體振蕩器;恒溫控制晶振是利用恒溫槽來使晶振或石英晶體振子的溫度保持恒定,將由周圍溫度變化引起的振蕩器輸出頻率的變化量削減到最小的晶體振蕩器。在精度上,無補償式晶振的頻率穩(wěn)定度能達(dá)到±25ppm,壓控晶振的頻率穩(wěn)定度在10?75°C的范圍內(nèi)一般可達(dá)±20?lOOppm,恒溫控制晶振在同一溫度范圍內(nèi)的頻率穩(wěn)定度一般為±0.0001?5ppm,溫度補償晶振的頻率穩(wěn)定度一般在±2?5ppm以下。溫度補償晶振由于具有較高的頻率穩(wěn)定度,且體積較小,能在小電流下快速啟動,因此其應(yīng)用領(lǐng)域較廣,現(xiàn)已擴展到移動通信系統(tǒng)。溫度補償晶振或恒溫控制晶振通過結(jié)合鎖相環(huán),可以實現(xiàn)頻率穩(wěn)定度很高的信號發(fā)生器。然而,對于一些頻率穩(wěn)定度要求極高的信號發(fā)生器的應(yīng)用場合,光依賴晶體振蕩器自身能達(dá)到的頻率穩(wěn)定性還是不夠的,而且使用具有過高頻率穩(wěn)定性的晶體振蕩器也會大大增加信號發(fā)生器的制造成本和運行成本。
[0004]鑒于上述已有技術(shù),有必要對現(xiàn)有的信號發(fā)生器加以改進(jìn),為此,本 申請人:作了有益的設(shè)計,下面將要介紹的技術(shù)方案便是在這種背景下產(chǎn)生的。
【發(fā)明內(nèi)容】
[0005]本發(fā)明的目的在于提供一種利用FPGA(英文全稱為:Field — Programmable GateArray,中文名稱為:現(xiàn)場可編程門陣列)控制自動頻率糾偏的參考信號發(fā)生器,其利用常規(guī)精度的溫度補償晶振或恒溫晶振能獲得極高的頻率穩(wěn)定性,且制造和運行成本低。
[0006]本發(fā)明的目的是這樣來達(dá)到的,一種利用FPGA控制自動頻率糾偏的參考信號發(fā)生器,其特征在于:包括晶振、現(xiàn)場可編程門陣列、直接數(shù)字式頻率合成器、環(huán)路濾波器、平衡低通濾波器以及鎖相環(huán),所述的晶振的輸出端連接直接數(shù)字式頻率合成器的信號輸入端,直接數(shù)字式頻率合成器與環(huán)路濾波器作雙向連接,直接數(shù)字式頻率合成器的輸出端連接平衡低通濾波器的輸入端,平衡低通濾波器的輸出端連接鎖相環(huán)的輸入端,所述的鎖相環(huán)的輸出端與現(xiàn)場可編程門陣列的輸入端連接,并作為信號發(fā)生器的輸出端,現(xiàn)場可編程門陣列的輸出端連接直接數(shù)字式頻率合成器的頻率控制輸入端。
[0007]在本發(fā)明的一個具體的實施例中,所述的環(huán)路濾波器包括第一電容Cl、第二電容C2和第一電阻Rl,所述的第一電容Cl的一端與第一電阻Rl的一端連接,并作為環(huán)路濾波器的輸入端與直接數(shù)字式頻率合成器連接,第一電阻Rl的另一端與第二電容C2的一端連接,第二電容C2的另一端與第一電容Cl的另一端連接,并作為環(huán)路濾波器的輸出端與直接數(shù)字式頻率合成器連接。
[0008]在本發(fā)明的另一個具體的實施例中,所述的平衡低通濾波器包括射頻變壓器U1、第二電阻R2、第三電阻R3、第一電感L1、第二電感L2、第三電感L3、第四電感L4、第五電感L5、第六電感L6、第三電容C3、第四電容C4、第五電容C5以及第六電容C6,其中,所述的射頻變壓器Ul為ADT1-1WT,射頻變壓器Ul的4、6腳作為平衡低通濾波器的兩輸入端,與所述的直接數(shù)字式頻率合成器連接,射頻變壓器Ul的3腳連接第二電阻R2的一端,第二電阻R2的另一端連接第一電感LI的一端和第三電容C3的一端,第一電感LI的另一端與第二電感L2的一端以及第四電容C4的一端連接,第二電感L2的另一端與第三電感L3的一端以及第五電容C5的一端連接,第三電感L3的另一端與第六電容C6的一端連接,并作為平衡低通濾波器的一輸出端,第六電容C6的另一端與第六電感L6的一端連接,并作為平衡低通濾波器的另一輸出端,平衡低通濾波器的兩輸出端與所述的鎖相環(huán)連接,第六電感L6的另一端與第五電容C5的另一端以及第五電感L5的一端連接,第五電感L5的另一端與第四電容C4的另一端以及第四電感L4的一端連接,第四電感L4的另一端與第三電容C3的另一端以及第三電阻R3的一端連接,第三電阻R3的另一端連接射頻變壓器Ul的I腳,射頻變壓器Ul的2、5腳共同接地。
[0009]本發(fā)明由于采用了上述結(jié)構(gòu),由晶振向直接數(shù)字式頻率合成器發(fā)送一低頻基準(zhǔn)信號,直接數(shù)字式頻率合成器產(chǎn)生一時鐘信號用作鎖相環(huán)的參考時鐘,現(xiàn)場可編程門陣列從鎖相環(huán)輸出的射頻微波信號中識別由于晶振物理或溫度偏差等因素所引起的鎖相環(huán)輸出頻率的誤差,并對直接數(shù)字式頻率合成器產(chǎn)生的參考信號進(jìn)行糾偏微調(diào),使鎖相環(huán)輸出頻率的誤差得到自動糾正,從而保證整個系統(tǒng)不受晶振固有的偏移特性影響,能將輸出頻率恒定在某頻點上,本發(fā)明與現(xiàn)有技術(shù)相比,具有的有益效果是:能夠不依賴于晶振本身的頻率穩(wěn)定度,即使利用普通精度的溫度補償晶振或恒溫控制晶振也能構(gòu)建出具有極高頻率穩(wěn)定性的信號發(fā)生器,同時還能減少系統(tǒng)制造和運行成本。
【專利附圖】
【附圖說明】
[0010]圖1為本發(fā)明的原理框圖。
[0011]圖2為本發(fā)明的一實施例的環(huán)路濾波器的電原理圖。[0012]圖3為本發(fā)明的一實施例的平衡低通濾波器的電原理圖。
【具體實施方式】
[0013]為了使公眾能充分了解本發(fā)明的技術(shù)實質(zhì)和有益效果, 申請人:將在下面結(jié)合附圖對本發(fā)明的【具體實施方式】詳細(xì)描述,但 申請人:對實施例的描述不是對技術(shù)方案的限制,任何依據(jù)本發(fā)明構(gòu)思作形式而非實質(zhì)的變化都應(yīng)當(dāng)視為本發(fā)明的保護(hù)范圍。
[0014]請參閱圖1,一種利用FPGA控制自動頻率糾偏的參考信號發(fā)生器,包括晶振、現(xiàn)場可編程門陣列、直接數(shù)字式頻率合成器、環(huán)路濾波器、平衡低通濾波器以及鎖相環(huán)。在本實施例中,所述的直接數(shù)字式頻率合成器采用AD9910,其與現(xiàn)有傳統(tǒng)的頻率合成器相比,具有的優(yōu)點是:輸出相位噪聲低,對參考頻率源的相位噪聲有改善作用;頻率分辨率高;頻率切換速度快,可達(dá)微秒級。所述的晶振、現(xiàn)場可編程門陣列以及鎖相環(huán)不受具體型號的限制,采用目前市場的常規(guī)產(chǎn)品。所述的晶振的輸出端連接直接數(shù)字式頻率合成器的信號輸入端,直接數(shù)字式頻率合成器與環(huán)路濾波器作雙向連接,直接數(shù)字式頻率合成器的輸出端連接平衡低通濾波器的輸入端,平衡低通濾波器的輸出端連接鎖相環(huán)的輸入端,所述的鎖相環(huán)的輸出端與現(xiàn)場可編程門陣列的輸入端連接,并作為信號發(fā)生器的輸出端,現(xiàn)場可編程門陣列的輸出端連接直接數(shù)字式頻率合成器的頻率控制輸入端。
[0015]請參閱圖2,所述的環(huán)路濾波器包括第一電容Cl、第二電容C2和第一電阻Rl,由此構(gòu)成一無源濾波電路,用于鎖定直接數(shù)字式頻率合成器內(nèi)部自帶的壓控振蕩器,使直接數(shù)字式頻率合成器產(chǎn)生一內(nèi)部基準(zhǔn)時鐘。
[0016]請參閱圖3,所述的平衡低通濾波器包括射頻變壓器U1、第二電阻R2、第三電阻R3、第一電感L1、第二電感L2、第三電感L3、第四電感L4、第五電感L5、第六電感L6、第三電容C3、第四電容C4、第五電容C5以及第六電容C6,在本實施例中,所述的射頻變壓器Ul為ADT1-1WT,第一電感L1、第二電感L2、第三電感L3、第四電感L4、第五電感L5、第六電感L6、第三電容C3、第四電容C4、第五電容C5以及第六電容C6組成一 30MHz的七階低通平衡濾波器,用于對直接數(shù)字式頻率合成器產(chǎn)生的雜散信號進(jìn)行濾波。
[0017]請再參閱圖1,由晶振向直接數(shù)字式頻率合成器發(fā)送一低頻基準(zhǔn)信號,直接數(shù)字式頻率合成器產(chǎn)生一時鐘信號用作鎖相環(huán)的參考時鐘,鎖相環(huán)輸出的射頻微波信號中的其中一路反饋給現(xiàn)場可編程門陣列,現(xiàn)場可編程門陣列從鎖相環(huán)輸出的射頻微波信號中識別由于晶振物理或溫度偏差等因素所引起的鎖相環(huán)輸出頻率的誤差,現(xiàn)場可編程門陣列通過微調(diào)直接數(shù)字式頻率合成器的控制字來控制其所合成信號的頻率,對直接數(shù)字式頻率合成器產(chǎn)生的參考信號進(jìn)行糾偏微調(diào),使鎖相環(huán)輸出頻率的誤差得到自動糾正,從而保證整個系統(tǒng)不受晶振固有的偏移特性影響,能將輸出頻率恒定在某頻點上。現(xiàn)場可編程門陣列在反饋環(huán)中起頻率誤差的自動識別和調(diào)節(jié)功能,另外還可提供復(fù)位歸零的功能。本發(fā)明能夠不依賴于晶振本身的頻率穩(wěn)定度,即使利用普通精度的溫度補償晶振或恒溫控制晶振也能構(gòu)建出具有極高頻率穩(wěn)定性的信號發(fā)生器,同時還能減少系統(tǒng)制造和運行成本。
【權(quán)利要求】
1.一種利用FPGA控制自動頻率糾偏的參考信號發(fā)生器,其特征在于:包括晶振、現(xiàn)場可編程門陣列、直接數(shù)字式頻率合成器、環(huán)路濾波器、平衡低通濾波器以及鎖相環(huán),所述的晶振的輸出端連接直接數(shù)字式頻率合成器的信號輸入端,直接數(shù)字式頻率合成器與環(huán)路濾波器作雙向連接,直接數(shù)字式頻率合成器的輸出端連接平衡低通濾波器的輸入端,平衡低通濾波器的輸出端連接鎖相環(huán)的輸入端,所述的鎖相環(huán)的輸出端與現(xiàn)場可編程門陣列的輸入端連接,并作為信號發(fā)生器的輸出端,現(xiàn)場可編程門陣列的輸出端連接直接數(shù)字式頻率合成器的頻率控制輸入端。
2.根據(jù)權(quán)利要求1所述的利用FPGA控制自動頻率糾偏的參考信號發(fā)生器,其特征在于所述的環(huán)路濾波器包括第一電容Cl、第二電容C2和第一電阻R1,所述的第一電容Cl的一端與第一電阻Rl的一端連接,并作為環(huán)路濾波器的輸入端與直接數(shù)字式頻率合成器連接,第一電阻Rl的另一端與第二電容C2的一端連接,第二電容C2的另一端與第一電容Cl的另一端連接,并作為環(huán)路濾波器的輸出端與直接數(shù)字式頻率合成器連接。
3.根據(jù)權(quán)利要求1所述的利用FPGA控制自動頻率糾偏的參考信號發(fā)生器,其特征在于所述的平衡低通濾波器包括射頻變壓器U1、第二電阻R2、第三電阻R3、第一電感L1、第二電感L2、第三電感L3、第四電感L4、第五電感L5、第六電感L6、第三電容C3、第四電容C4、第五電容C5以及第六電容C6,其中,所述的射頻變壓器Ul為ADT1-1WT,射頻變壓器Ul的4、6腳作為平衡低通濾波器的兩輸入端,與所述的直接數(shù)字式頻率合成器連接,射頻變壓器Ul的3腳連接第二電阻R2的一端,第二電阻R2的另一端連接第一電感LI的一端和第三電容C3的一端,第一電感LI的另一端與第二電感L2的一端以及第四電容C4的一端連接,第二電感L2的另一端與第三電感L3的一端以及第五電容C5的一端連接,第三電感L3的另一端與第六電容C6的一端連接,并作為平衡低通濾波器的一輸出端,第六電容C6的另一端與第六電感L6的一端連接,并作為平衡低通濾波器的另一輸出端,平衡低通濾波器的兩輸出端與所述的鎖相環(huán)連接,第六電感L6的另一端與第五電容C5的另一端以及第五電感L5的一端連接,第五電感L5的另一端與第四電容C4的另一端以及第四電感L4的一端連接,第四電感L4的另一端與第三電容C3的另一端以及第三電阻R3的一端連接,第三電阻R3的另一端連接射頻變壓器Ul的I腳,射頻變壓器Ul的2、5腳共同接地。
【文檔編號】H03L7/08GK103780253SQ201410010368
【公開日】2014年5月7日 申請日期:2014年1月10日 優(yōu)先權(quán)日:2014年1月10日
【發(fā)明者】謝壽東, 吳強 申請人:蘇州廣納達(dá)電子系統(tǒng)有限公司