開關(guān)電路和半導(dǎo)體存儲裝置制造方法
【專利摘要】本發(fā)明涉及開關(guān)電路和半導(dǎo)體存儲裝置。開關(guān)電路包括：在半導(dǎo)體襯底中形成的第一阱和第二阱；第一晶體管，第一晶體管在其一端與第一節(jié)點(diǎn)相連接，并且該第一晶體管形成在所述第一阱中；第二晶體管，第二晶體管在其一端與所述第一節(jié)點(diǎn)的另一端相連接，第二晶體管在其另一端與第二節(jié)點(diǎn)相連接，并且該第二晶體管形成在所述第二阱中；以及電位控制電路，其在所述第二節(jié)點(diǎn)的電位低于所述第一節(jié)點(diǎn)的電位的狀態(tài)下在包括所述第一晶體管和所述第二晶體管從關(guān)斷轉(zhuǎn)變到接通的時(shí)間段的預(yù)定時(shí)間段期間，將所述第二阱與所述第一節(jié)點(diǎn)相連接，并且在所述預(yù)定時(shí)間段之后將所述第二阱與所述第二節(jié)點(diǎn)相連接。
【專利說明】開關(guān)電路和半導(dǎo)體存儲裝置

【技術(shù)領(lǐng)域】
[0001]本公開大體涉及開關(guān)電路和半導(dǎo)體存儲裝置。

【背景技術(shù)】
[0002]以往的開關(guān)裝置包括分別與多個電壓源相連接的多個輸入端子和與被供電的裝置相連接的輸出端子，并且選擇性地切換所述多個電壓源和所述被供電的裝置之間的連接。
[0003]在這種開關(guān)裝置中，連接所述多個電壓源之一與所述被供電裝置的每個切換路徑包括第一和第二增強(qiáng)型P溝道MOS晶體管。該開關(guān)裝置將第一增強(qiáng)型P溝道MOS晶體管的漏極電極與第二增強(qiáng)型P溝道MOS晶體管的源極電極相連接。
[0004]此外，該開關(guān)裝置將第一增強(qiáng)型P溝道MOS晶體管的柵極電極與輸出端子相連接，并且將第二增強(qiáng)型P溝道MOS晶體管的柵極電極與輸入端子相連接(例如，參見專利文獻(xiàn)I)。
[0005][相關(guān)技術(shù)文獻(xiàn)]
[0006][專利文獻(xiàn)]
[0007]專利文獻(xiàn)1:日本特開2008-067369號公報(bào)
[0008]另外，該傳統(tǒng)開關(guān)裝置具有產(chǎn)生閉鎖(Iatchup)的風(fēng)險(xiǎn)，因?yàn)樵谶x擇性切換電壓源與被供電的裝置之間的連接期間，當(dāng)?shù)谝缓偷诙鰪?qiáng)型P溝道MOS晶體管變?yōu)榻油〞r(shí)，在低電位端子處連接的晶體管中產(chǎn)生正向偏壓。


【發(fā)明內(nèi)容】

[0009]因此，本發(fā)明的目的是提供一種抑制這種閉鎖的開關(guān)電路和半導(dǎo)體存儲裝置。
[0010]根據(jù)本發(fā)明的至少一個實(shí)施例，一種開關(guān)電路包括:在半導(dǎo)體襯底中形成的第一阱和第二阱；第一晶體管，第一晶體管在其一端與第一節(jié)點(diǎn)相連接，并且該第一晶體管形成在所述第一阱中；第二晶體管，第二晶體管在其一端與所述第一節(jié)點(diǎn)的另一端相連接，第二晶體管在其另一端與第二節(jié)點(diǎn)相連接，并且該第二晶體管形成在所述第二阱中；以及電位控制電路，其在所述第二節(jié)點(diǎn)的電位低于所述第一節(jié)點(diǎn)的電位的狀態(tài)下在包括所述第一晶體管和所述第二晶體管從關(guān)斷轉(zhuǎn)變到接通的時(shí)間段的預(yù)定時(shí)間段期間，將所述第二阱與所述第一節(jié)點(diǎn)相連接，并且在所述預(yù)定時(shí)間段之后將所述第二阱與所述第二節(jié)點(diǎn)相連接。
[0011]根據(jù)本發(fā)明的至少一個實(shí)施例，可以提供一種抑制閉鎖的開關(guān)電路和半導(dǎo)體存儲
>J-U ρ?α裝直。

【專利附圖】

【附圖說明】
[0012]圖1是示出傳統(tǒng)開關(guān)電路I的示意圖；
[0013]圖2Α-2Β是示出開關(guān)電路I中晶體管SWl和SW2的操作的示意圖；
[0014]圖3Α-3Β是示出開關(guān)電路I中晶體管SWl和SW2的操作的示意圖；
[0015]圖4是示出根據(jù)第一實(shí)施例的包括開關(guān)電路100的閃存800的配置的示意圖；
[0016]圖5是示出根據(jù)第一實(shí)施例的開關(guān)電路100的示意圖；
[0017]圖6是示出根據(jù)第一實(shí)施例的開關(guān)電路100中的產(chǎn)生電路120的操作和節(jié)點(diǎn)BAK02的電位變化的示意圖；
[0018]圖7A-7B是示出根據(jù)第一實(shí)施例的開關(guān)電路100的操作的示意圖；
[0019]圖8A-8B是示出根據(jù)第一實(shí)施例的開關(guān)電路100的操作的示意圖；
[0020]圖9是示出根據(jù)第一實(shí)施例的變形例的產(chǎn)生電路120A的示意圖；
[0021]圖10是示出根據(jù)第二實(shí)施例的開關(guān)電路200的示意圖；
[0022]圖11是示出開關(guān)電路200的操作的示意圖；
[0023]圖12是示出根據(jù)第三實(shí)施例的開關(guān)電路300的示意圖；
[0024]圖13是示出根據(jù)第四實(shí)施例的開關(guān)電路400的示意圖；
[0025]圖14是示出根據(jù)第四實(shí)施例的開關(guān)電路400的操作的示意圖；以及
[0026]圖15是示出根據(jù)第五實(shí)施例的開關(guān)電路500的示意圖。

【具體實(shí)施方式】
[0027]下面將參照附圖描述本發(fā)明的實(shí)施例。根據(jù)本發(fā)明的至少一個實(shí)施例，可以提供一種抑制閉鎖的開關(guān)電路和半導(dǎo)體存儲裝置。在描述根據(jù)本發(fā)明的實(shí)施例的開關(guān)電路和半導(dǎo)體存儲裝置之前，首先將使用圖1至圖3來描述傳統(tǒng)開關(guān)電路I及其操作。
[0028]圖1是示出傳統(tǒng)開關(guān)電路I的示意圖。
[0029]開關(guān)電路I包括晶體管SW1-SW2和水平位移器(level shifter) 10-20。
[0030]晶體管SW1-SW2是作為開關(guān)元件使用的P型MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)。晶體管SW1-SW2依次連接在節(jié)點(diǎn)A和節(jié)點(diǎn)B之間。
[0031]晶體管SWl的源極與節(jié)點(diǎn)A相連接，漏極與晶體管SW2的源極相連接，并且柵極與水平位移器10的輸出端子1C相連接。在此，將晶體管SWl的柵極與水平位移器10的輸出端子1C相連接的電位點(diǎn)稱為“節(jié)點(diǎn)N01”。在此，晶體管SWI的源極和阱相互連接。
[0032]晶體管SW2的源極與晶體管SWl的漏極相連接，漏極與節(jié)點(diǎn)B相連接，柵極與水平位移器20的輸出端子20C相連接。在此，將晶體管SW2的柵極與水平位移器20的輸出端子20C相連接的電位點(diǎn)稱為“節(jié)點(diǎn)N02”。在此，晶體管SW2的漏極與阱相互連接。
[0033]此外，在此，將晶體管SWl的漏極與晶體管SW2的源極相連接的電位點(diǎn)稱為“節(jié)點(diǎn)N02”。
[0034]在此，開關(guān)電路I可以例如用在諸如閃存的半導(dǎo)體存儲裝置中。在此情況下，假定節(jié)點(diǎn)A是從半導(dǎo)體存儲裝置的外部提供電功率的電位點(diǎn)，并且節(jié)點(diǎn)B是該半導(dǎo)體存儲裝置中的電位點(diǎn)。
[0035]水平位移器10是COMS差分輸出水平位移器。水平位移器10具有接收控制信號A作為輸入的輸入端子10A、與節(jié)點(diǎn)A相連接的電壓輸入端子1B以及一對輸出端子10C，其中的一個端子，或者正端子，經(jīng)由節(jié)點(diǎn)NOl與晶體管SWl的柵極相連接。
[0036]水平位移器10是基于控制信號A設(shè)定從輸出端子1C輸出的電壓值的電路。如果控制信號A的水平是L (低)水平，則水平位移器10從輸出端子1C的正端子向節(jié)點(diǎn)NOl輸出與輸入到電壓輸入端子1B的電壓相等的電壓，而如果控制信號A的水平是H (高)水平，則從輸出端子1C的正端子向節(jié)點(diǎn)NOl輸出地水平(OV)的電壓。
[0037]在此，該對輸出端子1C中的負(fù)端子向節(jié)點(diǎn)NOlB輸出以下電壓，該電壓的相位與正端子輸出的電壓的相位相反。然而，在此不使用負(fù)端子。因此，水平位移器10可以是單端類型。此外，水平位移器10可以是以基本相同方式工作的水平轉(zhuǎn)變器。
[0038]水平位移器20是COMS差分輸出水平位移器。水平位移器20具有接收控制信號A作為輸入的輸入端子20A、與節(jié)點(diǎn)B相連接的電壓輸入端子20B以及一對輸出端子20C，其中的一個端子，或者正端子，經(jīng)由節(jié)點(diǎn)N02與晶體管SW2的柵極相連接。
[0039]水平位移器20是基于控制信號A設(shè)定從輸出端子20C輸出的電壓值的電路。如果控制信號A的水平是L (低)水平，則水平位移器20從輸出端子20C的正端子向節(jié)點(diǎn)NOl輸出與輸入到電壓輸入端子20B的電壓相等的電壓，而如果控制信號A的水平是H (高)水平，則從輸出端子20C的正端子向節(jié)點(diǎn)NOl輸出地水平(OV)的電壓。
[0040]在此，該對輸出端子20C中的負(fù)端子向節(jié)點(diǎn)N02B輸出以下電壓，該電壓的相位與正端子輸出的電壓的相位相反。然而，在此不使用負(fù)端子。因此，水平位移器20可以是單端類型。此外，水平位移器20可以是以基本相同的方式工作的水平轉(zhuǎn)變器。
[0041]開關(guān)電路I通過基于控制信號A控制水平位移器10-20的輸出電壓，使晶體管SW1-SW2接通和關(guān)斷，以將節(jié)點(diǎn)A的電壓提供至節(jié)點(diǎn)B。
[0042]在此，對于節(jié)點(diǎn)A和B的電位，如果在開關(guān)電路I中晶體管SW1-SW2 二者被設(shè)定為接通，則節(jié)點(diǎn)A的電位處于比節(jié)點(diǎn)B的電位高的狀態(tài)。此外，如果在開關(guān)電路I中晶體管SW1-SW2 二者被設(shè)定為關(guān)斷，則節(jié)點(diǎn)A和B的電位取任意值。
[0043]在此，在下文中可能存在如下情況:如果晶體管SW1-SW2 二者接通，則開關(guān)電路I被稱為處于接通狀態(tài)，而如果晶體管SW1-SW2 二者關(guān)斷，則開關(guān)電路I被稱為處于關(guān)斷狀態(tài)。
[0044]接下來，使用圖2A-2B和圖3A-3B描述開關(guān)電路I的操作。
[0045]圖2A-2B和圖3A-3B是示出開關(guān)電路I中晶體管SWl和SW2的操作的示意圖。圖2A-2B示出當(dāng)開關(guān)電路I關(guān)斷時(shí)的操作，圖3A-3B示出開關(guān)電路I接通時(shí)的操作。此外，圖2A和圖3A示出開關(guān)電路I中晶體管SW1-SW2的截面，圖2B和圖3B分別示出代表開關(guān)電路I的操作的時(shí)序圖。
[0046]首先，如圖2A中所示，晶體管SW1-SW2分別形成在形成于P型襯底(Psub)50中的N阱51-52中。晶體管SWl包括源極53、漏極54和柵極55。晶體管SWl包括源極56、漏極57和柵極58。
[0047]源極53和漏極54是形成在N阱51中的p型區(qū)域，柵極55經(jīng)由柵極絕緣膜位于源極53和漏極54上方。
[0048]源極56和漏極57是形成在N阱52中的p型區(qū)域，柵極58經(jīng)由柵極絕緣膜位于源極56和漏極57上方。
[0049]圖1中所示的節(jié)點(diǎn)A與N阱51和源極53相連接，節(jié)點(diǎn)NOO與漏極54和源極56相連接，節(jié)點(diǎn)NOl與柵極55相連接。
[0050]此外，節(jié)點(diǎn)B與N阱52和漏極57相連接，節(jié)點(diǎn)N02與柵極58相連接。
[0051]如圖2B中所示，如果控制信號A處于L水平(0V)，則水平位移器10_20的輸出(見圖1)變?yōu)镠水平，因此晶體管SW1-SW2變?yōu)殛P(guān)斷。
[0052]因此，如圖2B中所示，如果節(jié)點(diǎn)A的電位改變?yōu)槿?V、5V和10V，則柵極55的電壓類似地改變，并且節(jié)點(diǎn)NOl的電位也改變?yōu)槿?V、5V和10V。
[0053]此外，此刻，作為例子，節(jié)點(diǎn)B穩(wěn)定地處于5V，柵極55的電壓也是如此，因此節(jié)點(diǎn)N02的電位也處于5V。在此，節(jié)點(diǎn)B的電位可任意地改變，節(jié)點(diǎn)N02的電位跟隨節(jié)點(diǎn)B的電位。
[0054]結(jié)果，節(jié)點(diǎn)NOO的電位變得不明確(H1-Z)。這是因?yàn)榫w管SW1-SW2保持在關(guān)斷狀態(tài)而與節(jié)點(diǎn)A和B的值無關(guān)。
[0055]接下來，將描述晶體管SW1-SW2接通的情況。使晶體管SW1-SW2接通對應(yīng)于例如在閃存中在READ (讀取)狀態(tài)下執(zhí)行寫(PGM)操作。因此，如圖3B中所示，節(jié)點(diǎn)A和B分別取1V和5V電位。
[0056]如圖3B中所示，如果控制信號A切換到H水平，則水平位移器10_20的輸出電壓變?yōu)長水平，并且節(jié)點(diǎn)N01-N02的電位變?yōu)镺V。此刻，節(jié)點(diǎn)NOl從1V下降到0V，節(jié)點(diǎn)N02從5V下降到0V。這使晶體管SW1-SW2變?yōu)榻油ā?br> [0057]此刻，隨著節(jié)點(diǎn)A和節(jié)點(diǎn)B之間的晶體管SW1-SW2的主路徑(源極和漏極之間的路徑)處于接通狀態(tài)，電壓從節(jié)點(diǎn)A提供給節(jié)點(diǎn)B，并且節(jié)點(diǎn)B的電位從5V升高到1V。
[0058]在此，比較節(jié)點(diǎn)NOO與節(jié)點(diǎn)B，節(jié)點(diǎn)B被加載由漏極57、N阱52、p型襯底50等引起的比較大的寄生電容，而節(jié)點(diǎn)NOO通過晶體管SW2與這種寄生電容分離。因此，節(jié)點(diǎn)NOO具有比節(jié)點(diǎn)B小的負(fù)荷。
[0059]因此，如圖3B中所示，如果節(jié)點(diǎn)N01-N02的電位變?yōu)?V，這使晶體管SW1-SW2 二者接通，則節(jié)點(diǎn)NOO的電位比節(jié)點(diǎn)B的電位升高得更快。換句話說，此刻，節(jié)點(diǎn)B的電位的升聞落后于節(jié)點(diǎn)NOO的升聞。
[0060]如果節(jié)點(diǎn)B的電位的升高以這種方式落后于節(jié)點(diǎn)NOO的升高，則當(dāng)晶體管SW1-SW2變?yōu)榻油〞r(shí)，晶體管SW1-SW2當(dāng)中具有較低電位的晶體管SW2的源極56 (p區(qū)域)和N阱52之間被施加正向偏壓。
[0061]作為被施加的正向偏壓的結(jié)果，由源極56、N阱52和P型襯底50的PNP結(jié)形成的寄生雙極晶體管變?yōu)榻油?，并且電流從源極56經(jīng)由N阱52流到P型襯底50。
[0062]如果電流以這種方式流到P型襯底50，則P型襯底50的電位升高，這使由N阱51、P型襯底50和N阱52的NPN結(jié)形成的寄生雙極晶體管接通，并且電流從N阱52經(jīng)由p型襯底50流到N阱51。
[0063]因此，存在產(chǎn)生使開關(guān)電路I不可控制的閉鎖的風(fēng)險(xiǎn)。
[0064]為了抑制閉鎖，可以考慮在晶體管SW2周圍安裝保護(hù)環(huán)的方案。通過在晶體管SW2的N阱52周圍形成環(huán)形(在平面圖中)絕緣層來提供該保護(hù)環(huán)。
[0065]然而，由于該保護(hù)環(huán)位于晶體管SW2周圍，所以需要較大的面積來形成開關(guān)電路1，這不適合于使開關(guān)電路I小型化。
[0066]此外，為了抑制節(jié)點(diǎn)B的電位的升高落后于節(jié)點(diǎn)NOO的升高，人們可以考慮向開關(guān)電路I提供電源電路，如充電泵等，用于補(bǔ)償在晶體管SW2的源極56和N阱52之間流過的電流。
[0067]然而，為了增加這種電源電路，需要更大的面積來形成開關(guān)電路1，這不適合于使開關(guān)電路I小型化，并且如果該電源電路提供的電流量需要增加，則這趨向于更加顯著。
[0068]因此，如果晶體管SW1-SW2變?yōu)榻油?，以從?jié)點(diǎn)A向低電位的節(jié)點(diǎn)B提供電壓，則在圖1中所示的開關(guān)電路中在低電位的晶體管SW2及其周圍產(chǎn)生閉鎖。
[0069]此外，增加保護(hù)環(huán)或者電源電路以抑制閉鎖是不適合于使該電路變小的，因?yàn)樾枰^大的面積來形成開關(guān)電路I。
[0070]下面描述根據(jù)本發(fā)明的實(shí)施例的抑制閉鎖并且適合于小型化的開關(guān)電路和半導(dǎo)體存儲裝置。
[0071]〈第一實(shí)施例〉
[0072]圖4是示出根據(jù)第一實(shí)施例的包括開關(guān)電路100的閃存800的配置的示意圖。
[0073]閃存800包括單元陣列(Ce 11 Array ) 801、X解碼器(Χ-dec ) 802、Y-解碼器(Y-dec)803、外部電壓施加端子804、正讀電壓產(chǎn)生電路(用于X解碼器)805、正寫電壓產(chǎn)生電路(用于X解碼器)806、正寫電壓產(chǎn)生電路(用于Y解碼器)807以及控制電路808。
[0074]閃存800 還包括開關(guān)電路 100A、100B、100C、100D 和 100E。
[0075]單元陣列801是存儲區(qū)，其中閃存800的存儲元件以矩陣形式(陣列形式)排列。
[0076]X解碼器802是用于選擇字線以選擇單元陣列801中的行的解碼器。
[0077]Y解碼器803是用于選擇位線以選擇單元陣列801中的列的解碼器。
[0078]外部電壓施加端子804是用于從閃存800外側(cè)的電源施加電壓的端子。外部電壓施加端子804經(jīng)由導(dǎo)線811-812與Y解碼器803相連接。開關(guān)電路100A-100B分別插入于導(dǎo)線 811-812。
[0079]正讀電壓產(chǎn)生電路805經(jīng)由導(dǎo)線813與X解碼器802相連接。開關(guān)電路100D插入于導(dǎo)線813。如果從控制電路808輸入讀(READ)信號，則正讀電壓產(chǎn)生電路805輸出選擇用于讀操作的字線的信號(V0L_WL_READ)。
[0080]正寫電壓產(chǎn)生電路806經(jīng)由導(dǎo)線814與導(dǎo)線811在開關(guān)電路100A和Y解碼器803之間一點(diǎn)相連接。此外，與正寫電壓產(chǎn)生電路806相連接的導(dǎo)線815具有導(dǎo)線815A和導(dǎo)線815B兩個分支。
[0081]導(dǎo)線815A與導(dǎo)線811在開關(guān)電路100A和Y解碼器803之間的一點(diǎn)處相連接。導(dǎo)線815B與X解碼器802相連接。導(dǎo)線815A插入有開關(guān)電路100C。導(dǎo)線815B插入有開關(guān)電路100E。
[0082]如果從控制電路808輸入寫(PGM)信號，則正寫電壓產(chǎn)生電路806向?qū)Ь€814輸出具有預(yù)定電壓值的信號，并且向?qū)Ь€815輸出選擇用于寫操作的字線的信號(V0L_WL_WRITE)。
[0083]所述具有預(yù)定電壓值的信號被用于補(bǔ)償從外部電壓施加端子804輸入的電壓，與從外部電壓施加端子804輸入的電壓疊加，并且作為信號(V0L_C0LDEC0DE_WRITE)輸入到Y(jié)解碼器803中。
[0084]正寫電壓產(chǎn)生電路807經(jīng)由導(dǎo)線816與導(dǎo)線812在開關(guān)電路100B和Y解碼器803之間的一點(diǎn)相連接。
[0085]如果從控制電路808輸入外部施加信號、讀(READ)信號和寫(PGM)信號，則正寫電壓產(chǎn)生電路807向?qū)Ь€816輸出具有預(yù)定電壓值的信號。
[0086]所述具有預(yù)定電壓值的信號被用于補(bǔ)償從外部電壓施加端子804輸入的電壓，與從外部電壓施加端子804輸入的電壓疊加，并且作為信號(V0L_BL_WRITE)輸入到Y(jié)解碼器803 中。
[0087]控制電路808是用于基于寫命令來控制閃存800的操作(寫(PGM (ProGraM))，讀(READ，外部施加))的電路。例如，可以將定序器(sequencer)用于控制電路808。此外，開關(guān)電路100A-100E與傳統(tǒng)開關(guān)電路I (見圖1)類似地包括連接在節(jié)點(diǎn)A和節(jié)點(diǎn)B之間的晶體管SW1-SW2，由控制信號A對其執(zhí)行驅(qū)動控制。
[0088]在此，節(jié)點(diǎn)A是第一節(jié)點(diǎn)的例子，節(jié)點(diǎn)B是第二節(jié)點(diǎn)的例子。此外，控制信號A是第一控制信號的例子。
[0089]稍后將描述開關(guān)電路100A-100E的電路配置。在此將描述閃存800中節(jié)點(diǎn)A和節(jié)點(diǎn)B之間的連接關(guān)系以及用于執(zhí)行驅(qū)動控制的信號輸入。
[0090]對于開關(guān)電路100A，圖4中左側(cè)與外部電壓施加端子804相連接的端子是節(jié)點(diǎn)A，圖4中右側(cè)與Y解碼器803相連接的端子是節(jié)點(diǎn)B。此外，通過從控制電路808輸入的外部施加信號對開關(guān)電路100A執(zhí)行驅(qū)動控制。
[0091]對于開關(guān)電路100B，圖4中左側(cè)與外部電壓施加端子804相連接的端子是節(jié)點(diǎn)A，圖4中右側(cè)與Y解碼器803相連接的端子是節(jié)點(diǎn)B。此外，通過從控制電路808輸入的外部施加信號對開關(guān)電路100B執(zhí)行驅(qū)動控制。
[0092]對于開關(guān)電路100C，圖4中上側(cè)與開關(guān)電路100A相連接的端子是節(jié)點(diǎn)A，圖4中下側(cè)與正寫電壓產(chǎn)生電路806相連接的端子是節(jié)點(diǎn)B。此外，通過從控制電路808輸入的外部施加信號對開關(guān)電路100C執(zhí)行驅(qū)動控制。
[0093]對于開關(guān)電路100D，圖4中上側(cè)與正讀電壓產(chǎn)生電路805相連接的端子是節(jié)點(diǎn)A，圖4中下側(cè)與X解碼器802相連接的端子是節(jié)點(diǎn)B。此外，通過從控制電路808輸入的外部施加信號對開關(guān)電路100D執(zhí)行驅(qū)動控制。
[0094]對于開關(guān)電路100E，圖4中上側(cè)與正寫電壓產(chǎn)生電路806相連接的端子是節(jié)點(diǎn)A，圖4中下側(cè)與X解碼器802相連接的端子是節(jié)點(diǎn)B。此外，通過從控制電路808輸入的外部施加信號對開關(guān)電路100E執(zhí)行驅(qū)動控制。
[0095]包括如上配置的開關(guān)電路100A-100E的閃存800對開關(guān)電路100A-100E執(zhí)行驅(qū)動控制，并且根據(jù)第一實(shí)施例訪問單元陣列801以讀或?qū)憯?shù)據(jù)。
[0096]閃存800是利用半導(dǎo)體制造技術(shù)作為LSI (大規(guī)模集成電路)實(shí)現(xiàn)的半導(dǎo)體存儲裝置的例子。
[0097]接下來將使用根據(jù)第一實(shí)施例的圖5來描述開關(guān)電路100A-100E的配置。開關(guān)電路100A-100E具有相同的配置。因此，下文中如果不需要區(qū)分的話，則將開關(guān)電路100A-100E簡稱為開關(guān)電路100。
[0098]此外，在以下描述中，與傳統(tǒng)開關(guān)電路I (見圖1)中相同的附圖標(biāo)記基本上被分配給相同的元件，并且省略對它們的描述。
[0099]圖5是示出根據(jù)第一實(shí)施例的開關(guān)電路100的示意圖。
[0100]除了晶體管SW1-SW2和水平位移器10-20以外，開關(guān)電路100還包括電位控制電路110。晶體管SW1-SW2分別是第一晶體管和第二晶體管的例子。此外，水平位移器10-20分別是第一電壓轉(zhuǎn)變電路和第二電壓轉(zhuǎn)變電路的例子。
[0101]電位控制電路110包括晶體管SW3、Sff4, SW5和SW6、水平位移器30-40和產(chǎn)生電路120。晶體管SW3、Sff4, SW5和SW6分別是第三、第四、第五和第六晶體管的例子。此外，水平位移器30-40分別是第三電壓轉(zhuǎn)變電路和第四電壓轉(zhuǎn)變電路的例子。
[0102]在圖5中，為了容易看清連接，省略了連接水平位移器30-40的輸出端子30C-40C與晶體管 SW3、SW4、SW5 和 SW6 的導(dǎo)線，并且通過用 N03、N03B、N04、N04B、N05、N05B、N06 和N06B表示節(jié)點(diǎn)來示出連接。
[0103]晶體管SW3、SW4、SW5和SW6以該順序連接在節(jié)點(diǎn)A和節(jié)點(diǎn)B之間。
[0104]晶體管SW3、SW4、SW5和SW6與晶體管SW1-SW2 —樣都是P型M0SFET，并且被用作開關(guān)元件。
[0105]晶體管SW3的源極與節(jié)點(diǎn)A相連接，漏極與晶體管SW4的源極相連接，柵極與水平位移器30的輸出端子30C相連接。在此，將晶體管SW3的柵極和水平位移器30的輸出端子30C相連接的電位點(diǎn)稱為“節(jié)點(diǎn)N03”。在此，晶體管SW3的源極與阱相互連接。
[0106]晶體管SW4的源極與晶體管SW3的漏極相連接，漏極與晶體管SW5的源極和晶體管SW2的阱相連接，柵極與水平位移器40的輸出端子40C相連接。
[0107]在此，將連接晶體管SW4的柵極和水平位移器40的輸出端子40C的電位點(diǎn)稱為“節(jié)點(diǎn)N04”。晶體管SW4的漏極和阱相互連接。
[0108]此外，將連接晶體管SW3的漏極和晶體管SW4的源極的電位點(diǎn)稱為“節(jié)點(diǎn)N05”。
[0109]此外，將連接晶體管SW4的漏極與晶體管SW2的阱和晶體管SW5的源極的電位點(diǎn)稱為“節(jié)點(diǎn)BAK02”。
[0110]晶體管SW5的源極在節(jié)點(diǎn)BAK02與晶體管SW4的漏極和晶體管SW2的阱相連接，漏極與晶體管SW6的源極相連接，柵極與水平位移器30的輸出端子30C相連接。
[0111]在此，將連接晶體管SW5的柵極與水平位移器30的輸出端子30C的電位點(diǎn)稱為“節(jié)點(diǎn)N03B”。在節(jié)點(diǎn)N03B，輸出與節(jié)點(diǎn)N03的相位反相的電位。也就是說，由于水平位移器30的差分輸出，在節(jié)點(diǎn)N03和N03B之間產(chǎn)生電位。在此，晶體管SW5的源極和阱相互連接。
[0112]此外，將連接晶體管SW5的漏極與晶體管SW6的源極的電位點(diǎn)稱為“節(jié)點(diǎn)N06”。
[0113]晶體管SW6的源極與晶體管SW5的漏極相連接，漏極與節(jié)點(diǎn)B相連接，柵極與水平位移器40的輸出端子40C相連接。在此，將連接晶體管SW6的柵極與水平位移器40的輸出端子40C的電位點(diǎn)稱為“節(jié)點(diǎn)N04B”。在此，晶體管SW6的漏極與阱相互連接。
[0114]水平位移器30具有與產(chǎn)生電路120的輸出端子124相連接的輸入端子30A，以接收控制信號B作為輸入?？刂菩盘朆是第二控制信號的例子。水平位移器30的電壓輸入端子30B與節(jié)點(diǎn)A相連接。水平位移器30的該對輸出端子30C輸出差分輸出。
[0115]水平位移器30的該對輸出端子30C中輸出正信號的一個輸出端子經(jīng)由節(jié)點(diǎn)N03與晶體管SW3的柵極相連接。水平位移器30的該對輸出端子中輸出負(fù)信號的另一個輸出端子經(jīng)由節(jié)點(diǎn)N03B與晶體管SW5的柵極相連接。
[0116]水平位移器30是基于控制信號B設(shè)定在輸出端子30C輸出的電壓值的電路。如果控制信號B的水平是L (低)水平，則水平位移器30將與輸入到電壓輸入端子30B的電壓相等的電壓從輸出端子30C中的正端子輸出到節(jié)點(diǎn)N03，或者如果控制信號B的水平是H(高)水平，則將地水平(OV)電壓從輸出端子30C中的正端子輸出到節(jié)點(diǎn)N03。
[0117]在此，該對輸出端子30C中的負(fù)端子向節(jié)點(diǎn)N03B輸出與正端子的相位反相的電壓。
[0118]水平位移器40具有與產(chǎn)生電路120的輸出端子124相連接的輸入端子40A，以接收控制信號B作為輸入。水平位移器40的電壓輸入端子40B與節(jié)點(diǎn)B相連接。水平位移器40的該對輸出端子40C輸出差分輸出。
[0119]水平位移器40的該對輸出端子40C中輸出正信號的一個輸出端子經(jīng)由節(jié)點(diǎn)N04與晶體管SW4的柵極連接。水平位移器40的該對輸出端子40C中的輸出負(fù)信號的另一個輸出端子經(jīng)由節(jié)點(diǎn)N04B與晶體管SW6的柵極相連接。
[0120]水平位移器40是基于控制信號B設(shè)定在輸出端子40C輸出的電壓值的電路。如果控制信號B的水平處于L (低)水平，則水平位移器40將與輸入到電壓輸入端子40B的電壓相等的電壓從輸出端子40C中的正端子輸出到節(jié)點(diǎn)N04，或者如果控制信號B的水平處于H (高)水平，則將地水平(OV)電壓從輸出端子40C中的正端子輸出到節(jié)點(diǎn)N04。
[0121]在此，該對輸出端子40C中的負(fù)端子向節(jié)點(diǎn)N04B輸出與正端子的相位反相的電壓。
[0122]產(chǎn)生電路120包括輸入端子121、延遲元件122、AND(與)電路123和輸出端子124。產(chǎn)生電路120的輸入端子121接收控制信號A作為輸入。產(chǎn)生電路120將輸入到輸入端子121的控制信號A轉(zhuǎn)變?yōu)榭刂菩盘朆，以將其從輸出端子124輸出。
[0123]與輸入端子10A-20A類似，輸入端子121與產(chǎn)生電路120外部的水平位移器10_20的輸入端子10A-20A相連接，并且接收控制信號A作為輸入。此外，輸入端子121與產(chǎn)生電路120中的AND電路123的輸入端子中的一個(在圖5中的上側(cè))和延遲元件122的輸入端子相連接。
[0124]延遲元件122的輸入端子與輸入端子121相連接，并且輸出端子與AND電路123的另一個輸入端子(在圖5中的下側(cè))相連接。延遲元件122包括在其輸入端子和輸出端子之間串聯(lián)連接的三個反相器。延遲元件122通過這三個反相器將從輸入端子輸入的控制信號A反相，以將其延遲輸出。
[0125]AND電路123是邏輯AND電路的例子。AND電路123將輸入到產(chǎn)生電路120的輸入端子的控制信號A和由延遲元件122延遲的反相控制信號A的邏輯AND輸出。AND電路124的輸出端子與產(chǎn)生電路120的輸出端子相連接。在此，AND電路123的另一個輸入端子(在圖5中下側(cè))被稱為“節(jié)點(diǎn)C”。
[0126]輸出端子124與產(chǎn)生電路120中的AND電路123的輸出端子相連接，并且與產(chǎn)生電路120外部的水平位移器30-40的輸入端子30A-40A相連接。
[0127]在此，在下文中，如果晶體管SW1-SW2 二者都接通，則稱開關(guān)電路100處于接通狀態(tài)，而如果晶體管SW1-SW2 二者都關(guān)斷，則稱開關(guān)電路100處于關(guān)斷狀態(tài)。
[0128]接下來，將使用圖6來描述根據(jù)第一實(shí)施例的開關(guān)電路100的產(chǎn)生電路120的操作和節(jié)點(diǎn)BAK02的電位變化。
[0129]圖6是示出根據(jù)第一實(shí)施例的開關(guān)電路100中的產(chǎn)生電路120的操作和節(jié)點(diǎn)BAK02的電位變化的示意圖。圖6示出控制信號A-B、節(jié)點(diǎn)C和節(jié)點(diǎn)BAK02的時(shí)間性變化。
[0130]圖6中所示的初始狀態(tài)(時(shí)間t0)是晶體管SW1-SW2接通時(shí)的初始狀態(tài)。使晶體管SW1-SW2接通對應(yīng)于在閃存800中在讀取(READ)狀態(tài)下執(zhí)行寫(PGM)操作。因此，節(jié)點(diǎn)A和B分別取1V和5V電位。
[0131]在該初始狀態(tài)下(時(shí)間t0)，處于L水平的控制信號A被輸入到產(chǎn)生電路120的輸入端子121(見圖5)。因此，延遲元件122的輸出處的節(jié)點(diǎn)C的電位處于H水平，并且從AND電路123輸出的控制信號B處于L水平。
[0132]此外，當(dāng)控制信號A處于L水平時(shí)，水平位移器10-20的正輸出處于H水平，并且當(dāng)節(jié)點(diǎn)N01-N02 二者都成為H水平時(shí)，晶體管SW1-SW2關(guān)斷。
[0133]此外，當(dāng)控制信號B處于L水平時(shí)，水平位移器30-40的正輸出處于H水平，并且當(dāng)節(jié)點(diǎn)N03-N04 二者都成為H水平時(shí)，晶體管SW3-SW4關(guān)斷。此外，水平位移器30-40的負(fù)輸出處于L水平，并且當(dāng)節(jié)點(diǎn)N03B-N04B 二者都成為L水平時(shí)，晶體管SW5-SW6接通。
[0134]因此，在節(jié)點(diǎn)BAK02與節(jié)點(diǎn)B相連接的初始狀態(tài)(時(shí)間t0)，節(jié)點(diǎn)B處于5V。
[0135]控制信號A在時(shí)間tl從L水平開始上升，并且在時(shí)間t2改變到H水平，然后AND電路123的輸入端子之一(在圖5中上側(cè))成為H水平，控制信號B在時(shí)間t2從L水平開始上升，并且在時(shí)間t3改變到H水平。
[0136]此外，當(dāng)控制信號B改變到H水平時(shí)，水平位移器30-40的輸出改變，使得節(jié)點(diǎn)N03-N04變?yōu)長水平并且節(jié)點(diǎn)N03B-N04B變?yōu)镠水平。這使晶體管SW3-SW4接通并且晶體管SW5-SW6關(guān)斷。
[0137]結(jié)果，當(dāng)節(jié)點(diǎn)BAK02經(jīng)由接通的晶體管SW3-SW4與節(jié)點(diǎn)A相連接時(shí)，節(jié)點(diǎn)BAK02的電位在時(shí)間t3從5V升高到10V。
[0138]因?yàn)檩斎氲窖舆t元件122的控制信號A被延遲，所以在時(shí)間tl、t2和t3，節(jié)點(diǎn)C的電位不變。
[0139]在時(shí)間t4，節(jié)點(diǎn)C的電位改變到L水平。時(shí)間t4是時(shí)間tl之后經(jīng)過延遲元件122的延遲時(shí)間后的時(shí)間。由于控制信號A在時(shí)間tl的升高被延遲并反相，節(jié)點(diǎn)C的電位在時(shí)間t4的變化表現(xiàn)為在時(shí)間t4下降。
[0140]當(dāng)節(jié)點(diǎn)C的電位在時(shí)間t4改變到L水平時(shí)，AND電路123的另一個輸入端子(在圖5中下側(cè))接收L水平的輸入信號，并且控制信號B在時(shí)間t4改變到L水平。
[0141]當(dāng)控制信號B改變到L水平時(shí)，水平位移器30-40的輸出改變，使得節(jié)點(diǎn)N03-N04的電位變?yōu)镠水平，并且節(jié)點(diǎn)N03B-N04B的電位變?yōu)長水平。
[0142]結(jié)果，晶體管SW3-SW4關(guān)斷，而晶體管SW5-SW6接通。也就是說，節(jié)點(diǎn)BAK02經(jīng)由接通的晶體管SW5-SW6與節(jié)點(diǎn)B相連接。之后，節(jié)點(diǎn)BAK02的電位變?yōu)榕c節(jié)點(diǎn)B的已經(jīng)從時(shí)間tl之前的電位升高的電位相等，并且最后在時(shí)間t4之后達(dá)到與節(jié)點(diǎn)A的電位相等的1V0在此，存在如下情況:在時(shí)間t4之后節(jié)點(diǎn)B的電壓未達(dá)到10V，而是例如大約9V，其與節(jié)點(diǎn)A平衡。在此情況下，節(jié)點(diǎn)BAK02的電位變?yōu)榇蠹s9V。
[0143]最后,在時(shí)間t5，控制信號A改變到L水平。
[0144]以這種方式，如果控制信號B在時(shí)間tl從L水平改變到H水平，則節(jié)點(diǎn)BAK02的連接從節(jié)點(diǎn)B切換到節(jié)點(diǎn)A。結(jié)果，在時(shí)間tl節(jié)點(diǎn)BAK02的電位從節(jié)點(diǎn)B的電位(5V)升高到節(jié)點(diǎn)A的電位(1V)。
[0145]如圖6中所示，控制信號B包括與初始狀態(tài)下的控制信號A的預(yù)定持續(xù)時(shí)間的一部分相對應(yīng)的H水平脈沖。
[0146]接下來，將使用圖7-8描述根據(jù)第一實(shí)施例的開關(guān)電路100的操作。
[0147]圖7A-7B和圖8A-8B是示出根據(jù)第一實(shí)施例的開關(guān)電路100的操作的示意圖。
[0148]圖7A-7B示出開關(guān)電路100斷開時(shí)的操作，圖8A-8B示出開關(guān)電路100接通時(shí)的操作。此外，圖7A和圖8A示出開關(guān)電路100的晶體管SW1-SW2的截面圖，圖7B和圖8B分別不出代表開關(guān)電路100的操作的時(shí)序圖。
[0149]首先，如圖7A中所示，開關(guān)電路100中晶體管SW1-SW2的結(jié)構(gòu)與圖2A中所示的傳統(tǒng)開關(guān)電路I中晶體管SW1-SW2的結(jié)構(gòu)類似，只是晶體管SW2的N阱52與節(jié)點(diǎn)BAK02相連接，并且節(jié)點(diǎn)B只與晶體管SW2的漏極57相連接。
[0150]此外，圖7B 示出節(jié)點(diǎn) A、N01、N01B、N00、N05、N02、N02B、N06、BAK02 和節(jié)點(diǎn) B 的電位。
[0151]如圖7B中所示，如果控制信號A處于L水平(0V)，則控制信號B處于L水平。
[0152]此外，如果控制信號A處于L水平(0V)，則水平位移器10-20的正端子的輸出(見圖5)變?yōu)镠水平，這使晶體管SW1-SW2關(guān)斷。
[0153]因此，如果節(jié)點(diǎn)A的電位改變?yōu)槿鐖D7B中所示，取0V、5V和10V，則柵極55的電壓類似地改變，并且節(jié)點(diǎn)NOl的電位也改變?yōu)槿?V、5V和10V。
[0154]在此，因?yàn)椴皇褂霉?jié)點(diǎn)N01B，所以節(jié)點(diǎn)NOlB的電位保持在OV不變。
[0155]此外，此時(shí)，例如，節(jié)點(diǎn)B保持在5V不變，并且柵極55的電壓和節(jié)點(diǎn)N02的電位也是如此。在此，節(jié)點(diǎn)B的電位可以任意地改變，節(jié)點(diǎn)N02的電位跟隨改變。
[0156]在此，因?yàn)椴皇褂霉?jié)點(diǎn)N02B，所以節(jié)點(diǎn)N02B的電位保持在OV不變。
[0157]結(jié)果，節(jié)點(diǎn)NOO的電位變得不明確(H1-Z)。這是因?yàn)榫w管SW1-SW2保持在關(guān)斷狀態(tài)，而與節(jié)點(diǎn)A和B的值無關(guān)。
[0158]此外，如果控制信號A保持在L水平，則控制信號B處于L水平，水平位移器30_40的輸出端子30C-40C的正端子的輸出變?yōu)镠水平。
[0159]因此，節(jié)點(diǎn)N03-N04的電位變成H電位，這使晶體管SW3-SW4關(guān)斷。因此，節(jié)點(diǎn)N05變成H1-Z。
[0160]此外，此時(shí)，由于水平位移器30-40的輸出端子30C-40C的負(fù)端子的輸出變成L水平，節(jié)點(diǎn)N03B-N04B的電位變成L水平，這使晶體管SW5-SW6接通。
[0161]因此，因?yàn)楣?jié)點(diǎn)N06與節(jié)點(diǎn)B相連接，所以節(jié)點(diǎn)N06的電位變成5V。此外，因?yàn)楣?jié)點(diǎn)BAK02經(jīng)由晶體管SW5-SW6與節(jié)點(diǎn)B相連接，所以節(jié)點(diǎn)BAK02的電位變?yōu)?V。圖7A中的箭頭表示該電壓從節(jié)點(diǎn)B提供給節(jié)點(diǎn)BAK02。
[0162]如上所述，如果開關(guān)電路100斷開，則節(jié)點(diǎn)NOO和N05變?yōu)镠i_Z，并且節(jié)點(diǎn)N06和BAK02的電位變?yōu)?V。
[0163]在此，盡管描述了當(dāng)使節(jié)點(diǎn)B固定在5V時(shí)，節(jié)點(diǎn)N06和BAK02的電位變?yōu)?V的情況，但是如果節(jié)點(diǎn)B的電位固定在OV或10V，則節(jié)點(diǎn)N06和BAK02的電位變?yōu)镺V或10V。
[0164]接下來，將描述晶體管SW1-SW2接通時(shí)的情況。使晶體管SW1-SW2接通對應(yīng)于在閃存800中在READ狀態(tài)下執(zhí)行寫(PGM)操作。因此，如圖8B中所示，節(jié)點(diǎn)A和B分別處于1V和5V的電位。
[0165]此外，在圖8B中示出與圖6中相同的時(shí)間t0、tl、t2和t3。圖8B中的時(shí)間軸(橫軸)相比于圖6中的時(shí)間軸(橫軸)被放大。因此，在圖8中沒有示出圖6中所示的時(shí)間t3之后的時(shí)間t4和t5。
[0166]如圖8B中所示，在初始狀態(tài)下(在時(shí)間t0)，控制信號A處于L水平，因此開關(guān)SW1-SW2關(guān)斷，并且節(jié)點(diǎn)NOO處于H1-Z狀態(tài)。
[0167]此外，當(dāng)控制信號B處于L水平時(shí)，水平位移器30-40的正輸出處于H水平，并且節(jié)點(diǎn)N03-N03 二者都處于H水平。因此，晶體管SW3-SW4關(guān)斷。
[0168]此外，當(dāng)節(jié)點(diǎn)N03-N04的電位處于H水平時(shí)，晶體管SW5-SW6接通。
[0169]因此，節(jié)點(diǎn)BAK02經(jīng)由晶體管SW5-SW6與節(jié)點(diǎn)B相連接，并且節(jié)點(diǎn)BAK02的電位處于5V。
[0170]當(dāng)在時(shí)間tl控制信號A被切換到H水平時(shí)，因?yàn)樗轿灰破?0-20的輸出電壓變?yōu)長水平，所以節(jié)點(diǎn)N01-N02的電位變成0V。此時(shí)，節(jié)點(diǎn)NOl從1V降到0V，節(jié)點(diǎn)N02從5V降到0V。這使晶體管SW1-SW2接通。
[0171]此時(shí)，由于節(jié)點(diǎn)A和節(jié)點(diǎn)B之間的晶體管SW1-SW2的主路徑(源極和漏極之間的路徑)處于接通狀態(tài)，所以電壓從節(jié)點(diǎn)A提供給節(jié)點(diǎn)B，并且節(jié)點(diǎn)B的電位從5V升高到1V。
[0172]在此，節(jié)點(diǎn)N01B-N02B分別取1V和5V的電位。
[0173]此外，如參照圖6描述的，控制信號B在時(shí)間t2開始從L水平升高，并且在時(shí)間t3切換到H水平。
[0174]這使水平位移器30-40的輸出端子30C-40C的輸出改變，使得節(jié)點(diǎn)N03-N04變?yōu)長水平并且晶體管SW3-SW4接通。
[0175]此外，此時(shí)，由于節(jié)點(diǎn)N03B-N04B的電位變?yōu)镠水平，所以晶體管SW5-SW6關(guān)斷。
[0176]結(jié)果，在時(shí)間t3，節(jié)點(diǎn)BAK02的連接從節(jié)點(diǎn)B改變到節(jié)點(diǎn)，因此節(jié)點(diǎn)BAK02的電位升高到1V。圖8A中的箭頭表示電壓從節(jié)點(diǎn)A提供給節(jié)點(diǎn)BAK02。
[0177]在此，盡管在圖8B中沒有示出由于節(jié)點(diǎn)BAK02的連接被再次切換回到節(jié)點(diǎn)B而隨后出現(xiàn)的切換操作，如圖6中所示，在時(shí)間t4，節(jié)點(diǎn)BAK02與節(jié)點(diǎn)B相連接。
[0178]在此，比較節(jié)點(diǎn)BAK02與節(jié)點(diǎn)B，節(jié)點(diǎn)B被加載了由漏極57、N阱52、p型襯底50等引起的相對較大的寄生電容，而節(jié)點(diǎn)BAK02僅被加載了晶體管SW2并且與這種寄生電容分開。因此，節(jié)點(diǎn)BAK02具有比節(jié)點(diǎn)B的負(fù)荷小的負(fù)荷。
[0179]因此，如圖8B中所示，如果節(jié)點(diǎn)N01-N02的電位變?yōu)?V，這使晶體管SW1-SW2 二者接通，則節(jié)點(diǎn)BAK02的電位比節(jié)點(diǎn)B的電位升高得更快。
[0180]因此，在時(shí)間t3，節(jié)點(diǎn)BAK02的電位與節(jié)點(diǎn)NOO的電位以基本相同的時(shí)間升高，并且基本在同一時(shí)間升高到10V。
[0181]因此，如果節(jié)點(diǎn)B處于其電位低于節(jié)點(diǎn)A的電位的狀態(tài)，并且通過將控制信號A驅(qū)動到H水平使開關(guān)電路100接通，則可以使N阱52的電位等于晶體管SW2中源極56的電位，這取晶體管SW1-SW2當(dāng)中較低的電位。
[0182]這使得能夠抑制開關(guān)電路100接通時(shí)在源極56 (P區(qū))和N阱52之間施加的正向偏壓，這抑制了閉鎖的產(chǎn)生。
[0183]因此，可以防止由于因閉鎖開關(guān)電路I變得不可控而發(fā)生無法預(yù)料的情況。
[0184]也就是說，與傳統(tǒng)的開關(guān)電路(見圖1)相比，根據(jù)第一實(shí)施例，開關(guān)電路100通過抑制閉鎖可以顯著提高操作可靠性。
[0185]在此，與晶體管SW2的N阱52相連接的節(jié)點(diǎn)BAK02與節(jié)點(diǎn)A相連接以如上所述使晶體管SW1-SW2接通的原因是，抑制晶體管SW1-SW2接通時(shí)在低電位的晶體管SW2產(chǎn)生閉鎖。
[0186]也就是說，使控制信號B具有如圖6中的時(shí)間t2和時(shí)間t4之間所示的時(shí)間段的H水平的原因是，抑制晶體管SW1-SW2接通時(shí)在低電位的晶體管SW2產(chǎn)生閉鎖。
[0187]因此，當(dāng)使晶體管SW1-SW2接通時(shí)，控制信號B的H水平時(shí)間段的末端(時(shí)間t4)被設(shè)定為早于在時(shí)間t5控制信號A回到L水平時(shí)的時(shí)間點(diǎn)。
[0188]此外，上面已經(jīng)描述了通過將節(jié)點(diǎn)BAK02與晶體管SW2的N阱52相連接以使晶體管SW1-SW2接通來抑制閉鎖。
[0189]如上所述，通過使節(jié)點(diǎn)BAK02 (N阱52)等于晶體管SW2的源極56的電位，防止了在源極56和N阱52之間產(chǎn)生正向偏壓。
[0190]執(zhí)行對這種正向偏壓的抑制直到節(jié)點(diǎn)B的電位等于節(jié)點(diǎn)BAK02的電位為止就足夠了，在此之后，節(jié)點(diǎn)BAK02不需要與節(jié)點(diǎn)A相連接。
[0191]因此，只需要在控制信號A的升高升高之后直到在節(jié)點(diǎn)B的電位等于節(jié)點(diǎn)BAK02的電位為止的時(shí)間段使與晶體管SW2的N阱52相連接的節(jié)點(diǎn)BAK02與節(jié)點(diǎn)A相連接，以使晶體管SW1-SW2接通。
[0192]因此，在時(shí)間t4，節(jié)點(diǎn)BAK02的連接又切換回到節(jié)點(diǎn)B (見圖6)。
[0193]通過如上所述正向偏壓產(chǎn)生風(fēng)險(xiǎn)消失之后，使節(jié)點(diǎn)BAK02的連接再次回到節(jié)點(diǎn)B，可以減小晶體管SW2的N講52的負(fù)荷，并且可以減小晶體管SW2的負(fù)荷。
[0194]在此，如果晶體管SW2的負(fù)荷不是問題，則節(jié)點(diǎn)BAK02的連接不需要在時(shí)間t4(見圖6)切換回到節(jié)點(diǎn)B，而是節(jié)點(diǎn)BAK02可以保持與節(jié)點(diǎn)A相連接，直到閃存800的操作結(jié)束。
[0195]此外，根據(jù)第一實(shí)施例的開關(guān)電路100可以抑制閉鎖的產(chǎn)生而不必在晶體管SW2周圍布置保護(hù)環(huán)，并且不必提供諸如充電泵的電源電路來補(bǔ)償在晶體管SW2的源極56和N阱52之間流過的電流。
[0196]因此，根據(jù)第一實(shí)施例的開關(guān)電路100可以被小型化，因?yàn)榭梢栽诓辉黾覮SI的面積的情況下有效抑制閉鎖的產(chǎn)生。
[0197]由于開關(guān)電路100被實(shí)施為LSI而不增加LSI面積，所以不僅可以使其小型化，而且還因?yàn)槭褂幂^少的半導(dǎo)體材料而可以抑制成本增加。
[0198]上文已經(jīng)描述了通過使與晶體管SW2的N阱52相連接的節(jié)點(diǎn)BAK02與節(jié)點(diǎn)A相連接以使晶體管SW1-SW2接通來抑制閉鎖。
[0199]如上所述，通過使節(jié)點(diǎn)BAK02 (N阱52)的電位等于晶體管SW2的源極56的電位，防止在源極56和N阱52之間生產(chǎn)正向偏壓。
[0200]然而，只要不使由源極56、N阱52和P型襯底50的PNP結(jié)構(gòu)成的寄生雙極晶體管接通，就可以允許正向偏壓。在此情況下，節(jié)點(diǎn)BAK02的電位升高可以落后于節(jié)點(diǎn)NOO的電位升高。
[0201]此外,相反地,節(jié)點(diǎn)BAK02的電位升高可以早出現(xiàn)于節(jié)點(diǎn)NOO的電位升高。
[0202]此外，在以上描述中，在正向偏壓產(chǎn)生風(fēng)險(xiǎn)消失之后，節(jié)點(diǎn)BAK02的連接又切換回到節(jié)點(diǎn)B。也就是說，已經(jīng)描述了當(dāng)節(jié)點(diǎn)B的電位等于節(jié)點(diǎn)BAK02的電位時(shí)節(jié)點(diǎn)BAK02的連接切換到節(jié)點(diǎn)B。
[0203]然而，只要不使由源極56、N阱52和P型襯底50的PNP結(jié)構(gòu)成的寄生雙極晶體管接通，就可以允許正向偏壓。在此情況下，在節(jié)點(diǎn)B的電位等于節(jié)點(diǎn)BAK02的電位之前，節(jié)點(diǎn)BAK02的連接可以切換回到節(jié)點(diǎn)B。
[0204]在此，在以上描述中，使用水平位移器10-40。然而，可以使用與水平位移器10-40類似地轉(zhuǎn)變電壓并且基本上執(zhí)行相同操作的其他電路，代替水平位移器10-40。
[0205]此外，在以上描述中，開關(guān)電路100被用于閃存800。然而，開關(guān)電路100可被用于閃存800以外的存儲器。例如，它可被用于閃存800以外的非易失性存儲器。
[0206]在此，在以上描述中，開關(guān)電路100的電位控制電路110的產(chǎn)生電路120包括如圖5中所示的三個反相器串聯(lián)連接的延遲元件122。然而，產(chǎn)生電路120的配置不局限于這種電路配置。例如，可以使用圖9中所示的產(chǎn)生電路120A，代替圖5中所示的產(chǎn)生電路120。
[0207]圖9是示出根據(jù)第一實(shí)施例的變形例的產(chǎn)生電路120A的示意圖。
[0208]產(chǎn)生電路120A使用包括分頻電路的計(jì)數(shù)器式延遲電路122A、以及反相器122B，代替圖5中所示的產(chǎn)生電路120的延遲元件122。
[0209]延遲電路122A接收控制信號A和內(nèi)部時(shí)鐘CLK作為輸入，通過對內(nèi)部時(shí)鐘CLK施加頻分來產(chǎn)生具有該內(nèi)部時(shí)鐘的整數(shù)倍的頻率的時(shí)鐘，并且將升高相對于內(nèi)部時(shí)鐘CLK被延遲的時(shí)鐘輸出到節(jié)點(diǎn)CB。
[0210]例如，如果通過頻分電路來產(chǎn)生頻率為內(nèi)部時(shí)鐘CLK的頻率的四倍的時(shí)鐘，則相對于輸入到延遲電路122A的內(nèi)部時(shí)鐘CLK的升高，輸出的升高可以被延遲內(nèi)部時(shí)鐘CLK的兩個周期。可以分別針對延遲電路122A和反相器122B設(shè)定延遲時(shí)間，使得延遲電路122A的延遲時(shí)間和反相器122B的延遲時(shí)間之和等于根據(jù)第一實(shí)施例的開關(guān)電路100中延遲元件122的延遲時(shí)間。
[0211]反相器122B將從延遲電路122A輸出到節(jié)點(diǎn)CB的信號反相，并且將該信號輸入到AND電路123的另一個輸入端子(在圖9中的下側(cè))。反相器122B的輸出與圖5中所示的延遲元件122的輸出相同。
[0212]如上所述，可以使用圖9中所示的產(chǎn)生電路120A代替圖5中所示的產(chǎn)生電路120。
[0213]〈第二實(shí)施例〉
[0214]圖10是示出根據(jù)第二實(shí)施例的開關(guān)電路200的示意圖。
[0215]根據(jù)第二實(shí)施例，除了晶體管SW1-SW2和水平位移器10-20以外，開關(guān)電路200還包括電位控制電路210。電位控制電路210包括晶體管SW3、Sff4, Sff5, SW6、水平位移器30-40和產(chǎn)生電路220。
[0216]也就是說，根據(jù)第二實(shí)施例的開關(guān)電路200具有產(chǎn)生電路220，代替根據(jù)第一實(shí)施例的開關(guān)電路100的產(chǎn)生電路120 (見圖5)。由于除了產(chǎn)生電路220以外，根據(jù)第二實(shí)施例的開關(guān)電路200具有與根據(jù)第一實(shí)施例的開關(guān)電路100相同的配置，所以相同的元件用相同的附圖標(biāo)記來表示，并且省略對它們的描述。
[0217]產(chǎn)生電路220包括輸入端子221、比較器222、分壓電路223、晶體管224、反相器225A、225B和225C、晶體管226、AND電路227和輸出端子228。
[0218]在此，比較器222是比較部的例子，晶體管224是第一開關(guān)的例子，并且晶體管226是第二開關(guān)的例子。此外，反相器225A-225C是延遲元件的例子，并且AND電路227是邏輯AND電路的例子。
[0219]產(chǎn)生電路220是以下電路，該電路用于如果當(dāng)晶體管SW1-SW2接通以使節(jié)點(diǎn)B與節(jié)點(diǎn)A相連接時(shí)節(jié)點(diǎn)B的電位升高一定的量，則將節(jié)點(diǎn)BAK02的連接從節(jié)點(diǎn)A切換回到節(jié)點(diǎn)B。
[0220]輸入端子221是接收控制信號A作為輸入的端子。與輸入端子10A-20A類似，輸入端子221與產(chǎn)生電路220外部的水平位移器10-20的輸入端子10A-20A相連接，并且接收控制信號A作為輸入。此外，輸入端子221與比較器222的控制端子、晶體管224的柵極以及產(chǎn)生電路220中AND電路227的輸入端子之一(在圖10中上側(cè))相連接。
[0221]比較器222具有與分壓電路223的輸出端子(一對電阻器的中點(diǎn))相連接的非反相輸入端子、以及接收參考電壓作為輸入以保持該參考電位的反相輸入端子。比較器222的輸出端子經(jīng)由節(jié)點(diǎn)C與晶體管226的柵極相連接。
[0222]分壓電路223包括一對電阻器。該對電阻器串聯(lián)連接，并且作為分壓電路223的輸出端子的該對電阻器的中點(diǎn)與比較器222的非反相輸入端子相連接。
[0223]該對電阻器中處于分壓電路223中高電位側(cè)的電阻器的與中點(diǎn)相反的端子(圖10中的上端子)與節(jié)點(diǎn)B相連接。此外，處于低電位側(cè)的電阻器的與中點(diǎn)相反的端子(圖10中的下端子)接地以保持在地(GND)電位。分壓電路223分割節(jié)點(diǎn)B的電位，并且在其輸出端子獲得的分割電壓被輸入到比較器222的非反相輸入端子。在此，將分壓電路223的輸出端子和比較器222的非反相輸入端子之間的電位點(diǎn)稱為“節(jié)點(diǎn)B-DIV”。
[0224]晶體管224是P型M0SFET，并且其源極與電源VDD相連接，其柵極與輸入端子221相連接，其漏極與晶體管226的漏極相連接。
[0225]反相器225A的輸入端子與晶體管224的漏極和晶體管226的漏極之間的點(diǎn)相連接。此外，反相器225A的輸入端子與反相器225B的輸出端子相連接。也就是說，反相器225A-225B形成正反饋連接。
[0226]反相器225A的輸出端子與反相器225B的輸入端子和反相器225C的輸入端子相連接。
[0227]反相器225B的輸入端子與反相器225A的輸出端子相連接，并且其輸出端子與晶體管224的漏極和晶體管226的漏極之間的點(diǎn)以及反相器225A的輸入端子相連接。
[0228]反相器225C的輸入端子與反相器225A的輸出端子和反相器225B的輸入端子相連接，并且其輸出端子與AND電路227的另一個輸入端子(在圖10中下側(cè))相連接。
[0229]晶體管226是η型M0SFET，并且其漏極與晶體管224的漏極相連接，其柵極與比較器222的輸出端子相連接，并且其源極接地。
[0230]AND電路227的輸入端子之一(在圖10中上側(cè))與輸入端子221相連接，另一個輸入端子(在圖10中下側(cè))與反相器225C的輸出端子相連接，并且其輸出端子與輸出端子228相連接。
[0231]輸出端子228與產(chǎn)生電路220中的AND電路227的輸出端子相連接，并且與產(chǎn)生電路220外部的水平位移器30-40的輸入端子30Α-40Α相連接。
[0232]接下來，將使用圖11描述包括產(chǎn)生電路220的開關(guān)電路200的操作。
[0233]圖11是示出開關(guān)電路200的操作的示意圖。
[0234]在控制信號A處于L水平的初始狀態(tài)下，晶體管SW1-SW2關(guān)斷，節(jié)點(diǎn)B的電位處于5V，并且節(jié)點(diǎn)B-DIV的電位處于a。在此，節(jié)點(diǎn)B-DIV的電位α是通過由分壓電路230分割5V的節(jié)點(diǎn)B的電位而獲得的值，該值是比比較器222的參考電位低的值。
[0235]此時(shí)，比較器222輸出L水平，因?yàn)楣?jié)點(diǎn)B-DIV的電位α低于比較器222的參考電位。因此，節(jié)點(diǎn)C變成L水平。
[0236]此外，由于節(jié)點(diǎn)C處于L水平，所以晶體管226變?yōu)殛P(guān)斷。此外，此時(shí)，由于控制信號A處于L水平，所以晶體管224接通。因此，在該初始狀態(tài)下，節(jié)點(diǎn)D變成H水平。此外，由于節(jié)點(diǎn)D處于H水平，所以節(jié)點(diǎn)E處于H水平。
[0237]此外，由于AND電路227接收L水平的控制信號A和節(jié)點(diǎn)E的H水平信號作為輸入，所以在初始狀態(tài)下AND電路227的輸出變?yōu)長水平。因此，在初始狀態(tài)下，控制信號B處于L水平。
[0238]此外，當(dāng)控制信號B處于L水平時(shí)，晶體管SW3-SW4關(guān)斷并且晶體管SW5-SW6接通，因此節(jié)點(diǎn)BAK02與節(jié)點(diǎn)B相連接。因此，在初始狀態(tài)下，節(jié)點(diǎn)BAK02的電位處于5V。
[0239]上文描述了在控制信號A升高之前的初始狀態(tài)下節(jié)點(diǎn)的電位。
[0240]接下來將描述當(dāng)控制信號A升高到H水平時(shí)開關(guān)電路200的操作。下文中用圖11中所示的箭頭表示由控制信號A升高引起的節(jié)點(diǎn)的一系列變化。
[0241]如果控制信號A升高到H水平，則水平位移器10-20的輸出改變，節(jié)點(diǎn)N01-N02的電位變?yōu)長水平，因此晶體管SW1-SW2變?yōu)榻油?。這使節(jié)點(diǎn)B的電位從5V開始升高。節(jié)點(diǎn)B的電位升高到10V。
[0242]此外，如果控制信號A升高到H水平，則晶體管224變?yōu)殛P(guān)斷。此外，如果控制信號A升高到H水平，則由于AND電路227接收H水平的控制信號A和H水平的節(jié)點(diǎn)E的電位作為輸入，所以控制信號B升高。
[0243]如果控制信號B以這種方式隨著控制信號A的升高而升高，則由于節(jié)點(diǎn)N03-N04的電位變?yōu)長水平，所以水平位移器30-40的輸出改變，晶體管SW3-SW4變?yōu)榻油?，并且晶體管SW5-SW6變?yōu)殛P(guān)斷。因此，節(jié)點(diǎn)BAK02與節(jié)點(diǎn)A相連接，并且節(jié)點(diǎn)BAK02的電位升高到10V。
[0244]此外，節(jié)點(diǎn)B的電位開始升高，分壓電路223的輸出開始升高，并且如果節(jié)點(diǎn)B-DIV的電位變得大于比較器222的參考電位，則節(jié)點(diǎn)C的電位變?yōu)镠水平，并且晶體管226變?yōu)榻油?。因此，?jié)點(diǎn)B-DIV的電位升高到β。電位β是當(dāng)節(jié)點(diǎn)B的電位變?yōu)?V時(shí)在分壓電路230的輸出端子處獲得的電位。
[0245]如果晶體管226通過處于關(guān)斷狀態(tài)的晶體管224而接通，則節(jié)點(diǎn)D的電位下降到L水平。
[0246]此外，這使得當(dāng)由反相器225Α和225C引起的延遲時(shí)間已經(jīng)過去時(shí)，節(jié)點(diǎn)E的電位變?yōu)長水平。
[0247]此外，如果節(jié)點(diǎn)E變?yōu)長水平，則由于AND電路227接收H水平的控制信號A和L水平的節(jié)點(diǎn)E的電位作為輸入而AND電路227的輸出變?yōu)長水平。這使節(jié)點(diǎn)B的電位下降到L水平。
[0248]如果控制信號B下降到L水平，則由于節(jié)點(diǎn)Ν03-Ν04的電位變?yōu)镠水平而水平位移器30-40的輸出改變，晶體管SW3-SW4變?yōu)殛P(guān)斷并且晶體管SW5-SW6變?yōu)榻油āＲ虼?，?jié)點(diǎn)ΒΑΚ02與節(jié)點(diǎn)B相連接。
[0249]這使得節(jié)點(diǎn)ΒΑΚ02的電位等于節(jié)點(diǎn)B的電位，其已經(jīng)從控制信號A還沒有開始升高時(shí)所取的電位(5V)升高，并且最終達(dá)到與節(jié)點(diǎn)A的電位相等的1V。在此，存在以下情況:節(jié)點(diǎn)B的電位沒有達(dá)到10V，而是例如達(dá)到與節(jié)點(diǎn)A平衡的大約9V。在此情況下，節(jié)點(diǎn)ΒΑΚ02的電位變?yōu)榇蠹s9V。
[0250]如上所述，與根據(jù)第一實(shí)施例的控制信號B類似，控制信號B響應(yīng)于控制信號A升高到H水平而升高到H水平，然后在控制信號A停留在H水平期間(控制信號A已經(jīng)升高并且節(jié)點(diǎn)B達(dá)到預(yù)定電位之后)下降到L水平。
[0251]從控制信號A的升高開始的預(yù)定時(shí)間被設(shè)定為等于根據(jù)第一實(shí)施例的開關(guān)電路100的產(chǎn)生電路120中包括的延遲元件122和AND電路123給予信號的延遲時(shí)間。
[0252]也就是說，控制信號A從輸入端子221穿過產(chǎn)生電路220到輸出端子228的時(shí)間被設(shè)定為等于根據(jù)第一實(shí)施例的開關(guān)電路100的產(chǎn)生電路120中包括的延遲元件122和AND電路123給予信號的延遲時(shí)間。
[0253]當(dāng)使開關(guān)電路200接通時(shí)，節(jié)點(diǎn)B的電位升聞比節(jié)點(diǎn)NOO的電位升聞落后開關(guān)電路200接通之后不久的預(yù)定時(shí)間段。
[0254]為了抑制在此期間產(chǎn)生閉鎖，提供產(chǎn)生電路220。
[0255]產(chǎn)生電路220是基于如下觀念而提供的電路:如果當(dāng)晶體管SW1-SW2接通以使節(jié)點(diǎn)B與節(jié)點(diǎn)A相連接時(shí)，只要節(jié)點(diǎn)B的電位升高一定量，節(jié)點(diǎn)BAK02的連接就從節(jié)點(diǎn)A切換回到節(jié)點(diǎn)B，那么就不產(chǎn)生閉鎖。
[0256]如上所述，在根據(jù)第二實(shí)施例的開關(guān)電路200中，與根據(jù)第一實(shí)施例的開關(guān)電路100類似，如果節(jié)點(diǎn)B處于其電位低于節(jié)點(diǎn)A的電位的狀態(tài)，并且通過將控制信號A驅(qū)動到H水平而使開關(guān)電路200接通，則可以使N阱52的電位等于晶體管SW2中源極56的電位，該電位取晶體管SW1-SW2當(dāng)中較低的電位。
[0257]這使得可以抑制開關(guān)電路200接通時(shí)在源極56 (p區(qū))和N阱52之間施加的正向偏壓，從而抑制閉鎖的產(chǎn)生。
[0258]因此，可以防止由于開關(guān)電路200因閉鎖導(dǎo)致變得不可控而出現(xiàn)的不可預(yù)知的情況。
[0259]也就是說，與傳統(tǒng)的開關(guān)電路I (見圖1)相比，根據(jù)第二實(shí)施例的開關(guān)電路200以通過抑制閉鎖而顯著提高操作可靠性。
[0260]此外，根據(jù)第二實(shí)施例的開關(guān)電路200可以抑制閉鎖的產(chǎn)生而不必在晶體管SW2周圍布置保護(hù)環(huán)，也不必提供諸如充電泵的電源電路來補(bǔ)償晶體管SW2的源極56和N阱52之間流過的電流。
[0261]因此，根據(jù)第二實(shí)施例的開關(guān)電路200可以被小型化，因?yàn)榭梢栽诓辉黾覮SI面積的情況下有效抑制閉鎖的產(chǎn)生。
[0262]由于開關(guān)電路200被實(shí)施為LSI而不增加LSI面積，所以它不僅可以被小型化，而且由于使用較少的半導(dǎo)體材料而還可以抑制成本增加。
[0263]在此，已經(jīng)描述了產(chǎn)生電路220的比較器222的反相輸入端子接收參考電壓作為輸入，以保持參考電位。該參考電壓由在開關(guān)電路200外部提供的電壓產(chǎn)生。
[0264]然而，產(chǎn)生電路220的比較器222的反相輸入端子可以接收例如通過分割節(jié)點(diǎn)A的電位獲得的另一個參考電壓作為輸入。在此情況下，可以在開關(guān)電路200中產(chǎn)生該參考電壓。
[0265]<第三實(shí)施例>
[0266]圖12是示出根據(jù)第三實(shí)施例的開關(guān)電路300的示意圖。
[0267]除了晶體管SW1-SW2和水平位移器10_20以外，開關(guān)電路300還包括電位控制電路310。根據(jù)第三實(shí)施例的開關(guān)電路300具有替換根據(jù)第一實(shí)施例的開關(guān)電路100的電位控制電路110的電位控制電路310。由于其他元件基本上與根據(jù)第一實(shí)施例的開關(guān)電路100中的相同，所以用相同的附圖標(biāo)記表示相同的元件，并且省略對它們的描述。
[0268]電位控制電路310包括晶體管SW3、Sff4, SW5和SW6。
[0269]晶體管SW3、SW4、SW5和SW6以該順序連接在節(jié)點(diǎn)A和節(jié)點(diǎn)B之間。
[0270]晶體管SW3、SW4、SW5和SW6與晶體管SW1-SW2 —樣都是P型M0SFET，并且被用作開關(guān)元件。
[0271]晶體管SW3的源極與節(jié)點(diǎn)A相連接，漏極與晶體管SW4的源極相連接，并且柵極與水平位移器10的正輸出端子1C相連接。也就是說，晶體管SW3的柵極與節(jié)點(diǎn)NOl相連接。在此，晶體管SW3的源極與阱相互連接。
[0272]晶體管SW4的源極與晶體管SW3的漏極相連接，漏極與晶體管SW5的源極和晶體管SW2的阱相連接，并且柵極與水平位移器20的輸出端子20C相連接。也就是說，晶體管SW4的柵極與節(jié)點(diǎn)N02相連接。在此，晶體管SW4的漏極與阱相互連接。
[0273]此外，將晶體管SW3的漏極與晶體管SW4的源極相連接的電位點(diǎn)被稱為“節(jié)點(diǎn)N05”。
[0274]此外，將晶體管SW4的漏極與晶體管SW2的阱和晶體管SW5的源極相連接的電位點(diǎn)被稱為“節(jié)點(diǎn)BAK02，，。
[0275]晶體管SW5的源極在節(jié)點(diǎn)BAK02與晶體管SW4的漏極和晶體管SW2的阱相連接，漏極與晶體管SW6的源極相連接，并且柵極與水平位移器10的負(fù)輸出端子1C相連接。在此，晶體管SW5的源極和阱相互連接。
[0276]此外，將晶體管SW5的漏極與晶體管SW6的源極相連接的電位點(diǎn)被稱為“節(jié)點(diǎn)N06”。
[0277]晶體管SW6的源極與晶體管SW5的漏極相連接，漏極與節(jié)點(diǎn)B相連接，柵極與水平位移器20的負(fù)輸出端子20C相連接。也就是說，晶體管SW6的柵極與節(jié)點(diǎn)N02B相連接。在此，晶體管SW6的漏極和阱相互連接。
[0278]在如上所述的開關(guān)電路300中，如果控制信號A升高到H水平，則水平位移器10-20的輸出改變，節(jié)點(diǎn)N01-N02的電位變?yōu)長水平，因此節(jié)點(diǎn)N01B-N02B變?yōu)镠水平。
[0279]如果節(jié)點(diǎn)N01-N02的電位變?yōu)長水平，則晶體管SW1-SW2接通，節(jié)點(diǎn)A和節(jié)點(diǎn)B相互連接，并且晶體管SW3-SW4變?yōu)榻油?。此外，如果?jié)點(diǎn)N01B-N02B的電位變?yōu)镠水平，則晶體管SW5-SW6變?yōu)殛P(guān)斷。
[0280]因此，如果控制信號A變?yōu)镠水平，則節(jié)點(diǎn)BAK02與節(jié)點(diǎn)A相連接。
[0281]也就是說，如果晶體管SW1-SW2接通，則具有低電位的晶體管SW2的N阱52的電位(見圖8A)可以被設(shè)定為等于源極56的電位。
[0282]這使得可以抑制開關(guān)電路300接通時(shí)在源極56 (p區(qū))和N阱52之間施加的正向偏壓，從而抑制閉鎖的產(chǎn)生。
[0283]此外，如果控制信號A從H水平下降到L水平，則水平位移器10-20改變，節(jié)點(diǎn)N01-N02的電位變?yōu)镠水平，并且節(jié)點(diǎn)N01B-N02B的電位變?yōu)長水平。
[0284]如果節(jié)點(diǎn)N01-N02的電位變?yōu)镠水平，則晶體管SW1-SW2關(guān)斷，節(jié)點(diǎn)A和節(jié)點(diǎn)B斷開，并且晶體管SW3-SW4變?yōu)殛P(guān)斷。此外，如果節(jié)點(diǎn)N01B-N02B的電位變?yōu)長水平，則晶體管SW5-SW6變?yōu)榻油ā?br> [0285]因此，如果控制信號A變?yōu)長水平，則節(jié)點(diǎn)BAK02與節(jié)點(diǎn)B相連接。
[0286]這使得能夠抑制開關(guān)電路300接通時(shí)在源極56 (p區(qū))和N阱52之間施加的正向偏壓，從而抑制閉鎖的產(chǎn)生。
[0287]因此，可以防止由于開關(guān)電路300因閉鎖導(dǎo)致變得不可控而出現(xiàn)的不可預(yù)知的情況。
[0288]也就是說，與傳統(tǒng)的開關(guān)電路I (見圖1)相比，根據(jù)第三實(shí)施例的開關(guān)電路300通過抑制閉鎖而顯著提高操作可靠性。
[0289]此外，根據(jù)第三實(shí)施例的開關(guān)電路300可以抑制閉鎖的產(chǎn)生而不必在晶體管SW2周圍布置保護(hù)環(huán)，也不必提供諸如充電泵的電源電路來補(bǔ)償晶體管SW2的源極56和N阱52之間流過的電流。
[0290]因此，根據(jù)第三實(shí)施例的開關(guān)電路300可以被小型化，因?yàn)榭梢栽诓辉黾覮SI面積的情況下有效抑制閉鎖的產(chǎn)生。
[0291]由于開關(guān)電路300被實(shí)施為LSI而不增加LSI面積，所以它不僅可以被小型化，而且由于使用較少的半導(dǎo)體材料而還可以抑制成本增加。
[0292]〈第四實(shí)施例〉
[0293]圖13是示出根據(jù)第四實(shí)施例的開關(guān)電路400的示意圖。
[0294]開關(guān)電路400包括晶體管SW1-SW2、水平位移器10_20、電位控制電路310和延遲元件420。根據(jù)第四實(shí)施例的開關(guān)電路400具有插入在開關(guān)電路300的晶體管SWl的柵極和節(jié)點(diǎn)NOl之間的延遲元件420。由于其他元件基本上與根據(jù)第一實(shí)施例的開關(guān)電路100中的相同，所以使用相同的附圖標(biāo)記表示相同的元件，并且省略對它們的描述。
[0295]在此，將延遲元件420和晶體管SWl的柵極之間的電位點(diǎn)稱為“節(jié)點(diǎn)NOl-delay”。
[0296]圖14是示出根據(jù)第四實(shí)施例的開關(guān)電路400的操作的示意圖。
[0297]圖14 示出控制信號 A、節(jié)點(diǎn) A、N0UN01-延遲(NOl-delay)、NO IB, NOO, N05、N02、N02B、N06、BAK02和B的電位的時(shí)間性變化。
[0298]如圖14中所示，在初始狀態(tài)下(在時(shí)間t0)，控制信號A處于L水平，因此開關(guān)SW1-SW2斷開并且節(jié)點(diǎn)NOO處于H1-Z狀態(tài)。
[0299]此夕卜，當(dāng)節(jié)點(diǎn)N01-N02的電位處于H水平(10V、5V)時(shí)，晶體管SW3-SW4關(guān)斷。此夕卜，節(jié)點(diǎn)N01B-N02B的電位處于L (OV)水平，并且晶體管SW5-SW6接通。
[0300]因此，節(jié)點(diǎn)BAK02經(jīng)由晶體管SW5-SW6與節(jié)點(diǎn)B相連接，并且節(jié)點(diǎn)BAK02的電位處于5V。
[0301]當(dāng)控制信號A在時(shí)間tl切換到H水平時(shí)，水平位移器10-20的輸出電壓改變，節(jié)點(diǎn)N01-N02的電位變?yōu)?V，節(jié)點(diǎn)NOlB的電位變?yōu)?0V，并且節(jié)點(diǎn)N02B的電位變?yōu)?V。此時(shí)，節(jié)點(diǎn)NOl從1V下降至IJ 0V，節(jié)點(diǎn)N02從5V下降到OV。
[0302]這使晶體管SW2接通并且使節(jié)點(diǎn)NOO與節(jié)點(diǎn)B相連接，因此節(jié)點(diǎn)NOO的電位從H1-Z改變到節(jié)點(diǎn)B的電位或者5V。
[0303]此外，晶體管SW3-SW4變?yōu)榻油ú⑶揖w管SW5-SW6變?yōu)殛P(guān)斷。因此，節(jié)點(diǎn)BAK02與節(jié)點(diǎn)A相連接，并且節(jié)點(diǎn)BAK02的電位在時(shí)間til升高到10V。
[0304]在此，由于晶體管SW5-SW6變?yōu)殛P(guān)斷，所以節(jié)點(diǎn)N06在時(shí)間til之后變?yōu)镠i_Z。
[0305]此外，延遲元件420接收節(jié)點(diǎn)NOl的電位作為輸入，并且以一些延遲將其輸出到節(jié)點(diǎn)NOl-delay。延遲時(shí)間為時(shí)間tl和時(shí)間tl2之間的時(shí)間段。
[0306]由于節(jié)點(diǎn)NOl-delay的電位在時(shí)間tl2開始從1V下降并且在時(shí)間tl3變?yōu)?V，所以晶體管SWl在時(shí)間tl3變?yōu)榻油?。這使節(jié)點(diǎn)NOO與節(jié)點(diǎn)A相連接，因此節(jié)點(diǎn)NOO的電位在時(shí)間tl3升高。
[0307]此外，當(dāng)晶體管SWl在時(shí)間tl3變?yōu)榻油〞r(shí)，節(jié)點(diǎn)B與節(jié)點(diǎn)A相連接，并且節(jié)點(diǎn)B的電位開始升高到1V。
[0308]如上所述，在根據(jù)第四實(shí)施例的開關(guān)電路400中，節(jié)點(diǎn)BAK02在時(shí)間til與節(jié)點(diǎn)A相連接，以升高節(jié)點(diǎn)BAK02的電位，然后晶體管SWl在時(shí)間tl3變?yōu)榻油ā?br> [0309]換句話說，在晶體管SWl在時(shí)間113接通之前，節(jié)點(diǎn)BAK02在時(shí)間111與節(jié)點(diǎn)A相連接，以預(yù)先升高節(jié)點(diǎn)BAK02的電位。
[0310]因此，當(dāng)節(jié)點(diǎn)B處于其電位低于節(jié)點(diǎn)A的電位的狀態(tài)并且通過將控制信號A驅(qū)動到H水平而時(shí)開關(guān)電路400接通時(shí)，可以使N阱52的電位等于晶體管SW2中節(jié)點(diǎn)A的電位，該電位取晶體管SW1-SW2當(dāng)中的較低電位。
[0311]由于當(dāng)晶體管SWl在時(shí)間tl3接通時(shí)，N阱52的電位已經(jīng)達(dá)到與節(jié)點(diǎn)A相同的電位，所以可以更可靠地抑制在源極56 (P區(qū))和N阱52之間施加的正向偏壓，從而更可靠地抑制閉鎖的產(chǎn)生。
[0312]因此，可以防止由于開關(guān)電路400因閉鎖導(dǎo)致變得不可控而出現(xiàn)的不可預(yù)知的情況。
[0313]也就是說，與傳統(tǒng)的開關(guān)電路I (見圖1)相比，根據(jù)第四實(shí)施例的開關(guān)電路400通過抑制閉鎖而顯著提高操作可靠性。
[0314]此外，根據(jù)第四實(shí)施例的開關(guān)電路400可以抑制閉鎖的產(chǎn)生而不必在晶體管SW2周圍布置保護(hù)環(huán)，也不必提供諸如充電泵的電源電路來補(bǔ)償晶體管SW2的源極56和N阱52之間流過的電流。
[0315]因此，根據(jù)第四實(shí)施例的開關(guān)電路400可以被小型化，因?yàn)榭梢栽诓辉黾覮SI面積的情況下有效抑制閉鎖的產(chǎn)生。
[0316]由于開關(guān)電路400被實(shí)施為LSI而不增加LSI面積，所以它不僅可以被小型化，而且由于使用較少的半導(dǎo)體材料而還可以抑制成本增加。
[0317]〈第五實(shí)施例〉
[0318]圖15是示出根據(jù)第五實(shí)施例的開關(guān)電路500的示意圖。
[0319]除了晶體管SW1-SW2和水平位移器10-20以外，開關(guān)電路500還包括電位控制電路510。根據(jù)第五實(shí)施例的開關(guān)電路500具有代替根據(jù)第三實(shí)施例的開關(guān)電路300的電位控制電路310的電位控制電路510。此外，通過該替換，晶體管SWl的阱與電位控制電路510
相連接。
[0320]由于其他元件基本上與根據(jù)第三實(shí)施例的開關(guān)電路300中的相同，所以用相同的附圖標(biāo)記表示相同的元件，并且省略對它們的描述。在此，圖15還示出閃存800的控制電路 808。
[0321]電位控制電路510包括晶體管SW3、Sff4, Sff5, Sff6, Sff7, Sff8, SW9和SW10、水平位移器511、512、521和522、AND電路513-514以及反相器515。
[0322]晶體管SW3、SW4、SW5和SW6以該順序連接在節(jié)點(diǎn)A和節(jié)點(diǎn)B之間。
[0323]晶體管SW3、SW4、SW5和SW6與晶體管SW1-SW2 —樣都是P型M0SFET，并且被用作開關(guān)元件。
[0324]類似地，晶體管SW7、Sff8, SW9和SWlO以該順序連接在節(jié)點(diǎn)A和節(jié)點(diǎn)B之間。
[0325]晶體管SW7、Sff8, SW9和SWlO與晶體管SW1-SW2 —樣都是P型M0SFET，并且被用作開關(guān)元件。
[0326]晶體管SW3的源極與節(jié)點(diǎn)A相連接，漏極與晶體管SW4的源極相連接，并且柵極與水平位移器512的正輸出端子512C相連接。在此，將連接晶體管SW3的柵極和水平位移器512的正輸出端子512C的電位點(diǎn)稱為“節(jié)點(diǎn)N012”。在此，晶體管SW3的源極和阱相互連接。
[0327]晶體管SW4的源極與晶體管SW3的漏極相連接，漏極與晶體管SW5的源極和晶體管SW2的阱相連接，并且柵極與水平位移器522的正輸出端子522C相連接。
[0328]在此，將連接晶體管SW4的柵極和水平位移器522的輸出端子522C的電位點(diǎn)稱為“節(jié)點(diǎn)N022”。在此，晶體管SW4的漏極和阱相互連接。
[0329]此外，將連接晶體管SW3的漏極與晶體管SW4的源極的電位點(diǎn)稱為“節(jié)點(diǎn)N05”。
[0330]此外，將連接晶體管SW4的漏極與晶體管SW2的阱和晶體管SW5的源極的電位點(diǎn)稱為“節(jié)點(diǎn)BAK02”。
[0331]晶體管SW5的源極在節(jié)點(diǎn)BAK02與晶體管SW4的漏極和晶體管SW2的阱相連接，漏極與晶體管SW6的源極相連接，并且柵極與水平位移器512的輸出端子512C相連接。
[0332]在此，將連接晶體管SW5的柵極和水平位移器512的負(fù)輸出端子512C的電位點(diǎn)稱為“節(jié)點(diǎn)N012B”。在節(jié)點(diǎn)N012B，輸出與節(jié)點(diǎn)N012的相位反相的電位。也就是說，由于水平位移器512的差分輸出，在節(jié)點(diǎn)NO 12和N012B之間產(chǎn)生電位。在此，晶體管SW5的源極和阱相互連接。
[0333]此外，將晶體管SW5的漏極與晶體管SW6的源極相連接的電位點(diǎn)稱為“節(jié)點(diǎn)N06”。
[0334]晶體管SW6的源極與晶體管SW5的漏極相連接，漏極與節(jié)點(diǎn)B相連接，柵極與水平位移器522的負(fù)輸出端子522C相連接。在此，將連接晶體管SW6的柵極與水平位移器522的負(fù)輸出端子522C的電位點(diǎn)稱為“節(jié)點(diǎn)N022B”。在節(jié)點(diǎn)N022B，輸出與節(jié)點(diǎn)N022的相位反相的電位。也就是說，由于水平位移器522的差分輸出，在節(jié)點(diǎn)N022和N022B之間產(chǎn)生電位。在此，晶體管SW6的漏極和阱相互連接。
[0335]晶體管SW7的源極與節(jié)點(diǎn)A相連接，漏極與晶體管SW8的源極相連接，柵極與水平位移器511的正輸出端子511C相連接。在此，將連接晶體管SW7的柵極與水平位移器511的負(fù)輸出端子511C的電位點(diǎn)稱為“節(jié)點(diǎn)N011B”。在此，晶體管SW7的源極和阱相互連接。
[0336]晶體管SW8的源極與晶體管SW7的漏極相連接，漏極與晶體管SW9的源極和晶體管SWl的阱相連接，柵極與水平位移器521的正輸出端子521C相連接。
[0337]在此，將連接晶體管SW8的柵極與水平位移器521的輸出端子521C的電位點(diǎn)稱為“節(jié)點(diǎn)N021B”。在此，晶體管SW8的漏極與阱相互連接。
[0338]此外，將連接晶體管SW7的漏極與晶體管SW8的源極的電位點(diǎn)稱為“節(jié)點(diǎn)N09”。
[0339]此外，將連接晶體管SW8的漏極與晶體管SWl的阱和晶體管SW9的源極的電位點(diǎn)稱為“節(jié)點(diǎn)BAK01”。
[0340]晶體管SW9的源極在節(jié)點(diǎn)BAKOl與晶體管SW8的漏極和晶體管SWl的阱相連接，漏極與晶體管SWlO的源極相連接，柵極與水平位移器511的負(fù)輸出端子511C相連接。
[0341]在此，將連接晶體管XW9的柵極與水平位移器511的輸出端子51IC的電位點(diǎn)稱為“節(jié)點(diǎn)N011”。在節(jié)點(diǎn)N011B，輸出與節(jié)點(diǎn)NOll的相位反相的電位。也就是說，由于水平位移器511的差分輸出，在節(jié)點(diǎn)NOll和NOllB之間產(chǎn)生電位差。在此，晶體管SW9的源極和阱相互連接。
[0342]此外，將連接晶體管SW9的漏極與晶體管SWlO的源極的電位點(diǎn)稱為“節(jié)點(diǎn)N10”。
[0343]晶體管SWlO的源極與晶體管SW9的漏極相連接，漏極與節(jié)點(diǎn)B相連接，柵極與水平位移器521的正輸出端子521C相連接。在此，將連接晶體管XWlO的柵極與水平位移器521的輸出端子521C的電位點(diǎn)稱為“節(jié)點(diǎn)N021”。在此，晶體管SWlO的漏極和阱相互連接。在節(jié)點(diǎn)N021B處，輸出與節(jié)點(diǎn)N021的相位反相的電位。也就是說，由于水平位移器521的差分輸出，在節(jié)點(diǎn)N021和N021B之間產(chǎn)生電位差。
[0344]AND電路513分別連接在水平位移器511的輸入端子51IA和水平位移器521的輸入端子521A的輸入側(cè)。也就是說，AND電路513的輸出端子與水平位移器511的輸入端子51IA和水平位移器521的輸入端子52IA相連接。
[0345]AND電路513的一對輸入端子分別接收控制信號A和模式信號M0DE_AB作為輸入。AND電路513輸出控制信號A和模式信號M0DE_AB的邏輯AND。
[0346]在此，模式信號M0DE_A是用于設(shè)定從閃存800的控制電路808輸出的模式的信號，模式信號M0DE_AB是在反相器515反相的模式信號MODE-A的反相信號,其被用于選擇從節(jié)點(diǎn)B向節(jié)點(diǎn)A提供電壓的模式。當(dāng)選擇用于從節(jié)點(diǎn)B向節(jié)點(diǎn)A提供電壓的模式時(shí)，控制電路808將模式信號M0DE_A設(shè)定為L水平。結(jié)果，反相器515將L水平的模式信號M0DE_A反相為H水平的模式信號M0DE_AB，模式信號M0DE_AB被輸入到AND電路513。
[0347]因此，如果H水平的模式信號M0DE_AB被輸入到AND電路513，則水平位移器
511-521轉(zhuǎn)變到可由控制信號A操作的狀態(tài)。
[0348]AND電路514分別連接在水平位移器512的輸入端子512A和水平位移器522的輸入端子522A的輸入側(cè)。也就是說，AND電路514的輸出端子與水平位移器512的輸入端子512A和水平位移器522的輸入端子522A相連接。
[0349]AND電路514的一對輸入端子分別接收控制信號A和模式信號M0DE_AB作為輸入。AND電路514輸出控制信號A和模式信號M0DE_AB的邏輯AND。
[0350]在此，模式信號M0DE_A是用于設(shè)定從閃存800的控制電路808輸出的模式的信號，與第一至第四實(shí)施例類似，其被用于選擇從節(jié)點(diǎn)A向節(jié)點(diǎn)B提供電壓的模式。當(dāng)用于從節(jié)點(diǎn)A向節(jié)點(diǎn)B提供電壓的模式時(shí)，控制電路808將模式信號M0DE_A設(shè)定為H水平。
[0351]因此，如果H水平的模式信號M0DE_A被輸入到AND電路514，則水平位移器
512-522轉(zhuǎn)變到可由控制信號A操作的狀態(tài)。
[0352]反相器515與從控制電路808的輸出端子和AND電路514的另一個輸入端子(在圖15中下側(cè))之間的連接分出的導(dǎo)線相連接，其輸入端子與控制電路808的輸出端子相連接。反相器515的輸出端子與AND電路513的另一個輸入端子(在圖15中下側(cè))相連接。
[0353]反相器515確定從控制電路808輸出的模式信號M0DE_A，以將其輸入到AND電路513的另一個輸入端子(在圖15中下側(cè))作為模式信號M0DE_AB。
[0354]在根據(jù)第五實(shí)施例的開關(guān)電路500中，如果模式信號M0DE_A處于H水平，則控制信號A驅(qū)動水平位移器512-522，并且晶體管SW3、SW4、SW5和SW6控制節(jié)點(diǎn)BAK02的電位。
[0355]在此情況下，該操作基本上與根據(jù)第三實(shí)施例的開關(guān)電路300的操作(見圖12)相同。
[0356]此外，如果模式信號M0DE_A處于L水平,則控制信號A驅(qū)動水平位移器511-521,并且晶體管SW7、Sff8, SW9和SWlO控制晶體管SWl的節(jié)點(diǎn)BAKOl的電位。
[0357]如果節(jié)點(diǎn)B具有比節(jié)點(diǎn)A高的電位，則當(dāng)從節(jié)點(diǎn)B向節(jié)點(diǎn)A提供電壓時(shí)，模式信號M0DE_A被設(shè)定為L水平。這是例如當(dāng)閃存500的寫(PGM)操作完成并且節(jié)點(diǎn)B的電位處于10V，并且節(jié)點(diǎn)B的電位需要降低回到初始狀態(tài)以用于讀操作時(shí)出現(xiàn)的操作。
[0358]例如，當(dāng)節(jié)點(diǎn)B處于1V時(shí)，節(jié)點(diǎn)A被設(shè)定為5V，以從控制電路808輸出L水平的模式信號M0DE_A。然后，當(dāng)控制信號A升高到H水平時(shí)，晶體管SW1-SW2接通，水平位移器511-521的輸出改變，開關(guān)SW9-SW10接通，并且節(jié)點(diǎn)BAKOl的電位被設(shè)定為10V。
[0359]此外，取晶體管SW1-SW2當(dāng)中較低電位的晶體管SWl的N阱51的電位(見圖8A)變?yōu)榈扔诰w管SW2的漏極54的電位，這防止由漏極54、N阱51和P型襯底50的PNP結(jié)形成的寄生雙極晶體管變?yōu)榻油ā?br> [0360]這樣，利用L水平的模式信號M0DE_A的操作是一種在利用H水平的模式信號M0DE_A的操作中節(jié)點(diǎn)A和節(jié)點(diǎn)B被顛倒的操作。
[0361]如上所述，根據(jù)第五實(shí)施例的開關(guān)電路500可以抑制在節(jié)點(diǎn)A具有比節(jié)點(diǎn)B高的電位的情況下，當(dāng)開關(guān)電路500接通時(shí)在源極56 (P區(qū))和N阱52之間施加的正向偏壓，從而抑制閉鎖的產(chǎn)生。
[0362]此外，根據(jù)第五實(shí)施例的開關(guān)電路500可以抑制在節(jié)點(diǎn)B具有比節(jié)點(diǎn)A高的電位的情況下，當(dāng)開關(guān)電路500接通時(shí)在漏極54 (P區(qū))和N阱51之間施加的正向偏壓，從而抑制閉鎖的產(chǎn)生。
[0363]也就是說，根據(jù)第五實(shí)施例的開關(guān)電路500可以抑制在從節(jié)點(diǎn)A向節(jié)點(diǎn)B提供電壓和從節(jié)點(diǎn)B向節(jié)點(diǎn)A提供電壓兩種情況下閉鎖的產(chǎn)生。
[0364]因此，可以防止由于開關(guān)電路500因閉鎖導(dǎo)致變得不可控而出現(xiàn)的不可預(yù)知的情況。
[0365]也就是說，與傳統(tǒng)的開關(guān)電路I (見圖1)相比，根據(jù)第五實(shí)施例的開關(guān)電路500通過抑制閉鎖而顯著提高操作可靠性。
[0366]此外，根據(jù)第五實(shí)施例的開關(guān)電路500可以抑制閉鎖的產(chǎn)生而不必在晶體管SW2周圍布置保護(hù)環(huán)。
[0367]此外，根據(jù)第五實(shí)施例的開關(guān)電路500可以抑制閉鎖的產(chǎn)生而不必提供諸如充電泵的電源電路來補(bǔ)償晶體管SWl的漏極54和N阱51之間或者晶體管SW2的源極56和N阱52之間流過的電流。
[0368]因此，根據(jù)第五實(shí)施例的開關(guān)電路500可以被小型化，因?yàn)榭梢栽诓辉黾覮SI面積的情況下有效抑制閉鎖的產(chǎn)生。
[0369]由于開關(guān)電路500被實(shí)施為LSI而不增加LSI面積，所以它不僅可以被小型化，而且由于使用較少的半導(dǎo)體材料而還可以抑制成本增加。
[0370]已經(jīng)根據(jù)示例性實(shí)施例詳細(xì)描述了開關(guān)電路和半導(dǎo)體存儲裝置。此外，本發(fā)明不局限于這些實(shí)施例，在不偏離本發(fā)明的范圍的情況下，可以進(jìn)行各種變更和修改。
【權(quán)利要求】
1.一種開關(guān)電路，包括: 第一阱和第二阱，其形成在半導(dǎo)體襯底中； 第一晶體管，所述第一晶體管在其一端與第一節(jié)點(diǎn)相連接，并且所述第一晶體管形成在所述第一阱中； 第二晶體管，所述第二晶體管在其一端與所述第一節(jié)點(diǎn)的另一端相連接，所述第二晶體管在其另一端與第二節(jié)點(diǎn)相連接，并且所述第二晶體管形成在所述第二阱中；以及 電位控制電路，其在所述第二節(jié)點(diǎn)的電位低于所述第一節(jié)點(diǎn)的電位的狀態(tài)下，在包括所述第一晶體管和所述第二晶體管從關(guān)斷轉(zhuǎn)變到接通的時(shí)間段的預(yù)定時(shí)間段期間，將所述第二阱與所述第一節(jié)點(diǎn)相連接，并且在所述預(yù)定時(shí)間段之后將所述第二阱與所述第二節(jié)點(diǎn)相連接。
2.根據(jù)權(quán)利要求1所述的開關(guān)電路，其中在所述預(yù)定時(shí)間段之前，所述電位控制電路將所述第二阱與所述第二節(jié)點(diǎn)相連接。
3.根據(jù)權(quán)利要求1所述的開關(guān)電路，其中所述電位控制電路基于第一控制信號來產(chǎn)生具有所述預(yù)定時(shí)間段的脈寬的第二控制信號。
4.根據(jù)權(quán)利要求3所述的開關(guān)電路，其中所述電位控制電路包括: 第三晶體管，其一端與所述第一節(jié)點(diǎn)相連接； 第四晶體管，其一端與所述第三晶體管的另一端相連接； 第五晶體管，其一端與所述第四晶體管的另一端相連接； 第六晶體管，其一端與所述第五晶體管的另一端相連接，并且所述第六晶體管的另一端與所述第二節(jié)點(diǎn)相連接，以及 產(chǎn)生電路，其基于用于使所述第一晶體管和所述第二晶體管接通的所述第一控制信號來產(chǎn)生所述第二控制信號， 其中將所述第四晶體管與所述第五晶體管相連接的節(jié)點(diǎn)與所述第二阱相連接。
5.根據(jù)權(quán)利要求4所述的開關(guān)電路，還包括: 第一電壓轉(zhuǎn)換電路，其與所述第一節(jié)點(diǎn)相連接，并且基于所述第一控制信號來控制所述第一晶體管；以及 第二電壓轉(zhuǎn)換電路，其與所述第二節(jié)點(diǎn)相連接，并且基于所述第一控制信號來控制所述第二晶體管； 其中所述電位控制電路包括: 第三電壓轉(zhuǎn)換電路，其與所述第一節(jié)點(diǎn)相連接，并且基于所述第二控制信號來使所述第三晶體管接通并使所述第五晶體管關(guān)斷； 第四電壓轉(zhuǎn)換電路，其與所述第二節(jié)點(diǎn)相連接，并且基于所述第二控制信號來使所述第四晶體管接通并且使所述第六晶體管關(guān)斷。
6.根據(jù)權(quán)利要求5所述的開關(guān)電路，其中所述產(chǎn)生電路包括: 延遲元件，其使所述第一控制信號反相并且將所述第一控制信號延遲預(yù)定時(shí)間；以及邏輯電路，其通過對所述第一控制信號和從所述延遲元件輸出的信號執(zhí)行邏輯運(yùn)算來輸出所述第二控制信號。
7.根據(jù)權(quán)利要求5所述的開關(guān)電路，其中所述產(chǎn)生電路包括: 比較部，其基于所述第一控制信號來比較所述第二節(jié)點(diǎn)的電位與參考電位；第一開關(guān)，其基于所述第一控制信號被驅(qū)動； 第二開關(guān)，其基于來自所述比較部的輸出被驅(qū)動； 延遲元件，其與所述第一開關(guān)和所述第二開關(guān)之間的連接點(diǎn)相連接；以及邏輯電路，其通過對所述第一控制信號和來自所述延遲元件的輸出執(zhí)行邏輯運(yùn)算來輸出所述第二控制信號。
8.根據(jù)權(quán)利要求5所述的開關(guān)電路，其中所述第一晶體管和所述第二晶體管接通所述預(yù)定時(shí)間段，所述第三晶體管和所述第四晶體管分別通過所述第一電壓轉(zhuǎn)換電路和所述第二電壓轉(zhuǎn)換電路的輸出被接通，并且所述第五晶體管和所述第六晶體管分別通過所述第一電壓轉(zhuǎn)換電路和所述第二電壓轉(zhuǎn)換電路的輸出被關(guān)斷。
9.根據(jù)權(quán)利要求8所述的開關(guān)電路，其中所述電位控制電路還包括: 第七晶體管，其一端與所述第一節(jié)點(diǎn)相連接； 第八晶體管，其一端與所述第七晶體管的另一端相連接； 第九晶體管，其一端與所述第八晶體管的另一端相連接；以及第十晶體管，其一端與所述第九晶體管的另一端相連接，并且所述第十晶體管的另一端與所述第二節(jié)點(diǎn)相連接， 其中將所述第八晶體管與所述第九晶體管相連接的節(jié)點(diǎn)與所述第一阱相連接， 其中在所述第一節(jié)點(diǎn)的 電位低于所述第二節(jié)點(diǎn)的電位的狀態(tài)下，所述第一晶體管和所述第二晶體管接通所述預(yù)定時(shí)間段，所述第九晶體管和所述第十晶體管分別通過所述第一電壓轉(zhuǎn)換電路和所述第二電壓轉(zhuǎn)換電路的輸出被接通，并且所述第七晶體管和所述第八晶體管分別通過所述第一電壓轉(zhuǎn)換電路和所述第二電壓轉(zhuǎn)換電路的輸出被關(guān)斷。
10.一種開關(guān)電路，包括: 第一阱，其形成在半導(dǎo)體襯底中； 第二阱，其形成在所述半導(dǎo)體襯底中； 第一晶體管，所述第一晶體管在其一端與第一節(jié)點(diǎn)相連接，并且所述第一晶體管形成在所述第一阱中； 第二晶體管，所述第二晶體管在其一端與所述第一節(jié)點(diǎn)的另一端相連接，而所述第二晶體管在其另一端與第二節(jié)點(diǎn)相連接，并且所述第二晶體管形成在所述第二阱中；以及電位控制電路，其在所述第二節(jié)點(diǎn)的電位低于所述第一節(jié)點(diǎn)的電位的狀態(tài)下，在包括所述第一晶體管和所述第二晶體管從關(guān)斷轉(zhuǎn)變到接通的時(shí)間段的預(yù)定時(shí)間段期間，將所述第二阱與所述第一節(jié)點(diǎn)相連接。
11.一種半導(dǎo)體存儲裝置，包括: 根據(jù)權(quán)利要求1所述的開關(guān)電路；以及 存儲單元，其使數(shù)據(jù)通過已穿過所述開關(guān)電路的信號來被讀或?qū)憽?br> 12.根據(jù)權(quán)利要求11所述的半導(dǎo)體存儲裝置，其中所述第二節(jié)點(diǎn)的電位低于所述第一節(jié)點(diǎn)的電位的狀態(tài)是在數(shù)據(jù)被寫入所述存儲單元之前的狀態(tài)。
【文檔編號】H03K17/785GK104079281SQ201410010873
【公開日】2014年10月1日 申請日期:2014年1月9日 優(yōu)先權(quán)日:2013年3月26日
【發(fā)明者】加藤健太 申請人:富士通半導(dǎo)體股份有限公司