有限沖擊響應(yīng)csd濾波器的制造方法
【專利摘要】本發(fā)明提供了一種有限沖擊響應(yīng)CSD濾波器。該有限沖擊響應(yīng)CSD濾波器基于新提出的CSD系數(shù)分組方法，對(duì)高階的FIR濾波器能夠做到小的面積開(kāi)銷(xiāo)，低的功耗，高的性能，而且階數(shù)越高，優(yōu)勢(shì)越大。此外，針對(duì)不同類(lèi)型，不同階數(shù)的濾波器，只需要改變本發(fā)明有限沖擊響應(yīng)CSD濾波器架構(gòu)中處理單元內(nèi)部的編程方式就可以實(shí)現(xiàn)系統(tǒng)的可重構(gòu)。
【專利說(shuō)明】有限沖擊響應(yīng)CSD濾波器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及數(shù)字濾波器【技術(shù)領(lǐng)域】，尤其涉及一種有限沖擊響應(yīng)CSD濾波器。
【背景技術(shù)】
[0002]有限沖擊響應(yīng)CSD濾波器因其固有的線性相位特性和系統(tǒng)穩(wěn)定性在數(shù)字信號(hào)處理系統(tǒng)和通訊系統(tǒng)中得到了廣泛的應(yīng)用。神經(jīng)信號(hào)處理、傳感器濾波、視頻音頻處理、信道等化以及匹配濾波都是FIR的經(jīng)典應(yīng)用。隨著軟件無(wú)線電(Software Defined Radio, SDR)技術(shù)的發(fā)展，以及對(duì)FIR濾波器高性能低開(kāi)銷(xiāo)和故障容忍(fault-tolerant)要求的提升，F(xiàn)IR濾波器實(shí)現(xiàn)系統(tǒng)的可重構(gòu)成為了一種必要的解決方案。
[0003]系數(shù)的乘法是可重構(gòu)FIR濾波器的技術(shù)瓶頸，通常為了降低計(jì)算的復(fù)雜度，將系數(shù)的乘法分解為加、減和移位操作。業(yè)界一直致力于減少硬件開(kāi)銷(xiāo)、降低功耗以及提升速度的研究。通常情況，F(xiàn)IR濾波器的階數(shù)越高，性能越好，但是，隨著濾波器階數(shù)的增加，系統(tǒng)所消耗的資源也將增加，而且功耗也將增加。
[0004]總結(jié)現(xiàn)有的研究方法,按照是否使用標(biāo)準(zhǔn)化有符號(hào)位的方法(Canonical SignedDigit, CSD)，可以將其分成兩大類(lèi)，第一類(lèi)是基于CSD的方法，第二類(lèi)是未采用CSD的方法。
[0005]例如，K.-H.Chen 和 T._D.Chiueh 在文章 “A low-power digit-basedreconfigurable FIR filter,，，Circuits and Systems II:Express Briefs, IEEETransactions on, vol.53, n0.8, pp.617-621, 2006 中給出 了 一種基于 CSD 的結(jié)構(gòu)。用CSD編碼表示的系數(shù)可以減少部分積的數(shù)目，在硬件開(kāi)銷(xiāo)方面能夠較大地減小硅片面積開(kāi)銷(xiāo)和功耗。但這種結(jié)構(gòu)采用的是直接型的結(jié)構(gòu)(Direct Form, DF)，系統(tǒng)的響應(yīng)時(shí)間隨著階數(shù)的增加而增加，性能也相應(yīng)的會(huì)下降。Mahesh, R和Vinod, APrasad在“Anew commonsubexpression elimination algorithm for realizing low-complexity higher orderdigital filters, ’’Computer-Aided Design of Integrated Circuits and Systems,IEEETransactions on, vol.27，n0.2，pp.217-229，2008 中提出了二進(jìn)制共有子表達(dá)式剔除法(Binary Common Subexpression Elimination, BCSE),這種方法沒(méi)有米用 CSD 編碼，而是對(duì)二進(jìn)制表示的系數(shù)子表達(dá)式進(jìn)行了統(tǒng)計(jì)，得到了共有的子表達(dá)式，然后又通過(guò)對(duì)這些共有的子表達(dá)式進(jìn)行“加”和“移位”操作完成整個(gè)系數(shù)的乘法?；谶@種方法，Mahesh，R和Vinod, A Prasad 又在文章 “New reconf igurable architectures for implementing FIRfilters with low complexity,，，Computer-Aided Design of Integrated Circuits andSystems, IEEE Transactions on, vol.29, n0.2, pp.275-288, 2010 中提出了移位操作固定法(Constant Shifts Method,CSM)和移位操作可編程法(Programmable Shifts Methods,PSM)，這兩種方法主要的不同之處是移位的數(shù)目是否是固定的，而且這兩種方法在濾波器系數(shù)的表示方面都是基于二進(jìn)制表示法。這篇文章中還提出了另外兩種結(jié)構(gòu)，CSD-CSM和CSD-PSM，這兩種結(jié)構(gòu)屬于第一類(lèi)方法，參考該文章的實(shí)驗(yàn)結(jié)果，CSM相對(duì)于CSD-CSM資源消耗減少22.8%，PSM相對(duì)于CSD-PSM資源消耗減少12.2%。
[0006]近來(lái)，K.Sadeghipour 和 A.Abbaszadeh 在文章 “Efficient realization ofreconfigurable FIR filter using the new coefficient representation,，，IEICEElectronics Express,vol.8,n0.12,pp.902-907,2011 中也給出了一種新的結(jié)構(gòu)。請(qǐng)參考圖1，首先這種結(jié)構(gòu)沒(méi)有采用CSD表示,而且是一種轉(zhuǎn)置型(Transposed Direct Form7TDF)的結(jié)構(gòu)。輸入信號(hào)x[n]經(jīng)過(guò)預(yù)處理器I的處理之后產(chǎn)生了運(yùn)算需要的部分積，這些部分積輸出到所有的處理單元10、11、12、13，經(jīng)過(guò)處理單元的計(jì)算得到了相應(yīng)的系數(shù)乘積，然后在按照FIR的結(jié)構(gòu)通過(guò)14、15、16、17、18、19等元件將其連接，最后輸出y [η]為χ[η]經(jīng)過(guò)濾波之后的信號(hào)。
[0007]其中每個(gè)處理單元的結(jié)構(gòu)是相同的，圖中的處理單元10細(xì)化了處理單元的結(jié)構(gòu)。因?yàn)樵O(shè)計(jì)中涉及到的數(shù)據(jù)位寬為16-bit，處理單元10需要的多路選擇器IOla?IOle為4選1，多路選擇器IOlf為2選I。多路選擇器在多路選擇器控制信號(hào)模塊105的控制下選擇得到所需的部分積，這些部分積通過(guò)特定的移位操作(圖中表示為〈O，在加減法器103a?103e中完成相應(yīng)的加減法操作之后輸出。為了處理系數(shù)全為O的情況，多路選擇器的輸出經(jīng)過(guò)一級(jí)與門(mén)102a?102f的控制，這一級(jí)的控制信號(hào)也是由105輸出。
[0008]處理單元的控制信號(hào)是由濾波器系數(shù)經(jīng)過(guò)二進(jìn)制有符號(hào)位子系數(shù)(BinarySigned Subcoefficient, BSS)譯碼器106譯碼產(chǎn)生,一部分用于控制多路選擇器IOla?IOlf和與門(mén)102a?102f，另一部分用于控制加減法器103a?103c的加減法操作。
[0009]然而，在實(shí)現(xiàn)本發(fā)明的過(guò)程中， 申請(qǐng)人:發(fā)現(xiàn)現(xiàn)有的有限沖擊響應(yīng)CSD濾波器在處理單元的設(shè)計(jì)方面沒(méi)有充分考慮濾波器系數(shù)的實(shí)際分布情況，使得處理單元中可能會(huì)有多條計(jì)算通路處于不參與計(jì)算的狀態(tài)，對(duì)于高階的濾波器設(shè)計(jì)會(huì)造成過(guò)多的資源和功耗浪費(fèi)。同時(shí)，設(shè)計(jì)中沒(méi)有給出預(yù)處理器的詳細(xì)設(shè)計(jì)，影響到系統(tǒng)關(guān)鍵路徑的評(píng)價(jià)。

【發(fā)明內(nèi)容】

[0010](一)要解決的技術(shù)問(wèn)題
[0011]鑒于上述技術(shù)問(wèn)題，本發(fā)明提供了一種有限沖擊響應(yīng)CSD濾波器，以解決現(xiàn)有的有限沖擊響應(yīng)CSD濾波器過(guò)度消耗資源和能耗的問(wèn)題。
[0012](二)技術(shù)方案
[0013]本發(fā)明有限沖擊響應(yīng)CSD濾波器包括:預(yù)處理器和級(jí)聯(lián)的K級(jí)處理單元，K大于或等于該有限沖擊響應(yīng)CSD濾波器的階數(shù)η。其中，預(yù)處理器具有一個(gè)輸入端，三個(gè)輸出端，用于利用接收的待濾波信號(hào)，利用該待濾波信號(hào)計(jì)算系數(shù)乘法所需要的三個(gè)部分積:[I]、[10-1]和[101]，并將該三個(gè)部分積分別從其三個(gè)輸出端輸出。對(duì)于第I級(jí)處理單元ΡΕ。，其四個(gè)輸入端中的三個(gè)輸入端與預(yù)處理器的三個(gè)輸出端相連接，另一輸入端與下一級(jí)處理單元PE1的輸出端相連，其輸出端為濾波后信號(hào)的輸出端。對(duì)于第i級(jí)處理單元PEp1，其中，l〈i〈K，其四個(gè)輸入端中的三個(gè)輸入端與預(yù)處理器的三個(gè)輸出端相連接，另一輸入端與第i+Ι級(jí)處理單元PEi的輸出端相連接。對(duì)于第K級(jí)處理單元PEih，其四個(gè)輸入端中的三個(gè)輸入端與預(yù)處理器的三個(gè)輸出端相連接，另一輸入端輸入信號(hào)O,其輸出信號(hào)端口輸出到第K-1級(jí)處理單元PEk_2。其中，該K級(jí)處理單元中的每一處理單元，用于利用自身存儲(chǔ)的與系數(shù)相關(guān)的控制位信息，對(duì)輸入的部分積進(jìn)行加減移位操作，得到完成系數(shù)乘法的一中間結(jié)果；若干個(gè)中間結(jié)果經(jīng)過(guò)級(jí)聯(lián)信號(hào)的級(jí)聯(lián)求和或求差，由第I級(jí)處理單元PEtl的輸出端輸出濾波結(jié)果。[0014](三)有益效果
[0015]從上述技術(shù)方案可以看出，本發(fā)明有限沖擊響應(yīng)CSD濾波器具有以下有益效果:
[0016](I)基于新提出的CSD系數(shù)分組方法，本發(fā)明有限沖擊響應(yīng)CSD濾波器對(duì)高階的FIR濾波器能夠做到小的面積開(kāi)銷(xiāo)，低的功耗，高的性能，而且階數(shù)越高，本發(fā)明帶來(lái)的優(yōu)勢(shì)越大；
[0017](2)針對(duì)不同類(lèi)型的FIR濾波器(高通、低通、帶通、帶阻)或者是同一類(lèi)型的不同階數(shù)的濾波器都能夠做到不改變電路模塊，只對(duì)其控制位進(jìn)行重新的編程就可以實(shí)現(xiàn)可重構(gòu)；
[0018](3)采用的結(jié)構(gòu)是轉(zhuǎn)置型(TDF)結(jié)構(gòu)，關(guān)鍵路徑的延時(shí)不受濾波器階數(shù)和被處理數(shù)據(jù)的位寬的影響；
[0019](4)突出的模塊特性使其既便于在FPGA上實(shí)現(xiàn)又能夠很容易的做到VLSI實(shí)現(xiàn)?！緦＠綀D】

【附圖說(shuō)明】
[0020]圖1為現(xiàn)有技術(shù)BSS可重構(gòu)FIR濾波器的結(jié)構(gòu)圖；
[0021]圖2為本發(fā)明有限沖擊響應(yīng)CSD濾波器所依據(jù)的CSD系數(shù)分組方法的流程圖；
[0022]圖3為根據(jù)本發(fā)明實(shí)施例有限沖擊響應(yīng)CSD濾波器的總體結(jié)構(gòu)圖；
[0023]圖4為圖3所示有限沖擊響應(yīng)CSD濾波器中預(yù)處理單元的結(jié)構(gòu)示意圖；[0024]圖5為圖3所示有限沖擊響應(yīng)CSD濾波器中單個(gè)處理單元的結(jié)構(gòu)示意圖；
[0025]圖6為圖3所示有限沖擊響應(yīng)CSD濾波器中級(jí)聯(lián)的兩級(jí)處理單元的結(jié)構(gòu)示意圖；
[0026]圖7為圖3所示有限沖擊響應(yīng)CSD濾波器中級(jí)聯(lián)的三級(jí)處理單元的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0027]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說(shuō)明。需要說(shuō)明的是，在附圖或說(shuō)明書(shū)描述中，相似或相同的部分都使用相同的圖號(hào)。附圖中未繪示或描述的實(shí)現(xiàn)方式，為所屬【技術(shù)領(lǐng)域】中普通技術(shù)人員所知的形式。另外，雖然本文可提供包含特定值的參數(shù)的示范，但應(yīng)了解，參數(shù)無(wú)需確切等于相應(yīng)的值，而是可在可接受的誤差容限或設(shè)計(jì)約束內(nèi)近似于相應(yīng)的值。
[0028]在對(duì)本發(fā)明有限沖擊響應(yīng)CSD濾波器的具體結(jié)構(gòu)進(jìn)行介紹之前，首先對(duì)該有限沖擊響應(yīng)CSD濾波器的工作原理進(jìn)行詳細(xì)介紹。
【權(quán)利要求】
1.一種有限沖擊響應(yīng)CSD濾波器，其特征在于，包括: 預(yù)處理器，其具有一個(gè)輸入端，三個(gè)輸出端，用于利用接收的待濾波信號(hào)，利用該待濾波信號(hào)計(jì)算系數(shù)乘法所需要的三個(gè)部分積:[I]、[10-1]和[101]，并將該三個(gè)部分積分別從其三個(gè)輸出端輸出； 級(jí)聯(lián)的K級(jí)處理單元，其中K大于或等于該有限沖擊響應(yīng)CSD濾波器的階數(shù)n，該K級(jí)處理單元中: 對(duì)于第I級(jí)處理單元PEtl，其四個(gè)輸入端中的三個(gè)輸入端與預(yù)處理器的三個(gè)輸出端相連接，另一輸入端與下一級(jí)處理單兀PE1的輸出端相連，其輸出端為濾波后信號(hào)的輸出端；對(duì)于第i級(jí)處理單元PEp1，其中，l〈i〈K，其四個(gè)輸入端中的三個(gè)輸入端與預(yù)處理器的三個(gè)輸出端相連接，另一輸入端與第i+Ι級(jí)處理單元PEi的輸出端相連接； 對(duì)于第K級(jí)處理單元PEih，其四個(gè)輸入端中的三個(gè)輸入端與預(yù)處理器的三個(gè)輸出端相連接，另一輸入端輸入信號(hào)0，其輸出信號(hào)端口輸出到第K-1級(jí)處理單元PEk_2 ； 其中，該K級(jí)處理單元中的每一處理單元，用于利用自身存儲(chǔ)的與系數(shù)相關(guān)的控制位信息，對(duì)輸入的部分積進(jìn)行加減移位操作，得到完成系數(shù)乘法的一中間結(jié)果；若干個(gè)中間結(jié)果經(jīng)過(guò)級(jí)聯(lián)信號(hào)的級(jí)聯(lián)求和或求差，由第I級(jí)處理單元PEtl的輸出端輸出濾波結(jié)果。
2.根據(jù)權(quán)利要求1所述的有限沖擊響應(yīng)CSD濾波器，其特征在于，所述預(yù)處理器輸出的部分積中:[1]代表待濾波信號(hào)自身；[10_1]代表待濾波信號(hào)與右移兩比特位后的待濾波信號(hào)做差的結(jié)果；[101]代表待濾波信號(hào)與右移兩比特位后的待濾波信號(hào)的和。
3.根據(jù)權(quán)利要求2所述的有限沖擊響應(yīng)CSD濾波器，其特征在于，所述預(yù)處理器包括:移位數(shù)目固定為2的右移位器,一減法器和一加法器:其中: 所述預(yù)處理器的數(shù)據(jù)輸入端直接連接到預(yù)處理器的第一數(shù)據(jù)輸出端，作為第一部分積`[I]輸出; 所述右移位器的輸入端連接到所述預(yù)處理器的數(shù)據(jù)輸入端，其輸出端連接到所述減法器的第一輸入端和所述加法器的第一輸入端； 所述減法器的第二輸入端連接到所述預(yù)處理器的數(shù)據(jù)輸入端，其輸出端連接到所述預(yù)處理器的第二輸出端，作為第二部分積[10-1]輸出； 所述加法器的第二輸入端連接到所述預(yù)處理器的數(shù)據(jù)輸入端，其輸出端連接到所述預(yù)處理器的第三輸出端，作為第三部分積輸出[101]。
4.根據(jù)權(quán)利要求1所述的有限沖擊響應(yīng)CSD濾波器，其特征在于，所述K級(jí)處理單元中各處理單元的結(jié)構(gòu)相同，每一處理單元包括: 第一多路選擇器，其三輸入端分別連接到預(yù)處理器的三輸出端； 第二多路選擇器，其三輸入端分別連接到預(yù)處理器的三輸出端； 第一可編程移位器，其輸入端連接到第一多路選擇器的輸出端； 第二可編程移位器，其輸入端連接到第二多路選擇器的輸出端； 第一加減法器，其兩輸入端分別連接到第一可編程移位器和第二可編程移位器的輸出端; 第三多路選擇器，其兩輸入端分別連接第一加減法器的輸出端和第二可編程移位器的輸出端； 第二加減法器，其第一輸入端連接至第三多路選擇器的輸出端，其第二輸入端連接至前一處理單元輸出端； 觸發(fā)器，其輸入端連接到第二加減法器的輸出端； 第四多路選擇器，其第一輸入端連接至第二加減法器的輸出端，其第二輸入端連接至觸發(fā)器的輸出端，其輸出端作為該處理單元的級(jí)聯(lián)數(shù)據(jù)輸出端； 控制位寄存器，連接至所述第一多路選擇器、第二多路選擇器、第一可編程移位器、第二可編程移位器、第一加減法器、第三多路選擇器、第二加減法器、第四多路選擇器的控制端，用于提供控制位信息，該控制位信息由CSD系數(shù)決定。
5.根據(jù)權(quán)利要求4所述的有限沖擊響應(yīng)CSD濾波器，其特征在于，在CSD系數(shù)的位寬為16bit時(shí)，處理每一階系數(shù)乘法所需處理單元的個(gè)數(shù)按照以下方式?jīng)Q定: 步驟A，初始化分組數(shù)M = O; 步驟B，標(biāo)記CSD系數(shù)中的非零位； 步驟C，從前往后，取未分組的兩非零位； 步驟D，判斷該兩非零位之間“零”的個(gè)數(shù)是否大于I，如果是，執(zhí)行步驟E，否則，執(zhí)行步驟F; 步驟E，將該兩非零位以及之間的“零”分為2組，M=M+2 ； 步驟F，將該兩非零位以及之間的“零”分為I組，M=M+1 ； 步驟G，判斷非零位是否取完，如果是，執(zhí)行步驟H，否則，執(zhí)行步驟C ； 步驟H，當(dāng)Me {1,2}時(shí)，由I個(gè)處理單元完成該階系數(shù)乘法； 當(dāng)M e {3，4}時(shí)，由2個(gè)處理單元完成該階系數(shù)乘法；或 當(dāng)M e {5，6}時(shí)，由3個(gè)處理單元完成該階系數(shù)乘法。
6.根據(jù)權(quán)利要求5所述的有限沖擊響應(yīng)CSD濾波器，其特征在于，控制位寄存器中控制位的格式為:AABBCCCCDDDDEFGH ； 控制位AA用于控制第一多路選擇器選通的部分積，“00”表示第一多路選擇器選通第一部分積[I]，“01”表示第一多路選擇器選通第二部分積[10-1]，“10”表示第一多路選擇器選通第三部分積[101]； 控制位BB用于控制第二多路選擇器選通的部分積，其表示信息和AA相同，其由當(dāng)前階CSD系數(shù)的部分積的種類(lèi)決定； 控制位CCCC用于控制第一可編程移位器右移的位數(shù)，該位數(shù)根據(jù)第一多路選擇器所選通的部分積前面的比特位數(shù)確定； 控制位DDDD用于控制第二可編程移位器右移的位數(shù)，該位數(shù)根據(jù)第二多路選擇器所選通的部分積前面的比特位數(shù)確定； 控制位E用于控制第一加減法器加法或者減法操作，“ I ”表示加法操作，“O”表示減法操作，其由當(dāng)前階CSD系數(shù)中部分積的符號(hào)確定，當(dāng)兩個(gè)部分積的符號(hào)相同時(shí)，這兩個(gè)部分積做加法操作，當(dāng)兩個(gè)部分積符號(hào)位相反的時(shí)候，這兩個(gè)部分積做減法操作； 控制位F用于控制第三多路選擇器的輸出，“I”表示選通第一加減法器505的結(jié)果，“O”表示選通第二可編程移位器的結(jié)果，其由當(dāng)前處理單元處理的部分積的個(gè)數(shù)決定，如果當(dāng)前PE處理的部分積的個(gè)數(shù)為2，F(xiàn)=I，如果當(dāng)前PE處理的部分積的個(gè)數(shù)為1，F(xiàn)=O ; 控制位G用于控制第二加減法器加法或者減法操作，“ I ”表示加法操作，表示下一階系數(shù)為正，“O”表示減法操作，表示下一階系數(shù)為負(fù)，其由下一階CSD系數(shù)第一比特位的符號(hào)確定，如果下一階CSD系數(shù)的第一比特位的符號(hào)為正，G=l，如果下一階CSD系數(shù)的第一比特位的符號(hào)為負(fù)，G=O ； 控制位H用于控制第四多路選擇器的輸出，“ I”表示輸出觸發(fā)器的緩存結(jié)果，“O”表示輸出第二加減法器的結(jié)果，其由當(dāng)前處理單元是否為完成單個(gè)CSD系數(shù)乘法的最終結(jié)果所決定，如果當(dāng)前處理單元的結(jié)果是該CSD系數(shù)乘法的最終結(jié)果， H=l，如果不是，H=O0
【文檔編號(hào)】H03H17/02GK103716011SQ201410014200
【公開(kāi)日】2014年4月9日 申請(qǐng)日期:2014年1月13日 優(yōu)先權(quán)日:2014年1月13日
【發(fā)明者】楊海鋼, 賈瑞, 王飛, 陳銳, 王新剛, 林郁 申請(qǐng)人:中國(guó)科學(xué)院電子學(xué)研究所