總線通信收發(fā)器的制造方法
【專利摘要】本發(fā)明涉及一種總線通信收發(fā)器?？偩€通信收發(fā)器響應(yīng)于信號(hào)的上升時(shí)間來測(cè)量延遲時(shí)間并且基于測(cè)量結(jié)果調(diào)整相同信號(hào)的下降波形。能夠在預(yù)定的標(biāo)準(zhǔn)范圍內(nèi)調(diào)節(jié)信號(hào)波形特別是占空比。而且，在沒有接收被施加到總線的電壓的變化以及與總線相連接的總負(fù)荷的變化的影響的情況下，總線通信收發(fā)器實(shí)現(xiàn)優(yōu)秀的實(shí)時(shí)操作?？偩€通信收發(fā)器通過使用信號(hào)測(cè)量延遲時(shí)間并且調(diào)節(jié)信號(hào)的波形。
【專利說明】總線通信收發(fā)器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種總線通信收發(fā)器，并且更加具體地，涉及一種能夠與單線總線相連接的總線通信收發(fā)器。
【背景技術(shù)】
[0002]已知當(dāng)通過諸如LIN (局域互連網(wǎng)絡(luò))的單線總線執(zhí)行通信時(shí)使用的網(wǎng)絡(luò)協(xié)議。在LIN的情況下，網(wǎng)絡(luò)主要被安裝在汽車上并且被用于控制諸如門鏡和門鎖的各種裝置。
[0003]在LIN中，要被輸入到總線以及從總線輸出的信號(hào)的波形被標(biāo)準(zhǔn)化以滿足各種條件。占空比被包含在這些條件中并且占空比是用于比預(yù)定的電壓高的信號(hào)的時(shí)間與用于比預(yù)定的電壓低的信號(hào)的時(shí)間的比率。占空比根據(jù)LIN的環(huán)境的變化而變化，并且存在信號(hào)波長(zhǎng)離開標(biāo)準(zhǔn)的范圍的情況。
[0004]在LIN的情況下，車載電池被用作給總線供應(yīng)電壓的電源。已知車載電池的電源電壓在7V和18V之間很大地變化，同時(shí)執(zhí)行充電操作或者放電操作，即使當(dāng)被規(guī)定的電壓是12V時(shí)。而且，通過與總線相連接的總負(fù)荷的變化有時(shí)候引起占空比的變化。
[0005]專利文獻(xiàn)I公開LSI的輸出電路。LSI的輸出電路在信號(hào)的上升時(shí)間和下降時(shí)間處檢測(cè)單調(diào)波形并且基于檢測(cè)的結(jié)果調(diào)整下一個(gè)信號(hào)的波形。
[0006]引用列表
[0007][專利文獻(xiàn)I] JP2001_274670A
【發(fā)明內(nèi)容】

[0008]提供一種總線通信收發(fā)器，該總線通信收發(fā)器能夠通過使用信號(hào)來測(cè)量延遲時(shí)間并且基于延遲時(shí)間來調(diào)整信號(hào)的波形，并且其在實(shí)時(shí)特性中是優(yōu)秀的。根據(jù)本說明書和附圖的描述其他目的和新特征將會(huì)變得清楚。
[0009]根據(jù)一個(gè)實(shí)施例，總線通信收發(fā)器(LTr)基于信號(hào)的上升波形來測(cè)量延遲時(shí)間并且基于測(cè)量結(jié)果來調(diào)整信號(hào)的下降波形。
[0010]根據(jù)實(shí)施例，能夠?qū)崿F(xiàn)總線通信收發(fā)器，其能夠調(diào)整信號(hào)的波形，特別地，在不經(jīng)歷將電壓供應(yīng)到總線的變化和與總線相連接的總負(fù)荷的影響的情況下將占空比調(diào)整到預(yù)定的范圍，并且在實(shí)時(shí)特性中是優(yōu)秀的。
【專利附圖】

【附圖說明】
[0011]圖1A是示意性地圖示第一實(shí)施例中的總線通信收發(fā)器和總線的配置示例的框圖；
[0012]圖1B是示意性地示出第一實(shí)施例中的總線通信收發(fā)器，特別地，延遲時(shí)間測(cè)量電路部分和輸出波形調(diào)整電路部分的更加詳細(xì)的配置的圖；
[0013]圖1C是示意性地示出第一實(shí)施例中的鎖存電路部分的配置示例的框圖；
[0014]圖2是示出當(dāng)?shù)谝粚?shí)施例中的總線通信收發(fā)器操作時(shí)從每個(gè)部分獲得的信號(hào)的時(shí)間變化的示例的時(shí)序圖；
[0015]圖3A是示出當(dāng)在第一實(shí)施例中的總線通信收發(fā)器LTr中沒有執(zhí)行波形調(diào)整時(shí)總線信號(hào)的波形示例的曲線圖；
[0016]圖3B是示出當(dāng)在第一實(shí)施例中的總線通信收發(fā)器LTr中調(diào)整在圖3A中示出的總線信號(hào)的下降時(shí)間處的電壓傾斜時(shí)總線信號(hào)的波形示例的曲線圖；
[0017]圖3C是示出當(dāng)在第一實(shí)施例中的總線通信收發(fā)器LTr中沒有執(zhí)行波形調(diào)整時(shí)總線信號(hào)的另一波形示例的曲線圖；
[0018]圖3D是示出當(dāng)在第一實(shí)施例中的總線通信收發(fā)器LTr中調(diào)整總線信號(hào)的下降時(shí)間處的電壓傾斜時(shí)在圖3C中示出的總線信號(hào)的波形示例的曲線圖；
[0019]圖4是示意性地示出總線通信收發(fā)器的配置，特別地，第二實(shí)施例中的延遲時(shí)間測(cè)量電路部分和輸出波形調(diào)整電路部分的配置的電路圖；以及
[0020]圖5是示意性地示出總線通信收發(fā)器的配置，特別地，第三實(shí)施例中示出的延遲時(shí)間測(cè)量電路部分和輸出波形調(diào)整電路部分的配置的電路圖。
【具體實(shí)施方式】
[0021]在下文中，下面將參考附圖描述根據(jù)本發(fā)明的實(shí)施例的總線通信收發(fā)器。
[0022][第一實(shí)施例]
[0023]圖1A是示意性地示出第一實(shí)施例中的總線通信收發(fā)器LTr和總線LBS的配置示例的框圖。將參考圖1A描述所示出的總線通信收發(fā)器LTr和總線LBS的組件。
[0024]在圖1A中所示出的總線通信收發(fā)器LTr包含傳輸信號(hào)輸入節(jié)點(diǎn)TX、傳輸電路部分TXC、總線連接節(jié)點(diǎn)LBT、接收電路部分RXC、接收信號(hào)輸出節(jié)點(diǎn)RX、延遲時(shí)間測(cè)量電路部分DTM、從電阻IsS、以及第一二極管D1。傳輸電路部分TXC包含輸出波形調(diào)整電路部分OWR和輸出電路部分OPC。輸出電路部分OPC包含第二二極管D2和N溝道型晶體管NI。總線LBS包含總線共同的主電阻IsM和作為包括所有被連接到總線的負(fù)載的電容的總的總線電容的電容C。一個(gè)或者多個(gè)負(fù)載通常與總線相連接。此外，在圖1A中示出第二電源電壓VSup和接地電壓。在此，在圖1A中未示出第一電源電壓VDD?？善谕氖牵谝浑娫措妷篤DD是在總線通信收發(fā)器LTr中使用的比較低的電壓并且是通常從恒壓源(未示出)供應(yīng)的5V或者3.3V的電壓。而且，在LIN的情況下第二電源VSup是從車載電池(未示出)供應(yīng)的電壓并且允許其在7至18V的范圍中變化。。
[0025]將會(huì)描述在圖1A中所示出的總線通信收發(fā)器LTr的組件的連接關(guān)系。傳輸信號(hào)輸入節(jié)點(diǎn)TX共同地與輸出波形調(diào)整電路部分OWR的輸入節(jié)點(diǎn)和延遲時(shí)間測(cè)量電路部分DTM的第一輸入節(jié)點(diǎn)相連接。延遲時(shí)間測(cè)量電路部分DTM的輸出節(jié)點(diǎn)與輸出波形調(diào)整電路部分OWR的其它輸入節(jié)點(diǎn)相連接。輸出波形調(diào)整電路部分OWR的輸出節(jié)點(diǎn)與晶體管NI的柵極相連接。晶體管N的源極被接地。晶體管N的漏極與第二二極管D2的陰極相連接。第二二極管D2的陽(yáng)極、第一二極管Dl的陰極和接收電路部分RXC的輸入節(jié)點(diǎn)被共同地與總線連接節(jié)點(diǎn)LBT相連接。第一二極管Dl的陽(yáng)極與從電阻IsS的一端相連接。從電阻IsS的另一端與第二電源電壓VSup相連接。接收電路部分RXC的輸出節(jié)點(diǎn)被共同地與延遲時(shí)間測(cè)量電路部分DTM的第二輸入節(jié)點(diǎn)和接收信號(hào)輸出節(jié)點(diǎn)RX相連接。
[0026]將會(huì)描述在圖1A中所示出的總線LBS的組件的連接關(guān)系。第二電源電壓VSup與主電阻IsM的一端相連接。主電阻IsM的另一端被共同地與總線連接節(jié)點(diǎn)LBT和電容C的一端相連接。電容C的另一端被接地。
[0027]將會(huì)描述在圖1A中所示出的第一實(shí)施例中的總線通信收發(fā)器LTr的操作。傳輸電路部分TXC在施加預(yù)定的調(diào)整之后通過總線連接節(jié)點(diǎn)LBT將從傳輸信號(hào)輸入節(jié)點(diǎn)TX供應(yīng)的傳輸信號(hào)傳送到總線LBS。接收電路部分RXC通過總線連接節(jié)點(diǎn)LBT將從總線LBS接收的接收信號(hào)輸出到接收信號(hào)輸出節(jié)點(diǎn)RX。
[0028]應(yīng)注意的是，除了與總線連接節(jié)點(diǎn)LBT相連接的接收電路部分RXC的輸入節(jié)點(diǎn)之夕卜，從傳輸電路部分TXC輸出的信號(hào)被供應(yīng)到總線LBS。然而，引起延遲直到被外部地供應(yīng)到傳輸信號(hào)輸入節(jié)點(diǎn)TX的傳輸信號(hào)的上升波形通過傳輸電路部分TXC和接收電路部分RXC并且到達(dá)接收信號(hào)輸出節(jié)點(diǎn)RX。延遲時(shí)間測(cè)量電路部分DTM測(cè)量延遲時(shí)間，并且生成指示測(cè)量結(jié)果的控制信號(hào)并且將其輸出到傳輸電路部分TXC的輸出波形調(diào)整電路部分0WR。輸出波形調(diào)整電路部分OWR響應(yīng)于控制信號(hào)調(diào)整傳輸信號(hào)的波形。輸出電路部分OPC將在調(diào)整之后的傳輸信號(hào)傳遞到總線連接節(jié)點(diǎn)LBT。
[0029]圖1B是示意性地示出在第一實(shí)施例中的總線通信收發(fā)器LTr的配置示例的電路圖，并且特別地，延遲時(shí)間測(cè)量電路部分DTM和輸出波形調(diào)整電路部分OWR的更加詳細(xì)的配置。在圖1B中示出的總線通信收發(fā)器LTr當(dāng)中，將會(huì)特別地描述延遲時(shí)間測(cè)量電路部分DTM和輸出波形調(diào)整電路部分OWR的組件。
[0030]在圖1B中所示出的總線通信收發(fā)器LTr包含傳輸信號(hào)輸入節(jié)點(diǎn)TX、輸出波形調(diào)整電路部分0WR、總線連接節(jié)點(diǎn)LBT、輸出電路部分0PC、接收電路部分RXC、接收信號(hào)輸出節(jié)點(diǎn)RX、延遲時(shí)間測(cè)量電路部分DTM、從電阻IsS、以及第一二極管D1。輸出波形調(diào)整電路部分OWR包含第零至第四個(gè)恒流源ICCO至ICC4、第一至第三開關(guān)SWl至SW3、以及逆變器INVl。逆變器INV是所謂的CMOS (互補(bǔ)金屬氧化物半導(dǎo)體)型逆變器，其包含P溝道型晶體管P和N溝道型晶體管N。延遲時(shí)間測(cè)量電路部分DTM包含緩沖器BUF1、電容Cl、第一至第四電阻Rl至R4、第一至第三比較器CMPl至CMP3以及鎖存電路部分Lat。輸出電路部分OPC包含第二二極管D2和N溝道型晶體管NI。此外，在圖1B中進(jìn)一步示出第一電源電壓VDD、第二電源VSup以及接地電壓。
[0031]在圖1B中，比較器CMPl至CMP3的數(shù)目是3，開關(guān)SWl至SW3的數(shù)目是3，電阻Rl至R4的數(shù)目是4，以及恒流源ICCO至ICC5的數(shù)目是6，但是這些數(shù)目?jī)H是示例性的。即，這些數(shù)目可以根據(jù)需要而改變并且沒有限制本實(shí)施例中的總線通信收發(fā)器LTr的配置。
[0032]而且，在本實(shí)施例中，LIN被用作總線LBS但這僅是示例。即，即使在使用除了 LIN之外的總線的情況下本發(fā)明中的總線通信收發(fā)器是可應(yīng)用的。因此，在本實(shí)施例中總線LBS的種類不受限制。
[0033]將會(huì)描述在圖1B中所示出的總線通信收發(fā)器LTr的組件的連接關(guān)系。第一電源電壓VDD被共同地與第五恒流源ICC5的一端和第零至第三恒流源ICCO至ICC3中的每一個(gè)的一端相連接。第一恒流源ICC的另一端與第一開關(guān)SWl的一端相連接。第二恒流源ICC2的另一端與第二開關(guān)SW2的一端相連接。第三恒流源ICC3的另一端與第三開關(guān)SW3的一端相連接。第零恒流源ICC的另一端和第一至第三開關(guān)SWl至SW3中的每一個(gè)的另一端被共同地與P溝道型晶體管P的源極相連接。P溝道型晶體管P的漏極和N溝道型晶體管N的漏極被共同地與N溝道型晶體管NI的柵極相連接。N溝道型晶體管N的源極與第四恒流源ICC4的一端相連接。第四恒流源ICC4的另一端被接地。
[0034]在此，第零至第三恒流源ICCO至ICC3和第一至第三開關(guān)SWl至SW3的群組被叫做電流源電路部分。
[0035]傳輸信號(hào)輸入節(jié)點(diǎn)TX被共同地與緩沖器BUFl的輸入節(jié)點(diǎn)、P溝道型晶體管P的柵極和N溝道型晶體管N的柵極相連接。緩沖器BUFl的輸出節(jié)點(diǎn)被共同地與電容C的一端和第一至第三比較器CMPl至CMP3中的每一個(gè)的輸入節(jié)點(diǎn)中的一個(gè)相連接。電容Cl的另一端、第一電阻Rl的一端以及緩沖器BUFl的負(fù)供應(yīng)供應(yīng)節(jié)點(diǎn)被接地。第一電阻Rl的另一端被共同地與第一比較器CMPl的另一輸入節(jié)點(diǎn)和第二電阻R2的一端相連接。第二電阻R2的另一端被共同地第二比較器CMP2的另一輸入節(jié)點(diǎn)和第三電阻R3的一端相連接。第三電阻R3的另一端被共同地與第三比較器CMP3的另一個(gè)輸入節(jié)點(diǎn)和第四電阻R4的一端相連接。第四電阻R4的另一端與第一電源電壓VDD相連接。緩沖器BUFl的正的供應(yīng)部分與第五恒流源ICC5的另一端相連接。第一至第三比較器CMPl至CMP3中的每一個(gè)的輸出節(jié)點(diǎn)與鎖存電路部分Lat的第一至第三輸出節(jié)點(diǎn)中的相對(duì)應(yīng)的一個(gè)相連接。鎖存電路部分Lat的第一至第三輸出節(jié)點(diǎn)分別地與第一至第三開關(guān)SWl至SW3的控制信號(hào)輸入節(jié)點(diǎn)相連接。接收電路部分RXC的輸出節(jié)點(diǎn)被共同地與接收信號(hào)輸出節(jié)點(diǎn)RX和鎖存電路部分Lat的控制信號(hào)輸入節(jié)點(diǎn)相連接。
[0036]此外，第二電源VSup與從電阻IsS的一端相連接。從電阻IsS的另一端與第一二極管Dl的陽(yáng)極相連接。第一二極管D的陰極被共同地與總線連接節(jié)點(diǎn)LBT以及接收電路部分RXC的輸入節(jié)點(diǎn)以及第二二極管D2的陽(yáng)極相連接。第二二極管D2的陰極與N溝道型晶體管NI的漏極相連接。N溝道型晶體管NI的源極被接地。
[0037]在圖1B中所示的總線通信收發(fā)器當(dāng)中，將特別地描述延遲時(shí)間測(cè)量電路部分DTM和輸出波形調(diào)整電路部分OWR的操作。
[0038]根據(jù)從第五恒流源ICC5供應(yīng)到輸入信號(hào)的電流在施加電壓傾斜之后緩沖器BUFl輸出輸出電壓。從緩沖器BUFl輸出的信號(hào)電壓被施加在電容Cl的兩個(gè)末端之間。第一至第四電阻Rl至R4被串聯(lián)連接以對(duì)在第一電源電壓VDD和接地電壓之間的電壓進(jìn)行分壓并且產(chǎn)生第一至第三基準(zhǔn)電壓。第一至第三比較器CMPl至CMP3將被施加到電容Cl的電壓與第一至第三基準(zhǔn)電壓進(jìn)行比較，并且生成并且向鎖存電路部分Lat分別輸出示出比較結(jié)果的第一至第三比較結(jié)果信號(hào)。鎖存電路部分Lat在從接收電路部分RXC輸出的信號(hào)的上升時(shí)序處鎖存第一至第三比較結(jié)果信號(hào)，并且繼續(xù)輸出。
[0039]在這樣的情況下，重要的是，適當(dāng)?shù)亟M合從第五恒流源ICC5供應(yīng)的電流的量級(jí)、緩沖器BUFl的特性、電容Cl的電容值以及用作分壓器電路的第一至第四電阻Rl至R4的電阻值。這樣，能夠調(diào)整在電容Cl的兩端之間的電壓達(dá)到第一至第三基準(zhǔn)電壓以前的時(shí)間。
[0040]即，通過測(cè)量電容Cl的電壓上升到第一至第三基準(zhǔn)電壓中的哪一個(gè)，在第一實(shí)施例中的延遲時(shí)間測(cè)量電路部分DTM測(cè)量從被供應(yīng)到傳輸信號(hào)輸入節(jié)點(diǎn)TX的輸入信號(hào)的上升時(shí)間到從此輸入信號(hào)產(chǎn)生并且從接收電路部分RXC輸出的輸出信號(hào)的上升時(shí)間的時(shí)段。
[0041]基于輸入信號(hào)從輸出電路部分OPC輸出到總線連接節(jié)點(diǎn)LBT的上升信號(hào)波形基于總線LBS的電容C和第二電源VSup接收單調(diào)波形。在此，如果在輸入信號(hào)的上升時(shí)間(上升通過速率)和在總線連接節(jié)點(diǎn)LBT處的上升信號(hào)的上升時(shí)間(上升通過速率)之間的差能夠在輸入信號(hào)的下降時(shí)間(下降通過速率)和在總線連接節(jié)點(diǎn)LBT中的下降信號(hào)的下降時(shí)間(下降通過速率)之間的差上反映，則發(fā)明人想出通過調(diào)整輸入信號(hào)的占空比輸入信號(hào)能夠在一范圍內(nèi)下降。延遲時(shí)間測(cè)量電路部分DTM是測(cè)量在輸入信號(hào)的上升時(shí)間(上升通過速率)和在總線連接節(jié)點(diǎn)LBT處的上升信號(hào)的上升時(shí)間(上升通過速率)之間的差的示例。稍后將會(huì)描述在輸入信號(hào)的下降時(shí)間(下降通過速率)和總線連接節(jié)點(diǎn)LBT的下降信號(hào)的下降時(shí)間(下降通過速率)之間的差上的反映。
[0042]在圖1B中所示的示例中，通過使用三個(gè)基準(zhǔn)電壓測(cè)量要在四個(gè)步驟中表達(dá)的延遲時(shí)間。即，對(duì)于電容Cl的電壓的四個(gè)步驟是第O個(gè)步驟，在其處電壓小于第一基準(zhǔn)電壓；第一步驟，在其處電壓等于或者大于第一基準(zhǔn)電壓并且小于第二基準(zhǔn)電壓；第二步驟，在其處電壓等于或者大于第二基準(zhǔn)電壓并且小于第三基準(zhǔn)電壓；以及第三步驟，在其處電壓等于或者大于第三基準(zhǔn)電壓。
[0043]從第一至第三比較器CMPl至CMP3輸出的第一至第三比較結(jié)果信號(hào)被用作示出這四個(gè)步驟(第零至第三步驟)的比較結(jié)果信號(hào)組。在此，將其假定為示例，在每一個(gè)比較器中，如果電容Cl的電壓小于相對(duì)應(yīng)的數(shù)字的基準(zhǔn)電壓,則處于低狀態(tài)的信號(hào)被輸出，并且如果大于，則處于高狀態(tài)的信號(hào)被輸出。在這樣的情況下，在第O步驟處所有比較結(jié)果信號(hào)處于低狀態(tài)，在第一步驟處僅第一比較結(jié)果信號(hào)處于高狀態(tài)，在第二步驟處僅第一和第二比較結(jié)果信號(hào)處于高狀態(tài)，并且在第三步驟處所有比較結(jié)果信號(hào)處于高狀態(tài)。
[0044]示出這四個(gè)步驟的比較結(jié)果信號(hào)組被存儲(chǔ)在鎖存電路部分Lat中并且被傳遞到輸出波形調(diào)整電路部分OWR作為延遲時(shí)間測(cè)量結(jié)果信號(hào)組。
[0045]在輸出波形調(diào)整電路部分OWR中，第零至第三恒流源ICCO至ICC3中的每一個(gè)將恒流供應(yīng)到第一逆變器INVl的P溝道型晶體管P。響應(yīng)于從鎖存電路部分Lat的第一至第三鎖存器LI至L3輸出的延遲時(shí)間測(cè)量結(jié)果信號(hào)組，第一至第三開關(guān)SWl至SW3分別地與第一至第三恒流源ICCl至ICC3以及逆變器INVl的第一 P溝道型晶體管P相連接或者斷開?；趶牡诹阒恋谒暮懔髟碔CCO至ICC4的一部分或者全部供應(yīng)的電流的總量，第一逆變器INVl改變從傳輸信號(hào)輸入節(jié)點(diǎn)TX供應(yīng)的傳輸信號(hào)的下降電壓波形傾斜并且輸出到輸出電路部分OPC的晶體管NI的柵極?；谠谳斎胄盘?hào)的上升時(shí)間處的延遲時(shí)間測(cè)量結(jié)果設(shè)置晶體管NI的驅(qū)動(dòng)能力(在總線連接節(jié)點(diǎn)LBT處的下降電壓波形傾斜)，并且因此，輸入信號(hào)的下降時(shí)間(下降通過率)被調(diào)整。
[0046]在此，將會(huì)分別地描述當(dāng)根據(jù)延遲時(shí)間測(cè)量結(jié)果信號(hào)組第一至第三開關(guān)SWl至SW3在連接(導(dǎo)通)狀態(tài)和斷開(阻斷)狀態(tài)之間切換時(shí)的操作。假定具有高狀態(tài)的延遲時(shí)間測(cè)量結(jié)果信號(hào)將開關(guān)SWl至SW3設(shè)置成連接狀態(tài)并且具有低狀態(tài)的延遲時(shí)間測(cè)量結(jié)果信號(hào)將開關(guān)SWl至SW3設(shè)置成斷開狀態(tài)，作為示例。即，在第零步驟處，所有的第一至第三開關(guān)SWl至SW3被設(shè)置成斷開狀態(tài)。在第一步驟處，僅第一開關(guān)SW被設(shè)置成連接狀態(tài)。在第二步驟處，僅第三開關(guān)SW被設(shè)置成斷開狀態(tài)。在第三步驟處，所有開關(guān)被設(shè)置成連接狀態(tài)。換言之，在第零步驟處僅第零恒流源ICCO驅(qū)動(dòng)逆變器INVl，并且按順序添加從恒流源ICCl至ICC3供應(yīng)的電流并且驅(qū)動(dòng)逆變器INVl。結(jié)果，在四個(gè)步驟中調(diào)整供應(yīng)到CMOS型逆變器INV的P溝道型的晶體管P的電流并且在四個(gè)步驟中調(diào)整從CMOS型逆變器INVl輸出的中間信號(hào)的電壓傾斜。
[0047]圖1C是示意性地示出在第一實(shí)施例中的鎖存電路部分Lat的配置示例的框圖。將會(huì)描述在第一實(shí)施例中的鎖存電路部分Lat的組件。[0048]在第一實(shí)施例中的鎖存電路部分Lat包含第一至第三鎖存器LI至L3。注意，雖然假定被包含在鎖存電路部分Lat的鎖存器LI至L3的數(shù)目是3，但是僅使該數(shù)目對(duì)應(yīng)于本實(shí)施例中的比較器CMPl至CMP3的數(shù)目，并且沒有限制鎖存電路部分Lat的配置。
[0049]將會(huì)描述在第一實(shí)施例中的鎖存電路部分Lat的組件的連接關(guān)系。第一至第三鎖存器LI至L3的鎖存輸入節(jié)點(diǎn)LlI至L3I分別地與第一至第三比較器CMPl至CMP3的輸出節(jié)點(diǎn)相連接。第一至第三鎖存器LI至L3的鎖存輸出節(jié)點(diǎn)LlO至L30分別地與第一至第三開關(guān)SWl至SW3的控制信號(hào)輸入節(jié)點(diǎn)相連接。第一至第三鎖存器LI至L3的控制信號(hào)輸入節(jié)點(diǎn)被共同地連接接收電路部分RXC的輸出節(jié)點(diǎn)作為共同控制信號(hào)輸入節(jié)點(diǎn)LC。
[0050]將會(huì)描述第一實(shí)施例中的鎖存電路部分Lat的操作。第一至第三鎖存器LI至L3中的每一個(gè)在控制信號(hào)的上升沿處鎖存鎖存輸入節(jié)點(diǎn)LlI至L3I的相對(duì)應(yīng)的值并且在控制信號(hào)LC的下一個(gè)上升沿以前繼續(xù)輸出被鎖存的值的信號(hào)。
[0051]應(yīng)注意的是，第一至第三鎖存器LI至L3中的每一個(gè)可以進(jìn)一步地由復(fù)位信號(hào)輸入節(jié)點(diǎn)(未示出)組成。然而，因?yàn)榈谝恢恋谌i存器LI至L3鎖存的值在第一實(shí)施例中的總線通信收發(fā)器LTr中被重寫，每次接收電路部分RXC的輸出信號(hào)上升，所以基本上不需要復(fù)位信號(hào)。在LIN的情況下，因?yàn)楫?dāng)啟動(dòng)車載電子電路時(shí)允許復(fù)位第一至第三鎖存器LI至L3的鎖存狀態(tài)，所以根據(jù)附件電源的啟動(dòng)的點(diǎn)火信號(hào)和電源通電復(fù)位信號(hào)可以被用作復(fù)位信號(hào)。而且，當(dāng)在復(fù)位之后鎖存電路部分Lat的值可以被設(shè)置到所有步驟的中心(四個(gè)步驟的第二步驟)時(shí)，即使通過率更大或者更小如果實(shí)際的信號(hào)波形是可調(diào)整的則效率良好。
[0052]圖2是示出當(dāng)?shù)谝粚?shí)施例中的總線通信收發(fā)器LTr操作時(shí)從每個(gè)部分獲得的信號(hào)的時(shí)間變化的示例的時(shí)序圖。
[0053]在圖2中所示的時(shí)序圖包含第一至第四曲線圖(a)至(d)。第一曲線圖(a)示出伴隨著時(shí)間的流逝從總線通信收發(fā)器LTr的傳輸信號(hào)輸入節(jié)點(diǎn)TX供應(yīng)的輸入信號(hào)的電壓變化。第二曲線圖(b)示出伴隨著時(shí)間的流逝從緩沖器BUFl輸出的緩沖器信號(hào)的電壓變化。第三曲線圖(c)示出伴隨著時(shí)間的流逝，總線通信收發(fā)器BTr從總線連接節(jié)點(diǎn)LBT輸入或者輸出到其的總線信號(hào)的電壓變化。第四曲線圖(d)示出伴隨著時(shí)間的流逝，總線通信收發(fā)器LTr從接收信號(hào)輸出節(jié)點(diǎn)RX輸出的輸出信號(hào)的電壓變化。應(yīng)注意的是，在第一至第四曲線圖(a)至(d)中的每一個(gè)中，橫軸示出時(shí)間的流逝并且縱軸示出每個(gè)信號(hào)的電壓變化。
[0054]在第一曲線圖(a)中所示的輸入信號(hào)在圖2中所示的時(shí)間t0處上升以從低狀態(tài)切換到高狀態(tài)。在與此時(shí)間相同的時(shí)間，在第二曲線圖(b)中所示的緩沖器信號(hào)被生成并且通過基于緩沖器BUFl的特性、第五恒流源ICC5的電流值、以及電容C的電容值等等所確定的電壓傾斜，電容Cl的充電開始。主要基于第五恒流源ICC5的電流值和具有電容Cl的電容值確定此電壓傾斜。同時(shí)，在第三曲線圖(c)中所示的總線信號(hào)在具有主要基于第二電源VSup、總線LBS的主電阻IsM的電阻值以及被耦合到總線LBS的電容C的電容值所確定的電壓傾斜的波形中開始上升。實(shí)際上，存在逆變器INV的延遲和不依賴于輸出電路部分OPC的輸出波形傾斜的延遲。然而，它們盡可能地小，以至能夠在時(shí)間軸上忽略它們。
[0055]在圖2中所示的時(shí)間tl，第三曲線圖(c)是當(dāng)信號(hào)與接收電路部分RXC的邏輯閾值Vth相交時(shí)的時(shí)間。在第四曲線圖(d)中輸出的輸出信號(hào)在此時(shí)間tl處上升。實(shí)際上，雖然存在不依賴于接收電路部分RXC的輸入波形傾斜的延遲，但是假定此延遲盡可能地小以至能夠在時(shí)間軸上忽略。即，在圖2中所測(cè)量的延遲時(shí)間變成從時(shí)間t0至?xí)r間tl的時(shí)間。通過鎖存電路部分Lat鎖存在時(shí)間tl處第二曲線圖(b)的電壓值與被供應(yīng)到比較器CMPl至CMP3的基準(zhǔn)電壓的比較結(jié)果的值。在此時(shí)鎖存電路部分Lat鎖存輸入信號(hào)的狀態(tài)，并且繼續(xù)將其輸出。
[0056]然后，在第三曲線圖(C)中所示的總線信號(hào)的上升在圖2中所示的時(shí)間t2處完成并且在第二曲線圖(b)中所示的緩沖器信號(hào)的上升在時(shí)間t3處完成。
[0057]在第一曲線圖(a)中所示的輸入信號(hào)在圖2中所示的時(shí)間t4處下降。同時(shí)，在第二曲線圖(b)中所示的緩沖器信號(hào)下降，以對(duì)電容Cl放電。此外，同時(shí)，在第三曲線圖(c)中所示的總線信號(hào)在具有通過輸出波形調(diào)整電路部分OWR所調(diào)整的電壓傾斜的波形中開始下降。
[0058]然后，在第四曲線圖(d)中所示的輸出信號(hào)在圖2中所示的時(shí)間t5處下降并且在第三曲線圖(c)中所示的總線信號(hào)在時(shí)間t6處完成。時(shí)間t5是當(dāng)?shù)谌€圖(c)的信號(hào)與接收電路部分RXC的邏輯閾值Vtx相交時(shí)的時(shí)間。
[0059]通過使用在第一實(shí)施例中的總線通信收發(fā)器LTr調(diào)整總線信號(hào)的下降波形。
[0060]圖3A是示出當(dāng)在第一實(shí)施例中的總線通信收發(fā)器中未執(zhí)行波形調(diào)整時(shí)總線信號(hào)的波形示例的曲線圖。圖3B是示出當(dāng)在第一實(shí)施例中的總線通信收發(fā)器LTr中調(diào)整在圖3A中所示的總線信號(hào)的下降時(shí)間的電壓傾斜時(shí)總線信號(hào)的波形示例的曲線圖。在圖3A和圖3B中，橫軸示出時(shí)間t的流逝并且縱軸示出總線信號(hào)的電壓VLBs。
[0061]在圖3A和圖3B中所示的示例中，假定所測(cè)量的延遲時(shí)間比預(yù)設(shè)值(初始值或者在鎖存電路部分Lat中所鎖存的值)短。在這樣的情況下，在總線信號(hào)的下降的時(shí)間處的電壓傾斜Gl被調(diào)整成更陡的電壓傾斜G2，即，使下降波形率的通過率變大。
[0062]圖3C是示出當(dāng)在第一實(shí)施例中的總線通信收發(fā)器LTr中未執(zhí)行波形調(diào)整時(shí)總線信號(hào)的另一個(gè)波形示例的曲線圖。圖3D是示出當(dāng)在第一實(shí)施例中的總線通信收發(fā)器LTr中調(diào)整在圖3C中示出的總線信號(hào)的下降時(shí)間處的電壓傾斜時(shí)總線信號(hào)的波形示例的曲線圖。在圖3C和圖3D中，橫軸示出時(shí)間t的流逝并且縱軸示出總線信號(hào)的電壓VLBs。
[0063]在圖3C和圖3D中所示的示例中，假定所測(cè)量的延遲時(shí)間比預(yù)設(shè)值(初始值或者通過鎖存電路部分Lat鎖存的值)長(zhǎng)。在這樣的情況下，在總線信號(hào)的下降時(shí)間處的電壓傾斜G3被調(diào)整成平緩的電壓傾斜G4，即，使其比下降波形通過率小。
[0064]在LIN標(biāo)準(zhǔn)的情況下，通過使用在圖3A至圖3D中所示的時(shí)間Dl和時(shí)間D2限定波形占空(高電平周期)。時(shí)間Dl被限定為從總線信號(hào)上升并且達(dá)到預(yù)定電壓的時(shí)間t2到總線信號(hào)下降并且達(dá)到預(yù)定電壓的時(shí)間t3的時(shí)段。以同樣的方式，時(shí)間D2被限定為從總線信號(hào)上升并且達(dá)到預(yù)定電壓的時(shí)間tl到總線信號(hào)下降并且達(dá)到預(yù)定電壓的時(shí)間t4的時(shí)段。
[0065]在第一實(shí)施例中的總線通信收發(fā)器中，通過事先基于下述的限定，即合適地設(shè)置緩沖器BUFl的特性、第零至第五恒流源ICCO至ICC5的電流數(shù)量、第一至第四電阻Rl至R4的電阻值、以及電容C的電容值等等，能夠?qū)⑦m當(dāng)?shù)碾妷簝A斜應(yīng)用于用于延遲時(shí)間的每個(gè)測(cè)量結(jié)果的總線信號(hào)的下降波形。結(jié)果，控制總線信號(hào)不偏離在LIN標(biāo)準(zhǔn)等等中所限定的范圍成為可能。
[0066]順便提及，在通用總線標(biāo)準(zhǔn)的情況下，將會(huì)描述為何上升時(shí)間(上升通過率)和下降時(shí)間(下降通過率)彼此相等是優(yōu)選的原因。在圖3A至圖3D的描述中，因?yàn)長(zhǎng)IN標(biāo)準(zhǔn)的示例被示例，高電平的單一信號(hào)被使用的情況已經(jīng)被描述。然而，實(shí)際上，如在圖2中所示，存在信號(hào)交替地米用高電平和低電平的情況。在這樣的情況下，從時(shí)間to (從傳輸信號(hào)輸入節(jié)點(diǎn)TX供應(yīng)的輸入信號(hào)的上升)到時(shí)間t4 (從傳輸信號(hào)輸入節(jié)點(diǎn)TX供應(yīng)的輸入信號(hào)的下降)的時(shí)段通常等于從時(shí)間t4鍵入的輸入信號(hào)的上升的e到從傳輸信號(hào)輸入節(jié)點(diǎn)TX供應(yīng)的總線信號(hào)的下一個(gè)上升波形的時(shí)段。此時(shí)的占空被叫作50%的占空比。在此，為簡(jiǎn)化描述，假定當(dāng)總線信號(hào)(在曲線圖(c)中所示出的波形)的電壓高于邏輯閾值Vth時(shí)的時(shí)段是高電平時(shí)間，并且當(dāng)總線信號(hào)的電壓低于邏輯閾值Vth時(shí)的時(shí)段是低電平時(shí)間。在高電平時(shí)間和低電平時(shí)間在時(shí)間T中被重復(fù)的情況下，如在圖3A中所示當(dāng)下降時(shí)間比上升時(shí)間長(zhǎng)時(shí)高電平時(shí)間變得比低電平時(shí)間長(zhǎng)。相反地，當(dāng)下降時(shí)間比上升時(shí)間短時(shí)高電平時(shí)間變得比低電平時(shí)間短。為了使這些情況接近50%的占空比，應(yīng)理解的是，使上升時(shí)間和下降時(shí)間彼此相等是充分的。換言之，在第一實(shí)施例中的總線通信收發(fā)器中，通過調(diào)整使上升時(shí)間和下降時(shí)間彼此相等使總線信號(hào)的高電平時(shí)間和低電平時(shí)間彼此相等。以這樣的方式，能夠使高電平信號(hào)的處理可能時(shí)間和低電平信號(hào)的處理可能時(shí)間最大化。換言之，根據(jù)本實(shí)施例，即使在除了 LIN標(biāo)準(zhǔn)之外的通用總線標(biāo)準(zhǔn)中，在信號(hào)的加速和信號(hào)的吸納的穩(wěn)定性中能夠指不效果。
[0067][第二實(shí)施例]
[0068]圖4是示意性地示出在第二實(shí)施例中的總線通信收發(fā)器LTr的配置的電路圖，特別地，延遲時(shí)間測(cè)量電路部分DTM和輸出波形調(diào)整電路部分0WR。應(yīng)注意的是，因?yàn)樵诘诙?shí)施例中的總線通信收發(fā)器LTr和總線LBS的整體配置與在圖1A中所示的第一實(shí)施例相同的，所以描述被省略。
[0069]在圖4中所示的第二實(shí)施例中的總線通信收發(fā)器LTr的配置與在圖1B中所示的第一實(shí)施例中的總線通信收發(fā)器LTr的配置幾乎相同并且下面將會(huì)描述不同點(diǎn)。即，在第二實(shí)施例中的總線通信收發(fā)器LTr與通過將第二逆變器INV2和第四開關(guān)SW4添加到第一實(shí)施例中的總線通信收發(fā)器LTr所形成的配置相同。
[0070]因?yàn)榈诙?shí)施例中的總線通信收發(fā)器LTr的其它組件與在第一實(shí)施例中的總線通信收發(fā)器LTr的相同，所以進(jìn)一步的詳細(xì)的描述被省略。
[0071 ] 將會(huì)描述根據(jù)第二逆變器INV2和第四開關(guān)SW4的連接關(guān)系。第二逆變器INV2的輸入節(jié)點(diǎn)與傳輸信號(hào)輸入節(jié)點(diǎn)TX相連接。第二逆變器INV2的輸出節(jié)點(diǎn)與第四開關(guān)SW4的控制信號(hào)輸入節(jié)點(diǎn)相連接。第四開關(guān)SW4的一端與第一電源電壓VDD相連接。第四開關(guān)SW4的另一端與第四電阻R4的另一端相連接。
[0072]因?yàn)榈诙?shí)施例中的總線通信收發(fā)器LTr的組件的其它連接關(guān)系與在第一實(shí)施例中的總線通信收發(fā)器LTr的相同，所以進(jìn)一步的詳細(xì)的描述被省略。
[0073]將會(huì)描述第二逆變器INV2和第四開關(guān)SW4的操作。當(dāng)從傳輸信號(hào)輸入節(jié)點(diǎn)TX供應(yīng)的傳輸信號(hào)處于低狀態(tài)時(shí)第二逆變器INV2輸出處于高狀態(tài)的輸出信號(hào)。相反地，當(dāng)從傳輸信號(hào)輸入節(jié)點(diǎn)TX供應(yīng)的傳輸信號(hào)處于高狀態(tài)時(shí)第二逆變器INV2輸出處于低狀態(tài)的輸出信號(hào)。當(dāng)?shù)诙孀兤鱅NV2的輸出信號(hào)處于高狀態(tài)時(shí)第四開關(guān)SW4被設(shè)置成阻斷狀態(tài)并且當(dāng)?shù)诙孀兤鱅NV2的輸出信號(hào)處于低狀態(tài)時(shí)被設(shè)置成導(dǎo)通狀態(tài)。因此，當(dāng)從傳輸信號(hào)輸入節(jié)點(diǎn)TX供應(yīng)的傳輸信號(hào)處于高狀態(tài)時(shí)通過對(duì)電源電壓進(jìn)行分壓獲得的三種電壓被供應(yīng)到第一至第三比較器CMPl至CMP3的輸入節(jié)點(diǎn)，并且當(dāng)傳輸信號(hào)處于低狀態(tài)時(shí)電源電壓VDD沒有被供應(yīng)到第一至第四電阻Rl至R4。換言之，在第二實(shí)施例中的總線通信收發(fā)器中能夠節(jié)省在傳輸信號(hào)是處于低狀態(tài)的時(shí)段中由于流過第一至第四電阻Rl至R4的電流而消耗的功率。
[0074]因?yàn)樵诘诙?shí)施例中的總線通信收發(fā)器LTr的其它操作與在第一實(shí)施例中的總線通信收發(fā)器LTr的相同，所以進(jìn)一步的詳細(xì)的描述被省略。
[0075]第二實(shí)施例的效果在于，在波形調(diào)整電路部分OWR沒有執(zhí)行波形調(diào)整并且當(dāng)傳輸信號(hào)處于低狀態(tài)時(shí)能夠節(jié)省由于電流流過第一至第四電阻Rl至R4所消耗的功率。因此，當(dāng)然，只要符號(hào)此用途，可以應(yīng)用另一配置。
[0076][第三實(shí)施例]
[0077]圖5是示意性地示出在第三實(shí)施例中的總線通信收發(fā)器LTr的配置的電路圖，特別地，延遲時(shí)間測(cè)量電路部分DTM和輸出波形調(diào)整電路部分0WR。應(yīng)注意的是，因?yàn)樵诘诙?shí)施例中的總線通信收發(fā)器LTr和總線LBS的整體配置與在圖1A中所示的第一實(shí)施例的相同，所以描述被省略。
[0078]除了延遲時(shí)間測(cè)量電路部分DTM的配置之外，在圖5中所示的第二實(shí)施例中的總線通信收發(fā)器LTr的配置與在圖1B中所示的第一實(shí)施例中的總線通信收發(fā)器LTr的幾乎相同。將會(huì)描述在第三實(shí)施例中的延遲時(shí)間測(cè)量電路部分DTM的組件。
[0079]在第三實(shí)施例中的延遲時(shí)間測(cè)量電路部分DTM包含第一至第三緩沖器BUFl至BUF3、第一至第三電容Cl至C3、第一至第三比較器CMPl至CMP3、鎖存電路部分Lat、第一和第二電阻Rl和R2、第五至第七恒流源ICC5至ICC7、第二逆變器INV1、以及第四開關(guān)SW4。
[0080]因?yàn)樵诘谌龑?shí)施例中的總線通信收發(fā)器LTr的其它組件與在第一或者第二實(shí)施例中的相同，所以進(jìn)一步的詳細(xì)的描述被省略。
[0081]將會(huì)描述在第三實(shí)施例中的延遲時(shí)間測(cè)量電路部分DTM的組件的連接關(guān)系。第五至第七恒流源ICC5至ICC7的中的每一個(gè)的一端與第一電源電壓VDD相連接。第五至第七恒流源ICC5至ICC7中的每一個(gè)的另一端與第一至第三緩沖器BUFl至BUF3的相對(duì)應(yīng)的一個(gè)的電源部分中的一個(gè)相連接。第一至第三緩沖器BUFl至BUF3中的每一個(gè)的另一電源部分被接地。第一至第三緩沖器BUFl至BUF3的輸入節(jié)點(diǎn)和第二逆變器INV2的輸入節(jié)點(diǎn)被共同地與傳輸信號(hào)輸入節(jié)點(diǎn)TX相連接。第一至第三緩沖器BUFl至BUF3的每一個(gè)的輸出節(jié)點(diǎn)與第一至第三比較器CMPl至CMP3的每一個(gè)的輸入節(jié)點(diǎn)中的一個(gè)相連接。此外，第一至第三緩沖器BUFl至BUF3的每一個(gè)的輸出節(jié)點(diǎn)與第一至第三電容Cl至C3的相對(duì)應(yīng)的一個(gè)的一端相連接。第一至第三電容Cl至C3的每一個(gè)的另一端被接地。第二逆變器INV2的輸出節(jié)點(diǎn)與第四開關(guān)SW4的控制信號(hào)輸入節(jié)點(diǎn)相連接。第四開關(guān)SW4的一端與第一電源電壓VDD相連接。第一電阻Rl的一端被接地。第一電阻Rl的另一端被共同地與第二電阻R2的一端和第一至第三比較器CMPl至CMP3的每一個(gè)的另一個(gè)輸入節(jié)點(diǎn)相連接。第二電阻R2的另一端與第四開關(guān)SW4的另一端相連接。第一至第三比較器CMPl至CMP3的每一個(gè)的輸出節(jié)點(diǎn)與鎖存電路部分Lat的第一至第三輸入節(jié)點(diǎn)的相對(duì)應(yīng)的一個(gè)相連接。鎖存電路部分Lat的控制信號(hào)輸入節(jié)點(diǎn)與接收電路部分RXC的輸出節(jié)點(diǎn)相連接。鎖存電路部分Lat的第一至第三輸出節(jié)點(diǎn)分別地與第一至第三開關(guān)SWl至SW3的控制信號(hào)輸入節(jié)點(diǎn)相連接。
[0082]因?yàn)樵诘谌龑?shí)施例中的總線通信收發(fā)器LTr的組件的其它連接關(guān)系與在第一或者第二實(shí)施例中的相同，所以進(jìn)一步的詳細(xì)的描述被省略。[0083]將會(huì)描述在第三實(shí)施例中的延遲時(shí)間測(cè)量電路部分DTM的操作。
[0084]根據(jù)從第五至第七恒流源供應(yīng)到輸入信號(hào)的電流第一至第三緩沖器BUFl至BUF3分別輸出通過施加電壓傾斜所獲得的信號(hào)。從第一至第三緩沖器BUFl至BUF3的每一個(gè)輸出的信號(hào)的電壓被施加到第一至第三電容Cl至C3的相對(duì)應(yīng)的一個(gè)的一端。當(dāng)?shù)谒拈_關(guān)SM被設(shè)置成導(dǎo)通狀態(tài)時(shí)，第一和第二電阻Rl和R2通過對(duì)在第一電源電壓VDD和接地電壓之間的電壓進(jìn)行分壓產(chǎn)生基準(zhǔn)電壓。第一至第三比較器CMPl至CMP3將被施加到第一至第三電容Cl至C3的電壓與基準(zhǔn)電壓進(jìn)行比較，并且產(chǎn)生并且向鎖存電路部分Lat輸出示出比較結(jié)果的第一至第三比較結(jié)果信號(hào)。當(dāng)從接收電路部分RXC輸出的信號(hào)上升時(shí)鎖存電路部分Lat鎖存第一至第三比較結(jié)果信號(hào)并且繼續(xù)輸出所鎖存的信號(hào)。
[0085]在此，重要的是，將從第五至第七恒流源ICC5至ICC7所供應(yīng)的電流、第一至第三電容Cl至C3的電容值、第一至第二電阻Rl和R2的電阻值作為分壓電路已經(jīng)事先近似地組合。因此，能夠調(diào)整在第一至第三電容Cl至C3的每一個(gè)的兩端之間的電壓達(dá)到基準(zhǔn)電壓以前的時(shí)間。而且，像第一或者第二實(shí)施例一樣，在第三實(shí)施例中的延遲時(shí)間測(cè)量電路部分DTM中產(chǎn)生并且輸出比較結(jié)果信號(hào)組成為可能。
[0086]因?yàn)樵诘谌龑?shí)施例中的總線通信收發(fā)器LTr的其它操作與在第一或者第二實(shí)施例中的相同，所以進(jìn)一步的詳細(xì)的描述被省略。
[0087]應(yīng)注意的是，像在圖4中所示的第二實(shí)施例一樣，被設(shè)置在第三實(shí)施例中的總線通信收發(fā)器LTr中的第二逆變器INV2和第四開關(guān)SW4能夠被替換成其它的組件。此外，像在圖1B中所不的第一實(shí)施例一樣可以進(jìn)行省略。
[0088]已經(jīng)基于實(shí)施例具體地描述了由發(fā)明人提出的本發(fā)明。然而，本發(fā)明不限于實(shí)施例，并且在沒有偏離本發(fā)明的技術(shù)范圍的范圍中各種修改是可能的。特別地，已經(jīng)描述了符合LIN標(biāo)準(zhǔn)的總線通信收發(fā)器。然而，本發(fā)明能夠被應(yīng)用于使用單線總線的另一個(gè)配置。在此，單線總線意指其中多個(gè)輸入節(jié)點(diǎn)、輸出節(jié)點(diǎn)、以及雙向節(jié)點(diǎn)被連接到公共的一根信號(hào)線(或者一組信號(hào)線)的總線配置。信號(hào)線可以是在其上傳遞單端信號(hào)的信號(hào)線，或者兩根信號(hào)線可以傳遞一組互補(bǔ)的信號(hào)。此外，在其中不存在矛盾的范圍內(nèi)可以自由組合實(shí)施例。
【權(quán)利要求】
1.一種總線通信收發(fā)器，包括: 輸入節(jié)點(diǎn)，所述輸入節(jié)點(diǎn)被配置成接收輸入信號(hào)； 傳輸電路，所述傳輸電路被配置成從所述輸入節(jié)點(diǎn)接收所述輸入信號(hào)并且生成傳輸信號(hào); 總線連接節(jié)點(diǎn)，所述總線連接節(jié)點(diǎn)與外部單線總線相連接，以將所述傳輸信號(hào)傳送到所述外部單線總線并且對(duì)來自所述外部單線總線的接收信號(hào)進(jìn)行接收； 接收電路，所述接收 電路被配置成從所述單線總線接收所述接收信號(hào)或者所述傳輸信號(hào)以生成輸出信號(hào)； 輸出節(jié)點(diǎn)，所述輸出節(jié)點(diǎn)被配置成輸出所述輸出信號(hào)；以及 延遲時(shí)間測(cè)量電路，所述延遲時(shí)間測(cè)量電路被配置成，對(duì)從所述輸入信號(hào)的上升時(shí)間到從所述輸入信號(hào)生成的輸出信號(hào)的上升時(shí)間的延遲時(shí)間進(jìn)行測(cè)量，并且生成示出測(cè)量結(jié)果的延遲時(shí)間測(cè)量結(jié)果信號(hào)組， 其中，所述傳輸電路包括輸出波形調(diào)整電路，所述輸出波形調(diào)整電路被配置成，基于所述延遲時(shí)間測(cè)量結(jié)果信號(hào)組，來對(duì)從所述輸入信號(hào)生成的傳輸信號(hào)的下降波形中的電壓傾斜進(jìn)行調(diào)整。
2.根據(jù)權(quán)利要求1所述的總線通信收發(fā)器，其中，所述輸出波形調(diào)整電路包括: 電流源電路，所述電流源電路被配置成，基于所述延遲時(shí)間測(cè)量結(jié)果信號(hào)組來供應(yīng)具有不同的電流值的電流；和 逆變器電路，所述逆變器電路被配置成，接收所述輸入信號(hào)并且基于從所述電流源電路供應(yīng)的電流來輸出具有不同的電壓傾斜的中間信號(hào)， 其中，所述傳輸電路進(jìn)一步包括: 輸出電路，所述輸出電路被配置成，從所述中間信號(hào)來生成所述傳輸信號(hào)。
3.根據(jù)權(quán)利要求2所述的總線通信收發(fā)器，其中，所述電流源電路包括: 主電流源，所述主電流源被配置成將主電流供應(yīng)到所述逆變器電路； 多個(gè)副電流源，所述多個(gè)副電流源被配置成分別將多個(gè)副電流供應(yīng)到所述逆變器電路； 多個(gè)開關(guān)，所述多個(gè)開關(guān)與所述多個(gè)副電流源串聯(lián)地連接，以執(zhí)行切換操作以將在所述多個(gè)副電流中的一部分副電流或者全部副電流和所述逆變器電路之間的狀態(tài)設(shè)置為導(dǎo)通狀態(tài)或者阻斷狀態(tài)。
4.根據(jù)權(quán)利要求3所述的總線通信收發(fā)器，其中，所述延遲時(shí)間測(cè)量電路包括: 緩沖器恒流源，所述緩沖器恒流源被配置成供應(yīng)緩沖器電流； 緩沖器，所述緩沖器被配置成接收所述輸入信號(hào)并且基于所述緩沖器電流來輸出所述電壓傾斜； 電容，所述電容與所述緩沖器的輸出節(jié)點(diǎn)相連接； 多個(gè)電阻，所述多個(gè)電阻被串聯(lián)地連接在第一電源電壓和第二電源電壓之間，以通過對(duì)在所述第一電源電壓和所述第二電源電壓之間的電壓進(jìn)行分壓來生成多個(gè)基準(zhǔn)電壓；多個(gè)比較器，所述多個(gè)比較器被配置成，將被施加到所述電容的電壓與所述多個(gè)基準(zhǔn)電壓進(jìn)行比較，以輸出指示所述比較結(jié)果的比較結(jié)果信號(hào)組；以及 鎖存電路，所述鎖存電路被配置成對(duì)在所述輸出信號(hào)的上升時(shí)的所述比較結(jié)果信號(hào)組進(jìn)行鎖存，以將被鎖存的信號(hào)輸出作為所述延遲時(shí)間測(cè)量結(jié)果信號(hào)組。
5.根據(jù)權(quán)利要求3所述的總線通信收發(fā)器，其中，所述延遲時(shí)間測(cè)量電路包括: 多個(gè)緩沖器恒流源，所述多個(gè)緩沖器恒流源用于供應(yīng)多個(gè)緩沖器電流； 多個(gè)緩沖器，所述多個(gè)緩沖器被配置成，接收所述輸入信號(hào)并且輸出分別對(duì)應(yīng)于所述多個(gè)緩沖器電流的多個(gè)電壓傾斜； 多個(gè)電容，所述多個(gè)電容分別與所述多個(gè)緩沖器的輸出節(jié)點(diǎn)相連接； 多個(gè)電阻，所述多個(gè)電阻被串聯(lián)地連接在第一電源電壓和第二電源電壓之間，以通過對(duì)在所述第一電源電壓和所述第二電源電壓之間的電壓進(jìn)行分壓來生成基準(zhǔn)電壓； 多個(gè)比較器，所述多個(gè)比較器被配置成，將被施加到所述多個(gè)電容的電壓和所述基準(zhǔn)電壓分別進(jìn)行比較，并且輸出 示出比較結(jié)果的比較結(jié)果信號(hào)組；以及 鎖存電路，所述鎖存電路被配置成，響應(yīng)于所述輸出信號(hào)的上升時(shí)間來鎖存所述比較結(jié)果信號(hào)組，以輸出作為延遲時(shí)間測(cè)量結(jié)果信號(hào)組。
6.根據(jù)權(quán)利要求4或者5所述的總線通信收發(fā)器，其中，所述鎖存電路包括: 多個(gè)鎖存器，所述多個(gè)鎖存器分別具有與所述多個(gè)比較器的輸出節(jié)點(diǎn)相連接的輸入節(jié)點(diǎn)以及與所述多個(gè)開關(guān)的控制信號(hào)輸入節(jié)點(diǎn)相連接的輸出節(jié)點(diǎn)。
7.根據(jù)權(quán)利要求4或者5所述的總線通信收發(fā)器，進(jìn)一步包括: 開關(guān)，該開關(guān)被配置成，在所述延遲時(shí)間的測(cè)量期間將所述多個(gè)電阻與所述第一或者第二電源電壓相連接，并且在所述延遲時(shí)間的測(cè)量是不必要的時(shí)段中的一部分或者全部時(shí)段期間將所述多個(gè)電阻從所述第一或者第二電源電壓處斷開。
8.根據(jù)權(quán)利要求6所述的總線通信收發(fā)器，進(jìn)一步包括: 開關(guān)，該開關(guān)被配置成，在所述延遲時(shí)間的測(cè)量期間將所述多個(gè)電阻與所述第一或者第二電源電壓相連接，并且在所述延遲時(shí)間的測(cè)量是不必要的時(shí)段中的一部分或者全部時(shí)段期間將所述多個(gè)電阻從所述第一或者第二電源電壓處斷開。
【文檔編號(hào)】H03K17/296GK103973279SQ201410045102
【公開日】2014年8月6日 申請(qǐng)日期:2014年2月7日 優(yōu)先權(quán)日:2013年2月4日
【發(fā)明者】木內(nèi)秀樹 申請(qǐng)人:瑞薩電子株式會(huì)社