電平轉(zhuǎn)換電路的制作方法
【專利摘要】電平轉(zhuǎn)換電路。本發(fā)明提供不會(huì)進(jìn)行誤動(dòng)作的電平轉(zhuǎn)換電路。該電平轉(zhuǎn)換電路將對(duì)輸入端子輸入的第一電源端子的第一電源電壓的信號(hào)轉(zhuǎn)換為第二電源端子的第二電源電壓的信號(hào)而向輸出端子輸出，具備檢測(cè)第一電源電壓小于規(guī)定電壓的情況的控制電路，通過(guò)控制電路的檢測(cè)信號(hào)將電平轉(zhuǎn)換電路的輸出端子的電壓固定為第二電源電壓或接地電壓。
【專利說(shuō)明】電平轉(zhuǎn)換電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及安裝在半導(dǎo)體裝置上的電平轉(zhuǎn)換電路。
【背景技術(shù)】
[0002]對(duì)現(xiàn)有的電平轉(zhuǎn)換電路進(jìn)行說(shuō)明。圖2是示出現(xiàn)有的電平轉(zhuǎn)換電路的電路圖。
[0003]當(dāng)輸入電壓VIN為高電平時(shí)(成為第一電源電壓VDDl時(shí))，通過(guò)反相器51，NMOS晶體管52的柵極電壓成為接地電壓VSS。從而，NMOS晶體管52截止。另外，NMOS晶體管53導(dǎo)通，輸出電壓VOUT成為低電平(成為接地電壓VSS)。此時(shí)，PMOS晶體管54導(dǎo)通，內(nèi)部節(jié)點(diǎn)NI的電壓成為第二電源電壓VDD2，PMOS晶體管55截止。
[0004]另外，當(dāng)輸入電壓VIN成為低電平時(shí)(成為接地電壓VSS時(shí))，通過(guò)反相器51，NMOS晶體管52的柵極電壓成為第一電源電壓VDD1。從而，NMOS晶體管52導(dǎo)通，內(nèi)部節(jié)點(diǎn)NI的電壓成為接地電壓VSS，PMOS晶體管55導(dǎo)通，輸出電壓VOUT成為高電平(成為第二電源電壓VDD2)。此時(shí)，NMOS晶體管53截止(例如，參照專利文獻(xiàn)I)。
[0005]專利文獻(xiàn)1:日本特開2012-134690號(hào)公報(bào)
[0006]但是，在專利文獻(xiàn)I所公開的技術(shù)中，當(dāng)?shù)谝浑娫措妷篤DDl低于電路的最低工作電源電壓時(shí)，電平轉(zhuǎn)換電路進(jìn)行誤動(dòng)作，導(dǎo)致輸出電壓VOUT不穩(wěn)定。

【發(fā)明內(nèi)容】

[0007]本發(fā)明鑒于上述課題，提供不會(huì)進(jìn)行誤動(dòng)作的電平轉(zhuǎn)換電路。
[0008]本發(fā)明為了解決上述課題，采用這樣的電平轉(zhuǎn)換電路:將對(duì)輸入端子輸入的第一電源端子的第一電源電壓的信號(hào)轉(zhuǎn)換為第二電源端子的第二電源電壓的信號(hào)而向輸出端子輸出，具備檢測(cè)第一電源電壓小于規(guī)定電壓的情況的控制電路，通過(guò)控制電路的檢測(cè)信號(hào)將電平轉(zhuǎn)換電路的輸出端子的電壓固定為第二電源電壓或接地電壓。
[0009]發(fā)明的效果
[0010]根據(jù)本發(fā)明，當(dāng)?shù)谝浑娫措妷旱陀谧畹凸ぷ麟娫措妷簳r(shí)，電平轉(zhuǎn)換電路的輸出電壓被強(qiáng)制性地固定為第二電源電壓或接地電壓，所以電平轉(zhuǎn)換電路不會(huì)進(jìn)行誤動(dòng)作。
【專利附圖】

【附圖說(shuō)明】
[0011]圖1是示出本實(shí)施方式的電平轉(zhuǎn)換電路的電路圖。
[0012]圖2是示出現(xiàn)有的電平轉(zhuǎn)換電路的電路圖。
[0013]標(biāo)號(hào)說(shuō)明
[0014]10信號(hào)處理電路；20控制電路；22電流源；VDD1?VDD2電源電壓；VSS接地電壓；VIN輸入電壓；V0UT輸出電壓。
【具體實(shí)施方式】
[0015]以下，參照附圖來(lái)說(shuō)明本發(fā)明的實(shí)施方式。[0016]首先，說(shuō)明電平轉(zhuǎn)換電路的結(jié)構(gòu)。圖1是示出電平轉(zhuǎn)換電路的電路圖。這里，第一電源端子的電壓是第一電源電壓VDDl，第二電源端子的電壓是第二電源電壓VDD2，接地端子的電壓是接地電壓VSS。電平轉(zhuǎn)換電路將所輸入的第一電源電壓VDDl的信號(hào)轉(zhuǎn)換為第二電源電壓VDD2的信號(hào)而輸出。
[0017]電平轉(zhuǎn)換電路具備信號(hào)處理電路10以及控制電路20。信號(hào)處理電路10具備反相器1UNM0S晶體管12?13、PM0S晶體管14?15以及開關(guān)16?17。控制電路20具備NMOS晶體管21、電流源22以及反相器23。
[0018]在電平轉(zhuǎn)換電路中，信號(hào)處理電路10的輸入端子是電平轉(zhuǎn)換電路的輸入端子。信號(hào)處理電路10的輸出端子是電平轉(zhuǎn)換電路的輸出端子。信號(hào)處理電路10與控制電路20的第一控制信號(hào)端子相互連接。信號(hào)處理電路10與控制電路20的第二控制信號(hào)端子相互連接。
[0019]在信號(hào)處理電路10中，反相器11的輸入端子與信號(hào)處理電路10的輸入端子以及NMOS晶體管13的柵極連接，輸出端子與NMOS晶體管12的柵極連接，電源端子與第一電源端子連接，接地端子與接地端子連接。NMOS晶體管12的源極與接地端子連接，漏極與內(nèi)部節(jié)點(diǎn)NI連接。NMOS晶體管13的源極與接地端子連接，漏極與內(nèi)部節(jié)點(diǎn)N2連接。開關(guān)16設(shè)置在內(nèi)部節(jié)點(diǎn)NI與接地端子之間。開關(guān)17設(shè)置在信號(hào)處理電路10的輸出端子與內(nèi)部節(jié)點(diǎn)N2之間。PMOS晶體管14的柵極與信號(hào)處理電路10的輸出端子連接，源極與第二電源端子連接，漏極與內(nèi)部節(jié)點(diǎn)NI連接。PMOS晶體管15的柵極與內(nèi)部節(jié)點(diǎn)NI連接，源極與第二電源端子連接，漏極與信號(hào)處理電路10的輸出端子連接。開關(guān)16由信號(hào)處理電路10的第一控制信號(hào)端子的信號(hào)來(lái)控制。開關(guān)17由信號(hào)處理電路10的第二控制信號(hào)端子的信號(hào)來(lái)控制。
[0020]在控制電路20中，NMOS晶體管21的柵極與第一電源端子連接，源極與接地端子連接，漏極與內(nèi)部節(jié)點(diǎn)N3連接。電流源22設(shè)置在第二電源端子與內(nèi)部節(jié)點(diǎn)N3之間。反相器23的輸入端子與內(nèi)部節(jié)點(diǎn)N3以及控制電路20的第一控制信號(hào)端子連接，輸出端子與控制電路20的第二控制信號(hào)端子連接，電源端子與第二電源端子連接，接地端子與接地端子連接。
[0021]這里，NMOS晶體管21以及電流源22構(gòu)成電壓檢測(cè)電路。電壓檢測(cè)電路的輸入端子是NMOS晶體管21的柵極，輸出端子是內(nèi)部節(jié)點(diǎn)N3。電壓檢測(cè)電路檢測(cè)第一電源電壓VDDl成為最低工作電源電壓與規(guī)定電壓的合計(jì)電壓的情況。此外，該電壓是電壓檢測(cè)電路的閾值電壓，是比電平轉(zhuǎn)換電路無(wú)法實(shí)際地工作的電源電壓(最低工作電源電壓)高出規(guī)定電壓的電壓。根據(jù)半導(dǎo)體裝置的規(guī)格來(lái)適當(dāng)?shù)卣{(diào)整該規(guī)定電壓。具體地說(shuō)，通過(guò)適當(dāng)?shù)卣{(diào)整NMOS晶體管21的閾值電壓以及尺寸和電流源22的電流量，來(lái)調(diào)整電壓檢測(cè)電路的閾值電壓。
[0022]接著，說(shuō)明第一電源電壓VDDl低于最低工作電源電壓時(shí)的電平轉(zhuǎn)換電路的工作。
[0023]此時(shí),第一電源電壓VDDl低于電壓檢測(cè)電路的閾值電壓。于是,NMOS晶體管21截止。內(nèi)部節(jié)點(diǎn)N3的電壓被電流源22上拉，成為第二電源電壓VDD2。即，第一控制信號(hào)成為第二電源電壓VDD2。開關(guān)16例如是NMOS晶體管，當(dāng)柵極電壓為第二電源電壓VDD2時(shí)，開關(guān)16接通，因此，內(nèi)部節(jié)點(diǎn)NI的電壓成為接地電壓VSS。由此，PMOS晶體管15導(dǎo)通，輸出電壓VOUT被強(qiáng)制性地固定為第二電源電壓VDD2。由此，當(dāng)?shù)谝浑娫措妷篤DDl低于最低工作電源電壓時(shí)，電平轉(zhuǎn)換電路的輸出電壓VOUT被強(qiáng)制性地固定為第二電源電壓VDD2，所以電平轉(zhuǎn)換電路不會(huì)進(jìn)行誤動(dòng)作。
[0024]因?yàn)閮?nèi)部節(jié)點(diǎn)N3的電壓為第二電源電壓VDD2，所以通過(guò)反相器23，第二控制信號(hào)成為接地電壓VSS。開關(guān)17例如是NMOS晶體管，柵極電壓為接地電壓VSS，因此開關(guān)17關(guān)斷。
[0025]這樣，當(dāng)?shù)谝浑娫措妷篤DDl低于電壓檢測(cè)電路的閾值電壓時(shí)，電平轉(zhuǎn)換電路的輸出電壓VOUT被強(qiáng)制性地固定為第二電源電壓VDD2。
[0026]接著，說(shuō)明第一電源電壓VDDl高于最低工作電源電壓與規(guī)定電壓的合計(jì)電壓時(shí)的電平轉(zhuǎn)換電路的工作。
[0027]此時(shí)，第一電源電壓VDDl高于電壓檢測(cè)電路的閾值電壓。于是，NMOS晶體管21導(dǎo)通。內(nèi)部節(jié)點(diǎn)N3的電壓成為接地電壓VSS。即，因?yàn)榈谝豢刂菩盘?hào)成為接地電壓VSS，所以開關(guān)16關(guān)斷。另外，通過(guò)反相器23，第二控制信號(hào)成為第二電源電壓VDD2，所以開關(guān)17接通。
[0028]這里，當(dāng)輸入電壓VIN成為高電平時(shí)(成為第一電源電壓VDDl時(shí))，通過(guò)反相器11，NMOS晶體管12的柵極電壓成為接地電壓VSS。于是，NMOS晶體管12截止。另外，NMOS晶體管13導(dǎo)通，輸出電壓VOUT成為低電平(成為接地電壓VSS)。此時(shí)，PMOS晶體管14導(dǎo)通，內(nèi)部節(jié)點(diǎn)NI的電壓成為第二電源電壓VDD2，PMOS晶體管15截止。
[0029]另外，當(dāng)輸入電壓VIN成為低電平時(shí)(成為接地電壓VSS時(shí))，通過(guò)反相器11，NMOS晶體管12的柵極電壓成為第一電源電壓VDD1。于是，NMOS晶體管12導(dǎo)通，內(nèi)部節(jié)點(diǎn)NI的電壓成為接地電壓VSS，PMOS晶體管15導(dǎo)通，輸出電壓VOUT成為高電平(成為第二電源電壓VDD2)。此時(shí)，NMOS晶體管13截止。
[0030]這樣，當(dāng)?shù)谝浑娫措妷篤DDl高于電壓檢測(cè)電路的閾值電壓時(shí)，電平轉(zhuǎn)換電路的輸出電壓VOUT由輸入電壓VIN決定。
[0031]此外，電流源22在實(shí)現(xiàn)上拉功能的范圍內(nèi)沒有限定。例如，也可以是電阻元件。
[0032]另外，可調(diào)換針對(duì)開關(guān)16以及開關(guān)17的控制信號(hào)，另外，可調(diào)換電平轉(zhuǎn)換電路的輸出端子和內(nèi)部節(jié)點(diǎn)NI。
[0033]另外，雖然NMOS晶體管21的柵極與第一電源端子直接連接，但也可以經(jīng)由電阻分壓電路進(jìn)行連接。
【權(quán)利要求】
1.一種電平轉(zhuǎn)換電路,其將對(duì)輸入端子輸入的第一電源端子的第一電源電壓的信號(hào)轉(zhuǎn)換為第二電源端子的第二電源電壓的信號(hào)而向輸出端子輸出，其特征在于， 該電平轉(zhuǎn)換電路具備檢測(cè)所述第一電源電壓小于規(guī)定電壓的情況的控制電路， 通過(guò)所述控制電路的檢測(cè)信號(hào)，將所述電平轉(zhuǎn)換電路的輸出端子的電壓固定為所述第二電源電壓或接地電壓。
2.根據(jù)權(quán)利要求1所述的電平轉(zhuǎn)換電路，其特征在于，該電平轉(zhuǎn)換電路具備: 第一 NMOS晶體管,其在對(duì)所述輸入端子輸入的信號(hào)是第一電源電壓時(shí),使所述輸出端子的電壓成為所述第二電源電壓； 第一開關(guān)，其與所述第一 NMOS晶體管并聯(lián)連接； 第二 NMOS晶體管,其在對(duì)所述輸入端子輸入的信號(hào)是第一電源電壓時(shí),使所述輸出端子的電壓成為所述接地電壓；以及 第二開關(guān)，其連接在所述第二 NMOS晶體管與所述輸出端子之間， 通過(guò)所述控制電路的檢測(cè)信號(hào)，控制所述第一開關(guān)和所述第二開關(guān)。
3.根據(jù)權(quán)利要求2所述的電平轉(zhuǎn)換電路，其特征在于， 所述控制電路具備: NMOS晶體管，其柵極與所述第一電源端子連接，源極與接地端子連接，漏極與所述控制電路的第一輸出端子連接； 電阻元件，其設(shè)置在所述第二電源端子與所述控制電路的第一輸出端子之間；以及 反相器，其設(shè)置在所述NMOS晶體管的漏極與第二輸出端子之間， 所述控制電路利用所述第一輸出端子的信號(hào)控制所述第一開關(guān)，利用所述第二輸出端子的信號(hào)控制所述第二開關(guān)。
4.一種電平轉(zhuǎn)換電路，其安裝在半導(dǎo)體裝置上，其特征在于， 該電平轉(zhuǎn)換電路具備信號(hào)處理電路和控制電路， 所述信號(hào)處理電路具有: 第一 NMOS晶體管，其源極與接地端子連接，漏極與第一內(nèi)部節(jié)點(diǎn)連接； 第二 NMOS晶體管，其源極與接地端子連接，漏極與第二內(nèi)部節(jié)點(diǎn)連接； 第一反相器，其輸入端子與所述信號(hào)處理電路的輸入端子以及所述第二 NMOS晶體管的柵極連接，輸出端子與所述第一 NMOS晶體管的柵極連接，電源端子與第一電源端子連接； 第一開關(guān)，其設(shè)置在所述第一內(nèi)部節(jié)點(diǎn)與接地端子之間，由所述信號(hào)處理電路的第一控制信號(hào)端子的信號(hào)控制， 第二開關(guān)，其設(shè)置在所述信號(hào)處理電路的輸出端子與所述第二內(nèi)部節(jié)點(diǎn)之間，由所述信號(hào)處理電路的第二控制信號(hào)端子的信號(hào)控制， 第一 PMOS晶體管，其柵極與所述信號(hào)處理電路的輸出端子連接，源極與第二電源端子連接，漏極與所述第一內(nèi)部節(jié)點(diǎn)連接；以及 第二 PMOS晶體管，其柵極與所述第一內(nèi)部節(jié)點(diǎn)連接，源極與所述第二電源端子連接，漏極與所述信號(hào)處理電路的輸出端子連接， 所述控制電路具有: 電壓檢測(cè)電路，其輸入端子與所述第一電源端子連接，檢測(cè)第一電源電壓成為最低工作電源電壓與規(guī)定電壓的合計(jì)電壓的情況；以及 第二反相器，其輸入端子與所述電壓檢測(cè)電路的輸出端子以及所述第一控制信號(hào)端子連接，輸出端子與所述第二控制信號(hào)端子連接，電源端子與所述第二電源端子連接。
5.根據(jù)權(quán)利要求4所述的電平轉(zhuǎn)換電路，其特征在于， 所述電壓檢測(cè)電路具備: 第三NMOS晶體管，其柵極與所述第一電源端子連接，源極與接地端子連接，漏極與所述電壓檢測(cè)電路的輸出端子連接；以及 電阻元件，其設(shè)置在所述第二電源端子與所述電壓檢測(cè)電路的輸出端子之間。
6.根據(jù)權(quán)利要求5所述的電平轉(zhuǎn)換電路，其特征在于， 所述電壓檢測(cè)電路的閾值電壓被調(diào)整為所述合計(jì)電壓。
【文檔編號(hào)】H03K19/0185GK103997334SQ201410056621
【公開日】2014年8月20日 申請(qǐng)日期:2014年2月19日 優(yōu)先權(quán)日:2013年2月20日
【發(fā)明者】高田幸輔, 五十嵐敦史 申請(qǐng)人:精工電子有限公司