H橋pwm功率放大器過流保護(hù)電路的制作方法
【專利摘要】本發(fā)明涉及一種H橋PWM功率放大器過流保護(hù)電路，它包括一個比較器電路，一個單穩(wěn)態(tài)電路和一個施密特電路。本發(fā)明有效地解決了傳統(tǒng)過流保護(hù)電路輸出電流有效值、輸出最大電流隨電源電壓和負(fù)載變化影響較大的問題。本發(fā)明電路的一致性很好，基本不需調(diào)試，便于大批量生產(chǎn)；本發(fā)明電路的電流高端變化只有傳統(tǒng)限流電路的50％，電流低端變化只有傳統(tǒng)限流電路的13％；本發(fā)明采用的元器件均為通用的CMOS電路，能在5～20V的電源電壓下工作，電路的成本幾乎沒有增加。本發(fā)明電路廣泛應(yīng)用于各種大功率驅(qū)動或伺服控制系統(tǒng)。
【專利說明】H橋PWM功率放大器過流保護(hù)電路
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種過流保護(hù)電路，特別涉及一種H橋PWM (脈寬調(diào)制)功率放大器過流保護(hù)電路。它的直接應(yīng)用領(lǐng)域為各種大功率驅(qū)動或伺服控制系統(tǒng)，如直流電動機(jī)驅(qū)動、雷達(dá)天線驅(qū)動、大型壓電驅(qū)動等。
【背景技術(shù)】
[0002]對于H橋PWM功率放大器大功率電路，如果沒有設(shè)計完善準(zhǔn)確的限流控制電路，很難保證電路工作在安全工作區(qū)SOA內(nèi)，當(dāng)出現(xiàn)異常錯誤(如輸出短路)時，電路就會發(fā)生毀滅性燒毀。因此，需要設(shè)計過流保護(hù)電路，將電流限制值設(shè)置成不超過放大器的最大額定電流，對電路實施安全保護(hù)。
[0003]傳統(tǒng)的過流保護(hù)電路如圖1所示，比較器將來自電流檢測電路的電壓信號與參考電壓比較，當(dāng)電壓信號超過參考電壓時，過流保護(hù)電路給出一個過流信號來關(guān)斷PWM功率放大器的輸出功率管。但在一些特定的應(yīng)用中，需要PWM功率放大器出現(xiàn)過流時仍然能夠輸出一個要求的輸出電流有效值，同時又要求輸出最大電流限制在一定的范圍內(nèi)，此時傳統(tǒng)的過流保護(hù)電路就顯得無能為力。
[0004]本發(fā)明就是為了解決上述問題，同時在電源電壓發(fā)生一定的變化以及負(fù)載發(fā)生一定的變化時，限流輸出的有效值和最大電流不發(fā)生較大的變化。

【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術(shù)問題在于發(fā)明一種新的H橋PWM功率放大器過流保護(hù)電路，不僅要解決傳統(tǒng)過流保護(hù)電路不能實現(xiàn)輸出電流有效值和輸出最大電流可以準(zhǔn)確控制的問題，而且還要解決限流輸出的有效值和最大電流不隨電源電壓和負(fù)載變化影響的問題，便于批量生產(chǎn)。
[0006]本發(fā)明解決上述技術(shù)問題所采取的技術(shù)方案在于發(fā)明的H橋PWM放大器過流保護(hù)電路包括:
[0007]一個比較器電路，對來自外部輸入端Vsense的信號進(jìn)行比較，其輸入端與Vsense相連，其輸出端Vol與單穩(wěn)態(tài)電路輸入端相連，同時與施密特電路的一個輸入端相連，其電源端與外部電源端Vcc相連；和
[0008]—個單穩(wěn)態(tài)電路,把比較器電路輸出的窄脈沖信號展寬為脈沖寬度一定的輸出信號，其輸入端與比較器電路的輸出端Vol相連,其輸出端與施密特電路的一個輸入端Vo2相連，其電源端與外部電源端Vcc相連；和
[0009]一個施密特電路，對比較器電路的輸出和單穩(wěn)態(tài)電路的輸出信號整形后再相與后和輸出端相連，其一個輸入端與比較器電路的輸出端Vol相連,另一個輸入端與單穩(wěn)態(tài)電路的輸出端Vo2相連，其輸出端與輸出信號端SD相連，其電源端與外部電源端Vcc相連；
[0010]所述比較器電路包括比較器U1A、濾波電容Cl、輸入電阻R4、偏置電阻R1、偏置電阻R5、反饋電阻R3、上拉電阻R2，其中，UlA的正電源端與外部電源端Vcc相連，UlA的負(fù)電源端與地相連，UlA的輸出端與比較電路的輸出端Vol、R3的一端以及R2的一端相連，UlA的負(fù)向輸入端與Cl的一端及R4的一端相連，UlA的正向輸入端與Rl的一端和R5的一端及R3的一端相連，R4的一端與Vsense相連，R4的另一端與UlA的負(fù)向端相連，Cl的一端接地，Cl的另一端與UlA的負(fù)向端以及R4的一端相連，Rl的一端與外部電源端Vcc相連，Rl的另一端與R5的一端相連，并與UlA的負(fù)向輸入端相連,R5的一端與Rl的一端相連,并與UlA的負(fù)向輸入端相連，R3的一端與UlA的負(fù)向端和R1、R5的一端相連，R3的另一端與UlA的輸出端、上拉電阻R2的一端和施密特電路的一個輸入端相連，R2的一端與外部電源端Vcc相連,R2的另一端與反饋電阻R3的一端、UlA的輸出端、施密特電路的一個輸入端相連；
[0011 ] 所述單穩(wěn)態(tài)電路包括二輸入施密特與非門U3C和U2A、定時電阻Rl 1、定時電容C4，其中，U3C的正電源端與外部電源端Vcc相連，U3C的地端與地相連，U3C的一個輸入端與所述比較器電路的輸出端Vo I相連，U3C的另一個輸入端與單穩(wěn)態(tài)電路的輸出端Vo2相連，U3C的輸出端與C4的一端相連，U2A的正電源端與外部電源端Vcc相連，U2A的地端與地相連，U2A的兩個輸入端相連并與定時電容C4的一端及定時電阻Rll的一端相連，U2A的輸出端與輸出端Vo2和U3C的一個輸入端相連,RlI的一端與U2A的兩個輸入端和定時電容C4的一端相連，C4的一端與U3C的輸出端相連，C4的另一端與Rll的一端和U2A的兩個輸入端相連；[0012]所述施密特電路包括二輸入施密特與非門U3A和U3B，其中，U3A和U3B正電源端與外部電源端Vcc相連，U3A和U3B的地端與地相連，U3A的一個輸入端與所述比較器電路的輸出端Vol相連，U3A的另一個輸入端與所述單穩(wěn)態(tài)電路的輸出端Vo2相連，U3A的輸出端與U3B的兩個輸入端相連，U3B的兩個輸入端相連并與U3A的輸出端相連，U3B的輸出端與所述施密特電路的輸出端和所述H橋PWM功率放大器過流保護(hù)電路的輸出信號端SD相連。
[0013]所述輸入電阻R4為常規(guī)普通電阻，電阻值為IkQ，所述偏置電阻Rl和R5為常規(guī)普通電阻，其中，Rl電阻值為36k Ω，R5的電阻值均為300~910 Ω，所述上拉電阻R2為常規(guī)普通電阻，電阻值為IOkQ，所述反饋電阻R3為常規(guī)普通電阻，電阻值為20k Ω，所述定時電阻Rll為常規(guī)普通電阻，電阻值為IOkQ~IOOkQ。
[0014]所述濾波電容Cl是常規(guī)普通電容，電容值為IOOpF~510pF，所述定時電容C4是常規(guī)普通電容，電容值為1000pF。
[0015]所述比較器UlA是常規(guī)的集電極開路輸出比較器，其工作電壓5~20V，其響應(yīng)時間≤1.3 μ S，輸出高電平≥工作電壓減2V。
[0016]所述二輸入施密特與非門U2A、U3A、U3B、U3C是常規(guī)的CMOS 二輸入施密特與非門，可以采用一個4 二輸入施密特與非門，其工作電壓5~20V，其延遲時間(380ns，輸出高電平≥工作電壓減IV。
[0017]有益效果:
[0018]本發(fā)明的H橋PWM功率放大器過流保護(hù)電路采用一個比較器電路、一個單穩(wěn)態(tài)電路和一個施密特電路相互連接來實現(xiàn)。與傳統(tǒng)的H橋PWM功率放大器過流保護(hù)電路相比，它具有以下特點:
[0019]1.傳統(tǒng)過流保護(hù)電路采用一個比較器電路、一個RC定時電路和一個施密特電路相互連接來實現(xiàn)，而本發(fā)明電路采用一個單穩(wěn)態(tài)電路取代RC定時電路，有效地解決了傳統(tǒng)過流保護(hù)電路不能實現(xiàn)輸出電流有效值和輸出最大電流可以準(zhǔn)確控制的問題，而且有效地解決了限流輸出的有效值和最大電流不隨電源電壓和負(fù)載變化影響的問題。因此，本發(fā)明電路的一致性很好，基本不需調(diào)試,便于大批量生產(chǎn)。
[0020]圖4?圖5是本發(fā)明具體實施的過流保護(hù)電路與傳統(tǒng)過流保護(hù)電路的隨電源變化的比較圖，圖6?圖7是本發(fā)明具體實施的過流保護(hù)電路與傳統(tǒng)過流保護(hù)電路的隨負(fù)載變化的比較圖。由圖4?圖7的比較可以看出，本發(fā)明電路的電流高端變化只有傳統(tǒng)限流電路的50%，本發(fā)明電路的電流低端變化只有傳統(tǒng)限流電路的13%，因此本發(fā)明電路大幅拓展了 H橋PWM功率放大器過流保護(hù)電路的適應(yīng)范圍,可以實現(xiàn)輸出電流有效值和輸出最大電流的準(zhǔn)確控制。
[0021]2.本發(fā)明采用的單穩(wěn)態(tài)電路采用二輸入施密特與非門來實現(xiàn)，沒有額外增加其它電路，因此實現(xiàn)該電路的成本幾乎沒有增加。
[0022]3.本發(fā)明采用的元器件均為通用的CMOS電路，因此本發(fā)明的H橋PWM功率放大器過流保護(hù)電路能在5?20V的電源電壓下工作，其輸入信號是電流傳感電壓信號，輸出是CMOS電平的關(guān)斷控制信號，過流時輸出信號為CMOS高電平，用來關(guān)斷H橋的驅(qū)動信號，正常時輸出信號為CMOS低電平，H橋電路正常工作。
【專利附圖】

【附圖說明】
[0023]圖1是傳統(tǒng)過流保護(hù)電路框圖；
[0024]圖2是本發(fā)明的H橋PWM功率放大器過流保護(hù)電路框圖；
[0025]圖3是本發(fā)明具體實施的H橋PWM功率放大器過流保護(hù)電路的電原理圖；
[0026]圖4是本發(fā)明具體實施電路與傳統(tǒng)過流保護(hù)電路在功率電壓變化時電流高端變化圖；
[0027]圖5是本發(fā)明具體實施電路與傳統(tǒng)過流保護(hù)電路在功率電壓變化時電流低端變化圖；
[0028]圖6是本發(fā)明具體實施電路與傳統(tǒng)過流保護(hù)電路在負(fù)載變化時電流高端變化圖；
[0029]圖7是本發(fā)明具體實施電路與傳統(tǒng)過流保護(hù)電路在負(fù)載變化時電流低端變化圖；
[0030]圖8是本發(fā)明具體實施電路Design Entry CIS仿真圖。
【具體實施方式】
[0031]本發(fā)明說明書中的
【發(fā)明內(nèi)容】
就是具體的實施例，這里不再重復(fù)敘述。下面僅結(jié)合附圖進(jìn)一步說明其工作原理及對各元件參數(shù)的要求。
[0032]本發(fā)明的電路框圖如圖2所示，本發(fā)明的H橋PWM功率放大器過流保護(hù)電路包括一個比較器電路、一個單穩(wěn)態(tài)電路和一個施密特電路相互連接來實現(xiàn)。
[0033]本發(fā)明具體實施的H橋PWM功率放大器過流保護(hù)電路的電原理圖如圖3所示。所述比較器電路的輸出由Vsense來控制。其工作原理如下:電源電壓Vcc、電阻R1、R6、R3構(gòu)成比較器正輸入端的固定偏置電壓，即比較器參考電壓；電阻R2構(gòu)成比較器輸出的上拉電阻；電容C4和Rll決定單穩(wěn)態(tài)電路的輸出低電平脈沖寬度；施密特電路對比較器輸出Vol和單穩(wěn)態(tài)電路輸出Vo2整形，并進(jìn)行相與來產(chǎn)生輸出SD信號；正常情況下，Vsense電壓較小，比較器輸出Vo I為高電平，單穩(wěn)態(tài)電路輸出Vo2輸出也為高電平，施密特電路輸出SD為高電平，PWM功率放大器正常工作。一旦輸出過流，Vsense電壓變大，超過比較器的參考電平，比較器輸出Vol由高電平變?yōu)榈碗娖?，同時單穩(wěn)態(tài)電路Vo2的輸出變?yōu)榈碗娖剑琕o2的低電平脈沖寬度大約等于0.7 X R4 X Cl I，施密特整形電路輸出SD為低電平，關(guān)斷PWM功率放大器的輸出功率管驅(qū)動信號。SD低電平的脈沖寬度由Vol和Vo2兩個低電平脈沖寬度較大的一個信號決定。
[0034]所述比較器電路，其負(fù)向輸入端通過輸入電阻R4與Vsense相連,Cl是Vsense的濾波電容；其正向輸入端與偏置電阻Rl、R5的一端及反饋電阻R3的一端相連，構(gòu)成比較器參考電平，R2為比較器輸出上拉電阻。Vsense與參考電平比較來決定比較器的輸出Vol的狀態(tài)，當(dāng)Vsense大于參考電平時，比較器輸出Vol為低電平；當(dāng)Vsense小于參考電平時，比較器輸出Vol為高電平。
[0035]圖3所述輸入電阻R4為常規(guī)普通電阻，電阻值為IkQ。所述偏置電阻Rl和R5為常規(guī)普通電阻，其中，Rl電阻值為36k Q，R5的電阻值均為300~910 Ω。所述上拉電阻R2為常規(guī)普通電阻，電阻值為IOkQ。所述反饋電阻R3為常規(guī)普通電阻，電阻值為20k Ω。所述定時電阻Rll為常規(guī)普通電阻，電阻值為IOkQ~IOOkQ。
[0036]所述濾波電容Cl為常規(guī)普通電容，電容值為IOOpF~510pF，所述定時電容C4為常規(guī)普通電容，電容值為lOOOpF。
[0037]所述比較器UlA是常規(guī)的集電極開路輸出的比較器，其工作電壓≥18V，其響應(yīng)時間≤1.3 μ S，輸出高電平≥工作電壓減2V。
[0038]所述單穩(wěn)態(tài)電路，由兩個二輸入施密特與非門U3C、U2A、定時電容C4和定時電阻Rll組成。U3C的正電源端與 外部電源端Vcc相連，U3C的地端與地相連，U3C的一個輸入端與比較器電路的輸出端Vol相連，U3C的另一個輸入端與單穩(wěn)態(tài)電路的輸出端Vo2相連，其輸出端與定時電容C4的一端相連，U2A正電源端與外部電源端Vcc相連，U2A的地端與地相連，U2A的兩個輸入端相連后與定時電容C4的一端及定時電阻Rll的一端相連，輸出端與輸出端Vo2和U3C的一個輸入端相連。當(dāng)比較器輸出Vol由高電平變?yōu)榈碗娖綍r，單穩(wěn)態(tài)電路Vo2的輸出也從高電平變?yōu)榈碗娖?，Vo2的低電平脈沖寬度大約等于0.7XR4XC11。
[0039]所述定時電阻Rll為常規(guī)普通電阻，電阻值為IOkQ~IOOkQ。
[0040]所述濾波電容Cl為常規(guī)普通電容，電容值為IOOpF~510pF，所述定時電容C4為常規(guī)普通電容，電容值為lOOOpF。
[0041]所述施密特電路，由兩個二輸入施密特與非門U3A和U3B組成，U3A和U3B正電源端與外部電源端Vcc相連，U3A和U3B的地端與地相連，U3A的一個輸入端與比較電路的輸出端Vol相連，U3A的另一個輸入端與單穩(wěn)態(tài)電路的輸出端Vo2相連，U3A的輸出端與U3B的兩個輸入端相連，U3B的兩個輸入端相連后與U3A的輸出端相連，U3B的輸出端與施密特電路的輸出端和H橋PWM功率放大器過流保護(hù)電路輸出信號端SD相連。
[0042]所述二輸入施密特與非門U2A、U3A、U3B、U3C是常規(guī)的CMOS 二輸入施密特與非門，可以采用一個集成4 二輸入施密特與非門來實現(xiàn)，其工作電壓> 18V，其延遲時間< 380ns，輸出高電平≥工作電壓減IV。
[0043]利用Allegro SPB15.5.1軟件,在Design Entry CIS仿真環(huán)境下,對本發(fā)明的電路原理圖進(jìn)行仿真，仿真電路圖如圖8所示。本發(fā)明電路仿真電源電壓與負(fù)載變化的仿真結(jié)果如圖4?圖7所示，在仿真過程中主要采用了以下步驟:
[0044]對VH變化的仿真:
[0045](I)電路的采用瞬態(tài)特性分析(Transient Analysis)仿真,仿真時間0.8ms,步長100ns,數(shù)據(jù)保存 0.2ms ?0.8ms ；
[0046](2)對外部電源電壓VH從80?160V以20V步長進(jìn)行仿真，得到Min (-1 (R23))和 Max (-1 (R23))數(shù)據(jù)，然后利用公式 Min (-1 (R23)) /9.99*100-100 和(Max (-1 (R23) )/18.44) *100-100 計算出變化率 δ。
[0047]對負(fù)載電感Ldj變化的仿真:
[0048](I)電路的采用瞬態(tài)特性分析(Transient Analysis)仿真,仿真時間0.8ms,步長100ns,數(shù)據(jù)保存 0.2ms ?0.8ms ；
[0049](2)對負(fù)載電感Ldj從280 μ H?360 μ H以20 μ H步長進(jìn)行仿真，得到Min (-1 (R23))和 Max (-1 (R23))數(shù)據(jù)，然后利用公式 Min (-1 (R23)) /9.99*100-100 和(Max (-1 (R23) )/18.44) *100-100，計算出變化率 δ。
[0050]本發(fā)明電路實測結(jié)果圖和仿真結(jié)果一致，在工作溫度為-55°C?85°C條件下，變化率和一致性變化不大，溫度穩(wěn)定性好。
[0051 ] 本發(fā)明的H橋PWM功率放大器過流保護(hù)電路采用標(biāo)準(zhǔn)的MCM(mult1-chip module)工藝制造。
【權(quán)利要求】
1.一種H橋PWM功率放大器過流保護(hù)電路，其特征在于它包括: 一個比較器電路，對來自外部輸入端Vsense的信號進(jìn)行比較，其輸入端與Vsense相連，其輸出端Vol與單穩(wěn)態(tài)電路輸入端相連，同時與施密特電路的一個輸入端相連，其電源端與外部電源端Vcc相連；和 一個單穩(wěn)態(tài)電路，把比較器電路輸出的窄脈沖信號展寬為脈沖寬度一定的輸出信號，其輸入端與比較器電路的輸出端Vol相連,其輸出端與施密特電路的一個輸入端Vo2相連，其電源端與外部電源端Vcc相連；和 一個施密特電路，對比較器電路的輸出和單穩(wěn)態(tài)電路的輸出信號整形后再相與后和輸出端相連，其一個輸入端與比較器電路的輸出端Vol相連,另一個輸入端與單穩(wěn)態(tài)電路的輸出端Vo2相連，其輸出端與輸出信號端SD相連，其電源端與外部電源端Vcc相連； 所述比較器電路包括比較器U1A、濾波電容Cl、輸入電阻R4、偏置電阻R1、偏置電阻R5、反饋電阻R3、上拉電阻R2，其中，UlA的正電源端與外部電源端Vcc相連，UlA的負(fù)電源端與地相連，UlA的輸出端與比較電路的輸出端Vol、R3的一端以及R2的一端相連，UlA的負(fù)向輸入端與Cl的一端及R4的一端相連,UlA的正向輸入端與Rl的一端和R5的一端及R3的一端相連，R4的一端與Vsense相連，R4的另一端與UlA的負(fù)向端相連，Cl的一端接地，Cl的另一端與UlA的負(fù)向端以及R4的一端相連,Rl的一端與外部電源端Vcc相連,Rl的另一端與R5的一端相連,并與UlA的負(fù)向輸入端相連,R5的一端與Rl的一端相連,并與UlA的負(fù)向輸入端相連，R3的一端與UlA的負(fù)向端和R1、R5的一端相連，R3的另一端與UlA的輸出端、上拉電阻R2的一端和施密特電路的一個輸入端相連，R2的一端與外部電源端Vcc相連，R2的另一端與反饋電阻R3的一端、UlA的輸出端、施密特電路的一個輸入端相連； 所述單穩(wěn)態(tài)電路包括二輸入施密特與非門U3C和U2A、定時電阻Rl 1、定時電容C4，其中，U3C的正電源端與外部電源端Vcc相連，U3C的地端與地相連，U3C的一個輸入端與所述比較器電路的輸出端Vol相`連，U3C的另一個輸入端與單穩(wěn)態(tài)電路的輸出端Vo2相連，U3C的輸出端與C4的一端相連，U2A的正電源端與外部電源端Vcc相連，U2A的地端與地相連，U2A的兩個輸入端相連并與定時電容C4的一端及定時電阻Rll的一端相連，U2A的輸出端與輸出端Vo2和U3C的一個輸入端相連,RlI的一端與U2A的兩個輸入端和定時電容C4的一端相連，C4的一端與U3C的輸出端相連，C4的另一端與Rll的一端和U2A的兩個輸入端相連； 所述施密特電路包括二輸入施密特與非門U3A和U3B，其中，U3A和U3B正電源端與外部電源端Vcc相連，U3A和U3B的地端與地相連，U3A的一個輸入端與所述比較器電路的輸出端Vol相連，U3A的另一個輸入端與所述單穩(wěn)態(tài)電路的輸出端Vo2相連，U3A的輸出端與U3B的兩個輸入端相連，U3B的兩個輸入端相連并與U3A的輸出端相連，U3B的輸出端與所述施密特電路的輸出端和所述H橋PWM功率放大器過流保護(hù)電路的輸出信號端SD相連。
2.根據(jù)權(quán)利要求1所述的H橋PWM功率放大器過流保護(hù)電路，其特征在于所述輸入電阻R4為常規(guī)普通電阻，電阻值為Ik Ω，所述偏置電阻Rl和R5為常規(guī)普通電阻，其中，Rl電阻值為36kQ，R5的電阻值均為300~910 Ω，所述上拉電阻R2為常規(guī)普通電阻，電阻值為IOk Ω，所述反饋電阻R3為常規(guī)普通電阻，電阻值為20k Ω，所述定時電阻Rl I為常規(guī)普通電阻，電阻值為IOkQ~IOOkQ。
3.根據(jù)權(quán)利要求1所述的H橋PWM功率放大器過流保護(hù)電路，其特征在于所述濾波電容Cl是常規(guī)普通電容，電容值為IOOpF~510pF，所述定時電容C4是常規(guī)普通電容，電容值為 1000pFο
4.根據(jù)權(quán)利要求1所述的H橋PWM功率放大器過流保護(hù)電路，其特征在于所述比較器UlA是常規(guī)的集電極開路輸出比較器，其工作電壓5~20V，其響應(yīng)時間≤1.3μ S，輸出高電平≤工作電壓減2V。
5.根據(jù)權(quán)利要求1所述的H橋PWM功率放大器過流保護(hù)電路，其特征在于所述二輸入施密特與非門U2A、U3A、U3B、U3C是常規(guī)的CMOS 二輸入施密特與非門，可以采用一個4 二輸入施密特與非門，其工作電壓5~20V，其延遲時間< 380ns，輸出高電平≤工作電壓減IV。
【文檔編號】H03F1/52GK103872998SQ201410058762
【公開日】2014年6月18日 申請日期:2014年2月21日 優(yōu)先權(quán)日:2014年2月21日
【發(fā)明者】龐佑兵, 馬朝驥, 劉虹, 呂果 申請人:中國電子科技集團(tuán)公司第二十四研究所