運算放大器的制造方法
【專利摘要】本發(fā)明提供運算放大器，能夠在不限制輸入信號的電壓范圍的情況下檢測出輸入端子成為開路的情況。該運算放大器具備：第一比較器，其檢測運算放大器的反相輸入端子的開路；第二比較器，其檢測運算放大器的同相輸入端子的開路；第一電阻和第一開關(guān)，它們由第一比較器和第二比較器的輸出信號控制，串聯(lián)連接在運算放大器的同相輸入端子與接地端子之間；以及第二電阻和第二開關(guān)，它們串聯(lián)連接在運算放大器的反相輸入端子與電源端子之間。
【專利說明】運算放大器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及運算放大器，尤其涉及能夠在不限制輸入信號電壓范圍的情況下防止當(dāng)輸入端子成為開路時輸出端子變得不穩(wěn)定的運算放大器。
【背景技術(shù)】
[0002]圖3示出現(xiàn)有的運算放大器的電路圖?，F(xiàn)有的運算放大器包括比較器301以及303、基準(zhǔn)電壓電路302以及304、OR電路305、恒流電路306、運算放大器106、電阻307以及308、輸入端子101以及102、輸出端子103、電源端子104和接地端子105。
[0003]對現(xiàn)有的運算放大器的動作進(jìn)行說明。
[0004]比較器301在同相輸入端子的電壓大于基準(zhǔn)電壓電路302的電壓時輸出高電平的信號。基準(zhǔn)電壓電路302的電壓被設(shè)定為比電源端子104的電壓VDD低的電壓。當(dāng)輸入端子101成為開路狀態(tài)時，比較器301的同相輸入端子被電阻307上拉至電壓VDD。因此，比較器301可檢測出輸入端子101成為開路的情況。
[0005]比較器303在反相輸入端子的電壓小于基準(zhǔn)電壓電路304的電壓時，輸出高電平的信號?；鶞?zhǔn)電壓電路304的電壓被設(shè)定為比接地端子105的電壓VSS高的電壓。當(dāng)輸入端子102成為開路狀態(tài)時，比較器303的反相輸入端子被電阻308下拉至電壓VSS。因此，比較器303可檢測出輸入端子102成為開路的情況。
[0006]只要比較器301以及比較器303的輸出信號中的任意一方成為高電平的信號，則OR電路305輸出高電平的信號。恒流電路306停止，所以運算放大器106的輸出端子103成為高阻抗，能夠使外部知道運算放大器的輸入端子成為開路的情況(例如，參照專利文獻(xiàn)I)。
[0007]專利文獻(xiàn)1:日本特開2003-143239號公報
[0008]但是，在現(xiàn)有的運算放大器中存在這樣的問題:在通常動作時不能增大輸入端子電阻，從而限制運算放大器可處理的輸入信號的電壓范圍。
[0009]而且，存在這樣的問題:在輸入端子成為開路時，輸出端子的輸出變得不穩(wěn)定，與運算放大器的輸出端子連接的電路的動作變得不穩(wěn)定。

【發(fā)明內(nèi)容】

[0010]本發(fā)明是為了解決以上這樣的問題而完成的，提供如下這樣的運算放大器:在通常動作時可增大輸入端子電阻，能夠在不限制運算放大器可處理的輸入信號的電壓范圍的情況下檢測出輸入端子成為開路的情況。
[0011]為了解決現(xiàn)有的問題，本發(fā)明的運算放大器采用以下這樣的結(jié)構(gòu)。
[0012]該運算放大器具備:第一比較器，其同相輸入端子與運算放大器的同相輸入端子連接，反相輸入端子與運算放大器的反相輸入端子連接，該第一比較器的反相輸入端子具有輸入偏置電壓；第二比較器，其同相輸入端子與運算放大器的反相輸入端子連接，反相輸入端子與運算放大器的同相輸入端子連接，該第二比較器的反相輸入端子具有輸入偏置電壓；放大器，其同相輸入端子與運算放大器的同相輸入端子連接，反相輸入端子與運算放大器的反相輸入端子連接；邏輯電路，其連接在第一比較器的輸出端子與第二比較器的輸出端子之間；第一電阻和第一開關(guān)，它們設(shè)置在運算放大器的同相輸入端子與接地端子之間，并且串聯(lián)連接；以及第二電阻和第二開關(guān)，它們設(shè)置在運算放大器的反相輸入端子與電源端子之間，并且串聯(lián)連接。
[0013]發(fā)明的效果
[0014]根據(jù)本發(fā)明，利用比較器檢測輸入端子成為開路的情況，僅在成為開路時對輸入端子進(jìn)行下拉或上拉，由此在通常動作時能夠增大輸入端子電阻，所以能夠在不限制運算放大器可處理的輸入信號的電壓范圍的情況下檢測出輸入端子成為開路的情況。
【專利附圖】

【附圖說明】
[0015]圖1是第一實施方式的運算放大器的電路圖。
[0016]圖2是第二實施方式的運算放大器的電路圖。
[0017]圖3是現(xiàn)有的運算放大器的電路圖。
[0018]標(biāo)號說明
[0019]106 運算放大器;107、109、301、303 比較器；108、110 偏置(offset);1110R (或)電路；201延遲電路；302、304基準(zhǔn)電壓電路；306恒流電路。
【具體實施方式】
[0020]<實施方式1>
[0021]圖1是第一實施方式的運算放大器的電路圖。第一實施方式的運算放大器包括比較器107,109,OR電路111、開關(guān)114、116、運算放大器106、電阻113、115、輸入端子101、102、輸出端子103、電源端子104和接地端子105。
[0022]比較器107的同相輸入端子與輸入端子101連接，反相輸入端子與輸入端子102連接，輸出端子與OR電路111的第一輸入端子連接。比較器109的反相輸入端子與輸入端子101連接，同相輸入端子與輸入端子102連接，輸出端子與OR電路111的第二輸入端子連接。OR電路111的輸出與開關(guān)116以及開關(guān)114連接，控制通斷。運算放大器106的同相輸入端子與輸入端子101連接，反相輸入端子與輸入端子102連接，輸出與輸出端子103連接。電阻115的一個端子與開關(guān)116連接，另一個端子與輸入端子102連接。開關(guān)116的另一個端子與電源端子104連接。電阻113的一個端子與開關(guān)114連接，另一個端子與輸入端子101連接。開關(guān)114的另一個端子與接地端子105連接。
[0023]說明第一實施方式的運算放大器的動作。
[0024]比較器107的反相輸入端子設(shè)定了偏置108。另外，比較器109的反相輸入端子設(shè)定了偏置110。設(shè)輸入端子101的電壓為V+，設(shè)輸入端子102的電壓為V-，設(shè)偏置108的電壓為VA，設(shè)偏置110的電壓為VB。
[0025]在(V+) > (V-)+ (VA)時，比較器107輸出高電平的信號，比較器109輸出低電平的信號。即，
[0026](V+) - (V-) > (VA)...(1)，
[0027]當(dāng)輸入端子101與輸入端子102的電位差大于偏置108的電壓時，比較器107輸出高電平的信號。
[0028]在(V-) > (V+) + (VB)時，比較器109輸出高電平的信號，比較器107輸出低電平的信號。即，
[0029](V+) - (V-) < - (VB)...(2)，
[0030]當(dāng)輸入端子101與輸入端子102的電位差小于偏置110的電壓乘以負(fù)I后的電壓時，比較器109輸出高電平的信號。
[0031]因此，偏置的電壓VA以及VB充分地大到不會限制運算放大器可處理的輸入信號的電壓范圍的程度，而且被設(shè)定為能夠檢測出輸入端子的開路的程度。
[0032]比較器107以及比較器109的輸出被輸入至OR電路111，當(dāng)由某一方輸出高電平時，OR電路111輸出高電平的信號，使開關(guān)116以及114接通。然后，將輸入端子102上拉至電源端子104的電壓VDD，將輸入端子101下拉至接地端子105的電壓VSS。然后，將運算放大器106的輸出固定為低電平。
[0033]這里，將電阻113與115的電阻值設(shè)定得足夠大。因此，當(dāng)輸入端子101沒有成為開路時，例如即使開關(guān)114接通，輸入端子101也不會被下拉至電壓VSS。同樣，即使開關(guān)116接通，輸入端子102也不會被上拉至電壓VDD。
[0034]當(dāng)輸入端子101成為開路時，因為滿足式(2)，所以比較器109輸出高電平的信號。OR電路111接受比較器109輸出的高電平的信號，輸出高電平的信號。開關(guān)114接受OR電路111輸出的高電平的信號而接通，使運算放大器106的同相輸入端子經(jīng)由電阻113與電壓VSS連接。開關(guān)116接受OR電路111輸出的高電平的信號而接通，使運算放大器106的反相輸入端子經(jīng)由電阻115與電壓VDD連接。
[0035]這里，因為輸入端子101成為開路，所以運算放大器106的同相輸入端子被下拉至電壓VSS。因此,運算放大器106向輸出端子103輸出低電平的信號。這樣,第一實施方式的運算放大器檢測出輸入端子101成為開路的情況，通過將運算放大器106的輸出固定為低電平來向外部進(jìn)行告知。
[0036]當(dāng)輸入端子102成為開路時，因為滿足式(1)，所以比較器107輸出高電平的信號。OR電路111接受比較器107輸出的高電平的信號，輸出高電平的信號。開關(guān)116以及114接受高電平的信號而接通。
[0037]這里，因為輸入端子102成為開路，所以運算放大器106的反相輸入端子被上拉至電壓VDD。因此,運算放大器106向輸出端子103輸出低電平的信號。這樣,第一實施方式的運算放大器檢測出輸入端子102成為開路的情況，通過將運算放大器106的輸出固定為低電平來向外部告知。
[0038]當(dāng)處于對輸入端子101和輸入端子102施加電壓信號的通常狀態(tài)時，式(I)以及式(2)都不滿足，所以比較器107以及109輸出低電平的信號。OR電路111輸出低電平的信號，使開關(guān)116以及114關(guān)斷。這樣，能夠防止基于電阻115以及113的輸入端子電阻降低，因此能夠防止限制輸入信號電壓范圍的情況。
[0039]如上所述，第一實施方式的運算放大器在通常動作時可增大輸入端子電阻，所以能夠在不限制運算放大器可處理的輸入信號的電壓范圍的情況下檢測出輸入端子成為開路的情況。
[0040]<實施方式2>[0041]圖2是第二實施方式的運算放大器的電路圖。與第一實施方式的運算放大器的不同之處是追加了延遲電路201。延遲電路201連接在OR電路111與開關(guān)116以及114之間。其它的電路結(jié)構(gòu)與第一實施方式的運算放大器相同，所以標(biāo)注同樣的標(biāo)號，省略連接關(guān)系的說明。
[0042]說明第二實施方式的運算放大器的動作。
[0043]比較器107的反相輸入端子設(shè)定了偏置108。另外，比較器109的反相輸入端子設(shè)定了偏置110。設(shè)輸入端子101的電壓為V+，設(shè)輸入端子102的電壓為V-，設(shè)偏置108的電壓為VA，設(shè)偏置110的電壓為VB。
[0044]在(V+) > (V-)+ (VA)時，比較器107輸出高電平的信號，比較器109輸出低電平
的信號。
[0045]在(V-) > (V+)-(VB)時，比較器109輸出高電平的信號，比較器107輸出低電平
的信號。
[0046]比較器107以及比較器109的輸出被輸入至OR電路111，當(dāng)由某一方輸出高電平時，OR電路111輸出高電平的信號，經(jīng)由延遲電路201使開關(guān)116以及114接通。然后，將輸入端子102上拉至電源端子104的電壓VDD，將輸入端子101下拉至接地端子105的電壓VSS，將運算放大器106的輸出固定為低電平。
[0047]這里，延遲電路112進(jìn)行動作，使來自O(shè)R電路111的一定時間以下的高電平信號不向后級電路輸出，防止由于輸入端子101或102的過渡性電壓變動而進(jìn)行誤動作的情況。
[0048]如上所述，第二實施方式的運算放大器在通常動作時可增大輸入端子電阻，所以能夠在不限制運算放大器可處理的輸入信號的電壓范圍的情況下檢測出輸入端子成為開路的情況。能夠防止輸出端子變得不穩(wěn)定的情況。另外，即使在通常狀態(tài)下輸入端子發(fā)生過渡性電壓變動，也能夠防止電路的誤動作。
【權(quán)利要求】
1.一種運算放大器，其具有反相輸入端子、同相輸入端子和輸出端子，其特征在于，該運算放大器具備: 第一比較器，其同相輸入端子與所述運算放大器的同相輸入端子連接，反相輸入端子與所述運算放大器的反相輸入端子連接，該第一比較器的反相輸入端子具有輸入偏置電壓； 第二比較器，其同相輸入端子與所述運算放大器的反相輸入端子連接，反相輸入端子與所述運算放大器的同相輸入端子連接，該第二比較器的反相輸入端子具有輸入偏置電壓； 放大器，其同相輸入端子與所述運算放大器的同相輸入端子連接，反相輸入端子與所述運算放大器的反相輸入端子連接； 邏輯電路，其連接在所述第一比較器的輸出端子與所述第二比較器的輸出端子之間； 第一電阻和第一開關(guān)，它們設(shè)置在所述運算放大器的同相輸入端子與接地端子之間，并且串聯(lián)連接；以及 第二電阻和第二開關(guān)，它們設(shè)置在所述運算放大器的反相輸入端子與電源端子之間，并且串聯(lián)連接， 所述第一開關(guān)和所述第二開關(guān)由所述邏輯電路的輸出信號控制。
2.根據(jù)權(quán)利要求1所述的運算放大器，其特征在于， 在所述邏輯電路的輸出端子處設(shè)置有延遲電路。
【文檔編號】H03F3/45GK104022744SQ201410061894
【公開日】2014年9月3日 申請日期:2014年2月24日 優(yōu)先權(quán)日:2013年2月28日
【發(fā)明者】津崎敏之 申請人:精工電子有限公司