射頻域數(shù)字預(yù)失真的制作方法
【專利摘要】常常使用數(shù)字預(yù)失真（DPD）系統(tǒng)來改良發(fā)射器中功率放大器的線性。這些DPD系統(tǒng)通常在基帶中實施（在調(diào)制之前）。然而，不斷增加的信號帶寬要求限制了在基帶中實施的DPD系統(tǒng)的實用性。射頻（RF）域中（與基帶中相對）的DPD系統(tǒng)能解決這個問題，且進一步改良DPD系統(tǒng)校正失真的能力。RF域DPD系統(tǒng)在數(shù)字模擬轉(zhuǎn)換器的上游，且在將基帶信號向上采樣到所述RF域中之后（在調(diào)制過程之后）執(zhí)行DPD。當與基帶DPD系統(tǒng)相比較時，所述RF域DPD系統(tǒng)能處理明顯較寬的帶寬，且具有改良的線性化在頻譜中存在的各種失真的能力。
【專利說明】射頻域數(shù)字預(yù)失真
[0001]優(yōu)先權(quán)數(shù)據(jù)
[0002]本非臨時專利申請受益于以下申請或要求以下申請的優(yōu)先權(quán):2013年3月15日提交的標題為 “DUTY CYCLE DETECT1N CIRCUIT FOR DOUBLE DATA RATE CONVERTER”的美國臨時申請 61/799，723 (代理人案號 26256-0146-P/APD4710-l_US)、2013 年 3 月15日提交的標題為“DIGITAL SWITCHING”的美國臨時申請61/787，733 (代理人案號26256-0148-P/APD4674-l-US)、2013 年 3 月 15 日提交的標題為“RAD1 FREQUENCY (RF)DOMAIN DIGITAL PREDISTORT1N(DPD) ” 的美國臨時申請 61/801，549 (代理人案號26256-0149-P/APD4673-l-US)、2013 年 8 月 19 日提交的標題為 “HIGH OUTPUT POWERDIGITAL-T0-ANAL0G CONVERTER SYSTEM” 的美國臨時申請 61/867，233 (代理人案號26256-0197-P/ACQ165-1-US)。所引用的這些專利申請均以引用的方式并入本文。

【技術(shù)領(lǐng)域】
[0003]本公開大體上涉及數(shù)字信號處理，尤其涉及射頻域數(shù)字預(yù)失真。

【背景技術(shù)】
[0004]在通信中常常使用發(fā)射器，且一個重要組件是功率放大器(PA)。PA經(jīng)配置以放大弱信號而不添加失真。PA常常是耗功率的，通常消耗30% (或更多)總功率。此外，PA是昂貴的，常常占發(fā)射器的總成本的30% (或更多)。功率放大器的一個特征是當輸入功率相對較小時，輸出功率也相對較小。在這個操作區(qū)中，PA線性地表現(xiàn)，但PA不是非常有效的。當輸入功率相對較高時，輸出功率也較高。在這個操作區(qū)中，PA是非常有效的，但PA丟失它的線性。此種非線性在信號本身中以及在鄰近信道中產(chǎn)生不良效果。為了校正這些非線性，在發(fā)射器的信號鏈中常常使用數(shù)字預(yù)失真(DPD)系統(tǒng)，來改良發(fā)射器中功率放大器的輸出信號的品質(zhì)。


【發(fā)明內(nèi)容】

[0005]常常使用數(shù)字預(yù)失真(Dro)系統(tǒng)來改良發(fā)射器中功率放大器的線性。這些Dro系統(tǒng)通常在基帶中實施(在調(diào)制之前)。然而，不斷增加的信號帶寬要求限制了在基帶中實施的Dro系統(tǒng)的實用性。射頻(RF)域中(與基帶中相對)的Dro系統(tǒng)能解決這個問題，且進一步改良Dro系統(tǒng)校正失真的能力。RF域Dro系統(tǒng)在數(shù)字模擬轉(zhuǎn)換器的上游，且在將基帶信號向上采樣到RF域中之后(在調(diào)制過程之后)執(zhí)行DPD。當與基帶DPD系統(tǒng)相比較時，RF域DH)系統(tǒng)能處理明顯較寬的帶寬，且具有改良的線性化在頻譜中存在的各種失真的能力。

【專利附圖】

【附圖說明】
[0006]圖1顯示在發(fā)射器中實施的傳統(tǒng)基帶數(shù)字預(yù)失真系統(tǒng)；
[0007]圖2顯示根據(jù)本公開的一些實施方案的具有射頻域數(shù)字預(yù)失真系統(tǒng)的示例性發(fā)射器系統(tǒng)；
[0008]圖3顯示根據(jù)本公開的一些實施方案的說明性射頻數(shù)字預(yù)失真系統(tǒng)；
[0009]圖4顯示根據(jù)本公開的一些實施方案的射頻數(shù)字預(yù)失真系統(tǒng)的說明性實施例子；
[0010]圖5顯示根據(jù)本公開的一些實施方案的射頻數(shù)字預(yù)失真系統(tǒng)的另一說明性實施例子；
[0011]圖6顯示根據(jù)本公開的一些實施方案的另一說明性射頻數(shù)字預(yù)失真系統(tǒng)；
[0012]圖7顯示圖示根據(jù)本公開的一些實施方案的射頻(RF)域數(shù)字預(yù)失真(DB))模塊的可能配置的示例性方塊圖；
[0013]圖8顯示圖示根據(jù)本公開的一些實施方案的射頻(RF)域數(shù)字預(yù)失真(DB))模塊的另一可能配置的示例性方塊圖；
[0014]圖9A顯示圖示基帶數(shù)字預(yù)失真系統(tǒng)的輸出頻譜的曲線；
[0015]圖9B顯示圖示根據(jù)本公開的一些實施方案的射頻數(shù)字預(yù)失真系統(tǒng)的輸出頻譜的曲線；以及
[0016]圖10顯示圖示根據(jù)本公開的一些實施方案的射頻(RF)域數(shù)字預(yù)失真(Dro)的方法的示例性流程圖。

【具體實施方式】
[0017]了解解發(fā)射器和非線性
[0018]在有線和無線通信中，發(fā)射器在電信科技中是普遍存在的，作為經(jīng)由媒介發(fā)射模擬輸出信號以使兩個組件能夠通信的必要電子裝置。使用一個或多個處理器來產(chǎn)生數(shù)字信號(例如，編碼待發(fā)射的信息)。基帶中的數(shù)字信號通常向上轉(zhuǎn)換到射頻(RF)域，且提供給數(shù)字模擬轉(zhuǎn)換器來產(chǎn)生模擬輸出信號。在發(fā)射模擬輸出信號之前，常常提供功率放大器(PA)來放大和增加模擬輸出信號的功率。因此，功率放大器在發(fā)射器中的信號鏈中扮演重要角色。
[0019]當PA有效地操作時，有時功率放大器丟失線性。發(fā)射器中的組件優(yōu)選地是“線性的”，因為它們應(yīng)該實質(zhì)上準確地再生在它們的輸入時存在的信號。具有非線性(也就是，非線性的輸入/輸出關(guān)系)的放大器會引起輸出信號失真或干擾到鄰近射頻。
[0020]為了校正這些非線性，可在基帶中在處理器中提供數(shù)字預(yù)失真(DPD)系統(tǒng)來將預(yù)失真插入到正提供給功率放大器的信號中。傳統(tǒng)地，預(yù)失真逆轉(zhuǎn)在功率放大器中存在的非線性以便恢復(fù)線性輸入輸出關(guān)系?？赏ㄟ^模型化系統(tǒng)的特征且產(chǎn)生針對給定輸入信號(和在一些情況下，過去的輸入信號)的適當預(yù)失真響應(yīng)來提供預(yù)失真機制。結(jié)果，具有Dro機制的整個系統(tǒng)更線性，同時能夠有效地操作功率放大器。
[0021]一般而言，線性化通常用于撤消由非線性裝置引起的失真。通常，主動線性化技術(shù)(包含基帶數(shù)字預(yù)失真(DPD)或RF預(yù)失真(RFPD))允許發(fā)射器接近或甚至稍高于其峰均比率(PAR)操作點操作。線性化器可放置在引起失真的裝置之前或之后。
[0022]圖1顯示在發(fā)射器中實施的傳統(tǒng)基帶數(shù)字預(yù)失真系統(tǒng)?；鶐幍臄?shù)字信號由在數(shù)字應(yīng)用專用集成電路(ASIC)上實施的Dro模塊在數(shù)字上預(yù)失真，且加以內(nèi)插(由內(nèi)插模塊實現(xiàn))并傳遞到I和Q數(shù)字模擬轉(zhuǎn)換器(DAC)。DAC輸出傳遞到模擬正交調(diào)制器(QMOD)且調(diào)制到LO頻率。在此之后，信號由功率放大器(PA驅(qū)動器+PA)進一步濾波并放大。
[0023]基帶Dro在基帶處的數(shù)字ASIC中實施。不斷增加的信號帶寬趨勢限制了零中頻(ZIF)結(jié)構(gòu)和基帶Dro的有用性。作為實例，在ZIF解決方案中，其可具有300MHz的實例信號帶寬和用于基帶Dro校正的五階多項式。使用五階多項式Dro使實例信號預(yù)失真將因此使帶寬增加約五倍。此造成有效預(yù)失真信號帶寬是1.5GHZ。我們將因此需要能在1.5GHz下運行的I和Q DAC0到I和Q DAC的輸入數(shù)據(jù)速率必須大于3GSPS。利用用于I和Q DAC的16比特字，此轉(zhuǎn)變?yōu)?6比特/樣本*3GSPS=48GBPS的接口速度。因此，從信號源到DAC的數(shù)據(jù)總線需要包含用于給定實施的至少6個JESD204B接口(或一些其他類似的串行數(shù)據(jù)接口 )。
[0024]當使用數(shù)字濾波器時，濾波器過渡頻帶需要對要求甚至更高的DAC數(shù)據(jù)速率負責?？墒褂?例如)1/0.8的附加因子來在系統(tǒng)在將信號發(fā)送到DAC之前進一步向上內(nèi)插信號時解釋數(shù)字內(nèi)插濾波器過渡頻帶，或來創(chuàng)建用于DAC重建濾波器和其他濾波器的足夠過渡頻帶以濾出由DAC產(chǎn)生的圖像。利用16比特字用于I和Q DAC，此轉(zhuǎn)變?yōu)?6比特/樣本*(1.5/0.8)GSPS*2DAC=60GBPS的接口速度。針對給定實施，此系統(tǒng)將需要8個JESD204B接口來使數(shù)據(jù)進入DAC中。
[0025]射頻(RF)域數(shù)字預(yù)失直(DPD)系統(tǒng)
[0026]為了充分地降低接口帶寬，將射頻(RF)域數(shù)字預(yù)失真(DPD)系統(tǒng)提供給發(fā)射器。RF域DH)系統(tǒng)不與基帶DH)系統(tǒng)(或射頻模擬預(yù)失真(RFDP)系統(tǒng))混淆。與傳統(tǒng)的數(shù)字預(yù)失真方案的主要區(qū)別在于:Dro在RF域中(也就是，在將基帶信號向上采樣到RF域中的調(diào)制過程之后)的實施與基帶相反。
[0027]雖然本公開描述RF域DH)與高速DAC和PA系統(tǒng)一起使用，但本領(lǐng)域技術(shù)人員應(yīng)了解，RF域Dro是還可應(yīng)用于其他類型的系統(tǒng)中的通用Dro系統(tǒng)。
[0028]圖2顯示根據(jù)本公開的一些實施方案的具有射頻域數(shù)字預(yù)失真系統(tǒng)的示例性發(fā)射器系統(tǒng)。基帶信號在調(diào)制模塊(例如，包含內(nèi)插模塊和/或向上轉(zhuǎn)換模塊的調(diào)制模塊)中內(nèi)插且向上轉(zhuǎn)換。向上轉(zhuǎn)換完全在數(shù)字域中完成，且能利用先進技術(shù)節(jié)點(例如，28nm過程)來降低系統(tǒng)功率消耗。其消除信號鏈外的鎖相回路(PLL)/電壓控制振動器(VCO)/調(diào)制器。
[0029]在數(shù)字向上轉(zhuǎn)換階段之后，來自數(shù)字ASIC (或一些其他適當處理器，諸如FPGA)的信號通過RF域數(shù)字預(yù)失真(DPD)系統(tǒng)(在圖中顯示為“DTO”)，以補償由DAC、功率放大器(PA)驅(qū)動器和在RF域DH)系統(tǒng)下游的功率放大器(PA)的系統(tǒng)引起的非線性。
[0030]所實施的Dro方案可以是黑盒線性化方法，其中忽略且僅僅間接地測量準確失真引起機制?；蛘?，可認識到，基于DAC的電路拓撲的失真的特定原因，且接著可在來源處，而非通過對頻譜中的特定的馬刺定目標來調(diào)整失真，從而對其進行補償。一些情況可實施包含兩種方法的混合的Dro方案。
[0031]返回參看基帶DPD的先前實例且考慮RF域DPD的實例。如圖3中可見的DAC可以12GSPS采樣以便得到6GHz的第一尼奎斯特區(qū)。所述區(qū)域小于ZIF DAC的區(qū)域(在圖2中可見的兩個I和Q DAC)的一半，這是因為代替兩個I和Q DAC，僅僅存在單一個DAC (如圖3中所示)處理真實數(shù)據(jù)。RFDAC/DH)系統(tǒng)中動態(tài)功率的增加可在先進技術(shù)節(jié)點中定址。舉例來說，在28nm過程中，功率方面不再占優(yōu)勢。當將以DAC速率實施預(yù)失真時，在輸入處，數(shù)據(jù)速率是16比特*0.6GSPS=9.6GSPS。與在基帶DB)中使用的6條路線的JESD204b接口相比較，這將需要I個或2個JESD204B接口(或一些其他適當串行數(shù)據(jù)接口 )來使數(shù)據(jù)進入到DAC芯片中。
[0032]實施:狀態(tài)間有限非線性響應(yīng)方法
[0033]圖3顯示根據(jù)本公開的一些實施方案的說明性射頻數(shù)字預(yù)失真系統(tǒng)。射頻(RF)域數(shù)字預(yù)失真(Dro)系統(tǒng)300包括:輸入接口 302，其用于接收RF域數(shù)字輸入信號，其中RF域數(shù)字輸入信號是從基帶信號向上采樣而來；DH)處理模塊304，其用于處理RF域數(shù)字輸入信號來產(chǎn)生預(yù)失真數(shù)字輸出信號，其中DH)處理模塊補償來自RF域DH)系統(tǒng)(DAC和功率放大器等等)下游的非線性(存在在組件中)；以及輸出接口 306，其用于將預(yù)失真數(shù)字輸出信號提供給數(shù)字模擬轉(zhuǎn)換器(DAC)。
[0034]歸因于速度的顯著增加，RF域Dro系統(tǒng)實施不是無關(guān)緊要的。適用于此類Dro系統(tǒng)的設(shè)計應(yīng)考慮RF域Dro系統(tǒng)實施的速度。Dro處理模塊可包含以下各者中的一個或多個:地址模塊408、存儲器陣列410 (或一些其他適當存儲器元件)、延遲濾波器和輸出求和網(wǎng)絡(luò)412。
[0035]適當預(yù)失真可以不同的方式實施。在一種情形下，可使用閉型表達式(也就是，預(yù)失真函數(shù))來模型化系統(tǒng)，從而產(chǎn)生非線性的逆響應(yīng)。在另一情形下，可使用查找表來確定產(chǎn)生預(yù)失真信號所需的適當預(yù)失真。Dro處理模塊可因此包括:存儲器陣列，其用于存儲用于產(chǎn)生預(yù)失真信號的查找表；和數(shù)字信號處理器(DSP)，其具有在其上實施的用于更新查找表的自適應(yīng)算法。
[0036]存儲器陣列能存儲從一個DAC碼到另一 DAC碼的非線性響應(yīng)，也就是，狀態(tài)矩陣。狀態(tài)矩陣可通過各種方法提取。設(shè)定狀態(tài)矩陣的大小(或存儲器陣列的深度)來提供充分預(yù)失真校正。在操作之前或操作期間，在DSP上實施的自適應(yīng)算法能確定或更新狀態(tài)矩陣的值。
[0037]在一些實例中，狀態(tài)矩陣可以是通過比較反饋信號與RF數(shù)字輸入信號的延遲版本提取的信息(其中，在這種情況下的延遲對應(yīng)于通過原始RF數(shù)字輸入信號到輸出和輸出反饋回DPD自適應(yīng)算法的反饋回路引起的延遲)。
[0038]在一些情況下，存儲器陣列可輸出(例如)在當前狀態(tài)與先前狀態(tài)之間的狀態(tài)改變的非線性響應(yīng)的值。人們可以特性化DAC電流脈沖，評估實際DAC電流脈沖與理想電流脈沖比較的上升時間/下降時間/直流充電誤差?？苫诔潆娬`差信息來產(chǎn)生狀態(tài)矩陣。
[0039]在存儲器陣列中存儲的信息與當前狀態(tài)和過去狀態(tài)相關(guān)聯(lián)。因此，將此信息編入索引且通過當前狀態(tài)和過去狀態(tài)兩者訪問。地址模塊使用當前狀態(tài)和過去狀態(tài)的至少一些比特來產(chǎn)生用于存儲器陣列的地址。確定地址空間來提供足夠存儲器深度。
[0040]延遲濾波器和輸出求和網(wǎng)絡(luò)可經(jīng)配置以對來自存儲器陣列的值(和/或來自存儲器陣列的值的微分)與RF域數(shù)字輸入信號的當前狀態(tài)求和以產(chǎn)生預(yù)失真數(shù)字輸出信號?？墒褂贸蠛椭獾挠糜诋a(chǎn)生預(yù)失真信號的其他適當機制(例如，參見圖5 )。
[0041]圖4顯示根據(jù)本公開的一些實施方案的射頻數(shù)字預(yù)失真系統(tǒng)的說明性實施。此圖圖示在圖3中看見的RF域Dro系統(tǒng)的更特定實施?？侱ro處理系統(tǒng)402包含用于接收RF域數(shù)字輸入信號(例如，d [11:0])的輸入接口，其中RF域數(shù)字輸入信號是從基帶信號向上采樣而來；和用于將預(yù)失真信號提供給DAC412的輸出接口。圖4中所示的方框404對應(yīng)于圖3的地址模塊308。存儲器陣列對應(yīng)于圖3的存儲器陣列310。方框408對應(yīng)于圖3的延遲濾波器和輸出求和網(wǎng)絡(luò)312。DSP410對應(yīng)于圖3的DSP314。
[0042]DPD可在向上轉(zhuǎn)換之后使用狀態(tài)間有限非線性響應(yīng)方法在RF域中實施，如此圖中可見。狀態(tài)間方法基于RF數(shù)字輸入信號的當前狀態(tài)與RF數(shù)字輸入信號的過去狀態(tài)之間的狀態(tài)過渡來確定用于RF數(shù)字輸入信號的當前樣本的適當預(yù)失真。此可使用多個方法實施，例如，存儲在存儲器陣列中的查找表，其可非常有效地實施(尤其在先進技術(shù)節(jié)點中)。此允許RF域DPD以較高速度發(fā)生。
[0043]此圖的地址模塊404使用兩個狀態(tài):當前狀態(tài)(“狀態(tài)”)和過去狀態(tài)(“狀態(tài)-1”)來產(chǎn)生存儲器地址?？赏ㄟ^將當前狀態(tài)提供給延遲濾波器(“Z—1”)來產(chǎn)生過去狀態(tài)(〃狀態(tài)-Γ)。存儲器陣列(例如，[11:0])存儲對應(yīng)于狀態(tài)間改變的響應(yīng)(例如，所有可能狀態(tài)之間的非線性響應(yīng)從每一 DAC碼改變到間隔一個的可能DAC碼)。
[0044]在圖中圖示以下實例，其中在地址模塊404中使用最高有效位(MSB)碼來解碼存儲器陣列的地址。舉例來說，地址模塊404包括在當前狀態(tài)中的RF域數(shù)字輸入信號(例如，d[ll:6])的最高有效位(msb)和在先前狀態(tài)中的RF域數(shù)字輸入信號(例如，(^[11:6])的最高有效位(msb)。使用RF域數(shù)字輸入信號的當前狀態(tài)的msb與RF域數(shù)字輸入信號的先前狀態(tài)的msb的級聯(lián)來建構(gòu)用于存儲器陣列的地址字。在這個實例中，實施利用RF數(shù)字輸入信號的12比特中的6個比特，還可使用RF數(shù)字輸入信號的其它數(shù)目個比特。
[0045]存儲器陣列的輸出是狀態(tài)改變(也就是，當前狀態(tài)與先前狀態(tài)之間)的非線性響應(yīng)。在這個實例中，響應(yīng)(例如，用于特定狀態(tài)改變的M[5:0]和M[ll:6])分離且延遲(使用描繪為“Z—1”的濾波器)，且接著總計在一起(例如，使用延遲濾波器和輸出求和網(wǎng)絡(luò))以提供又一信號?？山又汕蠛凸?jié)點對該又一信號與RF域數(shù)字輸入信號的當前狀態(tài)求和以產(chǎn)生預(yù)失真號。。
[0046]舉例來說，輸出求和網(wǎng)絡(luò)可包括一個或多個延遲濾波器(“Z—1”)，其用于延遲來自存儲器陣列的值(M[5:0]、M[11:6]等等)；和一個或多個求和節(jié)點，其用于對來自存儲器陣列的值的延遲版本與RF域數(shù)字輸入信號的當前狀態(tài)(d[ll:0]或“狀態(tài)”)求和以產(chǎn)生預(yù)失真數(shù)字輸出信號。在這個實例中，在由求和節(jié)點求和之前M[5:0]延遲一個時間周期且M[ll:6]延遲兩個時間周期。針對更復(fù)雜輸出求和網(wǎng)絡(luò)，可提供具有來自存儲器陣列的進一步響應(yīng)值和那些進一步響應(yīng)值的更多時間周期的進一步延遲的進一步信號路徑。
[0047]在這個實例中，可有利地實施時域的分離。來自DAC和PA的非線性具有不同特征。一些具有指數(shù)形狀，且其他者可以是歸因于分割不匹配的矯正函數(shù)或任意形狀。與DAC相關(guān)聯(lián)的短時間常數(shù)通常在一對時鐘周期的范圍中，且可使用在DAC采樣率下的非線性濾波器實施。歸因于其他變化(例如，溫度變化)的較長時間(其可常常在100毫秒的范圍中)可利用DSP或ARM實施，DSP或ARM (例如)使用自適應(yīng)算法來更新非線性濾波器中的查找表。
[0048]輸出組合網(wǎng)絡(luò)上的變化
[0049]圖5顯示根據(jù)本公開的一些實施方案的射頻數(shù)字預(yù)失真系統(tǒng)的又一說明性實施。具體地說，圖5圖示用于輸出求和網(wǎng)絡(luò)的實施上的變化。變化預(yù)想輸出求和網(wǎng)絡(luò)能進一步具備一個或多個濾波器來改良Dro處理模塊的校正行為和Dro處理模塊的恢復(fù)理想響應(yīng)的能力。特別地說，輸出求和網(wǎng)絡(luò)可包含一個或多個第一濾波器(顯示Sf1(X)和400)，其用于過濾來自存儲器陣列的值的延遲版本以產(chǎn)生來自存儲器陣列的值的延遲版本的微分。此外，輸出求和網(wǎng)絡(luò)可包含一個或多個第二濾波器(顯示為f3(x))，其用于過濾預(yù)失真信號的求和以產(chǎn)生更精確預(yù)失真信號。在最廣泛意義上，一個或多個第二濾波器可濾波以下各者中的一個或多個的求和:來自存儲器陣列的值、來自存儲器陣列的值的延遲版本、來自存儲器陣列的值的微分，和來自存儲器陣列的值的延遲版本的微分。在這個實例中，濾波器f3(x)濾波以下各者的求和:來自存儲器陣列的值的延遲版本和來自存儲器陣列的值的延遲版本的微分(如由一個或多個第一濾波器(顯示為A(X)和f2(x))濾波)。
[0050]這些濾波器可提供用于過濾信號的多項式函數(shù)，或用于過濾信號的一些其他適當函數(shù)。舉例來說，濾波器可用于減少噪聲或系統(tǒng)的一些其它人工痕跡。
[0051]RF域DH)系統(tǒng)可包含數(shù)字信號處理器(DSP)，其具有在其上實施的用于更新一個或多個第一濾波器和/或一個或多個第二濾波器的自適應(yīng)算法。
[0052]輸出求和網(wǎng)絡(luò)可由用于對RF域數(shù)字輸入信號的當前狀態(tài)與又一信號求和的第一求和節(jié)點，和用于提供又一信號的第二求和節(jié)點實施，其中第二求和節(jié)點對來自存儲器陣列的值的延遲版本和/或來自存儲器陣列的值的延遲版本的微分求和。
[0053]在這個實例中，又一信號是以下各者的求和:延遲一個時間周期的M[5:0](對應(yīng)于d[ll:6]的響應(yīng)值)、延遲兩個時間周期的M[ll:6](對應(yīng)于Cl1 [11:6]的響應(yīng)值)、延遲一個時間周期且由A(X)濾波的M[5:0]，和延遲兩個時間周期且由f2(x)濾波的M[ll:6]。這些信號的求和進一步由f3(x)濾波以實施更復(fù)雜函數(shù)。針對更復(fù)雜輸出求和網(wǎng)絡(luò)，可提供具有來自存儲器陣列的進一步響應(yīng)值和那些進一步響應(yīng)值的更多時間周期的進一步延遲的進一步信號路徑。
[0054]通過使用這些濾波器，DPD處理模塊可進一步微調(diào)恢復(fù)線性所需的預(yù)失真或設(shè)計DPD系統(tǒng)所針對的組件的一些其他理想屬性。舉例來說，可提供這些濾波器來使信號預(yù)失真，或提供預(yù)失真來校正未由存儲器陣列校正的特定類型的非線性或人工痕跡。
[0055]實施:N分梓頭短時間常數(shù)脈沖響應(yīng)(STIR)
[0056]圖6顯示根據(jù)本公開的一些實施方案的另一說明性射頻數(shù)字預(yù)失真系統(tǒng)。RF DPD系統(tǒng)600 (類似于(例如)圖3中可見的RF DH)系統(tǒng))包含:輸入接口 602，其用于接收RF域數(shù)字輸入信號，其中RF域數(shù)字輸入信號是從基帶信號向上采樣而來；DH)處理模塊604，其用于處理RF域數(shù)字輸入信號來產(chǎn)生預(yù)失真數(shù)字輸出信號，其中DH)處理模塊補償來自RF域DH)系統(tǒng)下游的非線性；和輸出接口 606，其用于將預(yù)失真數(shù)字輸出信號提供給數(shù)字模擬轉(zhuǎn)換器(DAC)。在這個實例中，DPD處理模塊包含短時間常數(shù)脈沖響應(yīng)(STIR)模塊610、預(yù)失真產(chǎn)生器612和DSP614。
[0057]STIR模塊可包含與多個狀態(tài)過渡(如狀態(tài)模塊608所維持)中的每一者相關(guān)聯(lián)的多個N分接頭短時間常數(shù)脈沖響應(yīng)(STIR)，其中每個狀態(tài)由當前樣本和過去樣本或當前樣本和過去樣本的函數(shù)表示?；谧罱斎霕颖尽斍盃顟B(tài)和先前狀態(tài)的預(yù)失真產(chǎn)生器可經(jīng)配置以將跨越N個DAC時鐘周期的長度為N的STIR添加到DAC的輸入。
[0058]如在STIR模塊610中維持的STIR針對狀態(tài)間過渡的每一組合可以是唯一的，或其在狀態(tài)間過渡的組內(nèi)可以是相同的，但在組之間是不同的。STIR可由閉型表達式產(chǎn)生，或從已在先前儲存在其中的存儲器陣列恢復(fù)，或該兩者的某一組合。
[0059]通過實施感應(yīng)時域輸出的閉合回路系統(tǒng)和基于經(jīng)由DAC發(fā)射的數(shù)據(jù)與所接收數(shù)據(jù)之間的誤差計算STIR，可估算STIR。通過實施感應(yīng)頻域輸出的閉合回路系統(tǒng)和基于DAC的輸出的頻譜中可見的偽造等級計算STIR，可估算STIR。
[0060]可計算STIR來在每一個DAC時鐘上傳送理想數(shù)量的電荷(也就是，由理想DAC傳送的電荷)?？赏ㄟ^傳送特別地定制以識別脈沖響應(yīng)的向量(也就是，一系列樣本)來計算STIR。上面提到的樣本的特別地定制的序列可采取使DAC從一個期望的開始狀態(tài)到另一個期望的結(jié)束狀態(tài)的脈沖的形式。
[0061]可計算STIR，且接著在規(guī)則操作期間追蹤STIR?？舍槍σ恍顟B(tài)間過渡來計算STIR,且可通過在先前計算的值之間內(nèi)插來估計針對其他狀態(tài)間過渡的STIR。
[0062]可在長得多的時間標度(DAC時鐘的多個100秒)上修改/改編STIR來追蹤歸因于溫度改變的變化。此允許RF域DH)考慮長時間常數(shù)以及短時間常數(shù)。通過周期性地改變存儲在存儲器中的STIR，或通過改變用于計算STIR的閉型表達式的參數(shù)且再次基于此新的溫度從屬參數(shù)計算STIR來實現(xiàn)此修改/改編。
[0063]當前掌舵DAC中的實施
[0064]圖7顯示圖示根據(jù)本公開的一些實施方案的射頻(RF)域數(shù)字預(yù)失真(DB))模塊的可能配置的示例性方塊圖?？傁到y(tǒng)包含Dro系統(tǒng)702和DAC704。如在本公開中所描述，到DPD模塊的輸入來自調(diào)制模塊，調(diào)制模塊用于從數(shù)字處理器向上采樣基帶信號且產(chǎn)生RF域數(shù)字輸入信號。DPD系統(tǒng)702具有:DH)系統(tǒng)的用于接收RF域數(shù)字輸入信號的輸入接口，DPD系統(tǒng)的用于處理RF域數(shù)字輸入信號以產(chǎn)生預(yù)失真數(shù)字輸出信號的DH)處理模塊，和DH)系統(tǒng)的用于將預(yù)失真數(shù)字輸出信號提供給數(shù)字模擬轉(zhuǎn)換器(DAC)的輸出接口。DAC704可將信號從數(shù)字域轉(zhuǎn)換到模擬域。在此圖解中，DAC704包含解碼器706、高速多工器708、交換器驅(qū)動器712、交換器庫714和電源陣列716。傳統(tǒng)地，頻域法廣泛地用于基帶DTO系統(tǒng)中，在該情況下在數(shù)據(jù)進入DAC之前(也就是，在DAC解碼器706之前)執(zhí)行DPD，如圖7中所描繪。
[0065]圖8顯示圖示根據(jù)本公開的一些實施方案的射頻(RF)域數(shù)字預(yù)失真(DB))模塊的另一可能配置的示例性方塊圖。此處的總系統(tǒng)也包含Dro系統(tǒng)802和DAC804。同樣，如在本公開中所描述，到DH)模塊的輸入來自調(diào)制模塊，調(diào)制模塊用于從數(shù)字處理器向上采樣基帶信號且產(chǎn)生RF域數(shù)字輸入信號。Dro系統(tǒng)802具有:Dro系統(tǒng)的用于接收RF域數(shù)字輸入信號的輸入接口，Dro系統(tǒng)的用于處理RF域數(shù)字輸入信號以產(chǎn)生預(yù)失真數(shù)字輸出信號的DPD處理模塊，和Dro系統(tǒng)的用于將預(yù)失真數(shù)字輸出信號提供給數(shù)字模擬轉(zhuǎn)換器(DAC)的輸出接口。DAC804可將信號從數(shù)字域轉(zhuǎn)換到模擬域。在此圖解中，DAC804包含解碼器806、高速多工器808、求和節(jié)點810、交換器驅(qū)動器812、交換器庫814和電源陣列816。在本公開中的所建議的RF域DH)方案能利用時域方法且具有顯著的設(shè)計適應(yīng)性。DPD校正信號可在求和節(jié)點810處的DAC的稍后階段(如圖8中所描繪)處饋送。DH)可與DAC解碼器706和高速多工器708并行地實施。求和節(jié)點可對高速多工器708的輸出與來自DH)系統(tǒng)的預(yù)失真數(shù)字輸出信號求和。預(yù)失真信號在含有數(shù)字信號的最后階段處校正時域波形，且由模擬電路(也就是，交換器驅(qū)動器812)重新定時，以產(chǎn)生將得到更接近理想波形的輸出的最后輸入數(shù)據(jù)。
[0066]技術(shù)優(yōu)點
[0067]圖9A顯示圖示基帶數(shù)字預(yù)失真系統(tǒng)的輸出頻譜的曲線。窄頻帶DH)可僅僅處理相關(guān)頻帶周圍的小帶寬(在圖中用陰影表示)。如所示，基帶DPD范圍大約是帶寬的大約3倍到7倍。圖9B顯示圖示根據(jù)本公開的一些實施方案的射頻數(shù)字預(yù)失真系統(tǒng)的輸出頻譜的曲線。當預(yù)失真在射頻域中進行時，尼奎斯特頻帶(在圖中用陰影表示)擴展到DAC速率的一半(其中fs/2是DAC的采樣頻率)，其覆蓋顯著較寬的帶寬。
[0068]RF域DH)具有線性化在頻譜中出現(xiàn)的各種失真的能力?；鶐?窄頻帶DPD)常常僅僅校正相關(guān)頻帶周圍的癥狀。在許多窄頻帶Dro方案中，在Dro過程中常常需要清楚地識別且不同地對待不同類型的失真。當在基帶中實施DPD時，其可僅僅處理調(diào)制間(MD)失真，這是由于那些失真是落在尼奎斯特頻帶內(nèi)的失真。所提出的RF域DPD (寬頻帶DPD)方法實際上校正DAC和功率裝置的系統(tǒng)的物理缺乏，且因此總輸出頻譜將改良。RF域DH)能有利地解決各種諧波和失真。
[0069]RF域DH)不具有在基帶DPD中必要的帶寬擴展，因此其降低對輸入帶寬和向上轉(zhuǎn)換濾波器的要求。在基帶TOD中，歸因于帶寬擴展，預(yù)失真信號帶寬增加大約五倍(針對五階函數(shù))，且RFDAC的數(shù)據(jù)路徑中的內(nèi)插濾波器需要具有足夠的帶寬以考量增加的預(yù)失真信號帶寬。反之，RF域DH)大大地降低對接口帶寬的要求。硬件上的降低顯著地降低必要的接口功率。接口引線數(shù)降低，其得到較小占據(jù)面積且降低定線和面板設(shè)計的復(fù)雜性。另外，用于RFDAC的向上采樣路徑中的濾波器的帶寬也將比預(yù)失真在基帶中進行時顯著地小。
[0070]射頻域數(shù)字預(yù)失真方法
[0071]圖10顯示圖示根據(jù)本公開的一些實施方案的射頻(RF)域數(shù)字預(yù)失真(Dro)的方法的示例性流程圖。用于射頻(RF)域數(shù)字預(yù)失真(DPD)的方法1000包括通過輸入接口接收RF域數(shù)字輸入信號，其中RF域數(shù)字輸入信號是從基帶信號向上采樣而來(方框1002);由DPD處理模塊處理RF域數(shù)字輸入信號來產(chǎn)生預(yù)失真數(shù)字輸出信號，其中DH)處理模塊補償來自RF域DH)系統(tǒng)下游的非線性(方框1004);且通過輸出接口將預(yù)失真數(shù)字輸出信號提供給數(shù)字模擬轉(zhuǎn)換器(DAC)(方框1006)。
[0072]方法可進一步包含:使用存儲在存儲器陣列上的查找表產(chǎn)生預(yù)失真信號；且使用上面實施有自適應(yīng)算法的數(shù)字信號處理器(DSP)更新查找表。
[0073]在某些情況下，方法進一步包含:使用RF域數(shù)字輸入信號的當前狀態(tài)與RF域數(shù)字輸入信號的先前狀態(tài)的級聯(lián)作為用于存儲器陣列的地址字。存儲器陣列的此配置允許當前狀態(tài)和過去狀態(tài)確定適當預(yù)失真響應(yīng)。
[0074]此外，在一些情形中，方法進一步包含:使用當前狀態(tài)中的RF域數(shù)字輸入信號的僅最高有效位且使用先前狀態(tài)中的RF域數(shù)字輸入信號的僅最高有效位來解碼存儲器陣列的地址。
[0075]此外，在一些情況下，方法進一步包含:從存儲器陣列獲得當前狀態(tài)與先前狀態(tài)之間的狀態(tài)改變的非線性響應(yīng)的值，且使用輸出求和網(wǎng)絡(luò)對來自查找表的值與RF域數(shù)字輸入信號的當前狀態(tài)求和以產(chǎn)生預(yù)失真數(shù)字輸出信號。此圖示用于提供預(yù)失真信號的一個機制。舉例來說，方法可包含:使用輸出求和網(wǎng)絡(luò)的一個或多個延遲濾波器來延遲來自查找表的值，以及使用一個或多個求和節(jié)點對來自查找表的值的延遲版本與RF域數(shù)字輸入信號的當前狀態(tài)求和以產(chǎn)生預(yù)失真數(shù)字輸出信號。
[0076]示例件實施和變型
[0077]請注意，本公開描述射頻域中的數(shù)字預(yù)失真系統(tǒng)?？梢栽O(shè)想，RF域DH)系統(tǒng)配置可與任何風(fēng)格的Dro系統(tǒng)一起使用，包括實施各種不同類型的Dro算法(靜態(tài)、自適應(yīng)、查找表、多項式、前饋DPD、反饋Dro等)的開環(huán)、閉環(huán)和Dro系統(tǒng)。
[0078]在以上對實施方案的論述中，可容易地置換、取代或以其他方式修改任何電容器、時鐘、DFF、分壓器、電感器、電阻器、放大器、開關(guān)、數(shù)字核心、晶體管和/或其他組件以便適應(yīng)特定電路需要。此外，應(yīng)注意，互補電子裝置、硬件、軟件等的使用提供用于實施本公開的教示的同樣可行的選項。
[0079]在一個實例性實施方案中，附圖的任何數(shù)目的電路可實施于相關(guān)聯(lián)電子裝置的板上。所述板可為一般電路板，其可容納電子裝置的內(nèi)部電子系統(tǒng)的各種組件，并且進一步提供用于其他外圍設(shè)備的連接器。更具體來說，所述板可提供系統(tǒng)的其他組件可借以電學(xué)通信的電連接。任何合適的處理器(包括數(shù)字信號處理器、微處理器、支持芯片組等)、存儲器元件等可基于特定配置需要、處理要求、計算機設(shè)計等來適當?shù)伛詈系剿霭?。例如外部存儲裝置、額外傳感器、用于音頻/視頻顯示的控制器和外圍裝置等其他組件可作為插入卡、經(jīng)由電纜附接到所述板或集成到所述板本身中。
[0080]在另一個實例性實施方案中，附圖的電路可作為獨立模塊(例如，具有被配置來執(zhí)行具體應(yīng)用或功能的相關(guān)聯(lián)組件和電路的裝置)來實施或作為電子裝置的專用硬件中的插入模塊來實施。請注意，本公開的特定實施方案可容易地部分或完全包含在芯片上系統(tǒng)(SOC)封裝中。SOC代表將計算機或其他電子系統(tǒng)的組件集成到單個芯片中的1C。其可含有數(shù)字功能、模擬功能、混合信號功能以及通常射頻功能:上述所有功能可提供在單個芯片襯底上。其他實施方案可包括多芯片模塊(MCM)，其中多個單獨IC定位在單個電子封裝內(nèi)并且被配置來通過電子封裝彼此密切地交互。在各種其他實施方案中，數(shù)字預(yù)失真功能性可實施于專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)和其他半導(dǎo)體芯片中的一個或多個硅核心中。
[0081]還必須注意的是，本文概述的所有說明、尺寸和關(guān)系(例如，處理器的數(shù)目、邏輯運算等)僅被提供用于舉例和教示的目的。此類信息可在不脫離本公開的精神或所附權(quán)利要求書的范圍的情況下顯著地變化。所述說明僅適用于一個非限制性實施例，并且因此，其應(yīng)被視為如此。在前述描述中，已經(jīng)參考特定處理器和/或組件布置描述了實例性實施方案?？稍诓幻撾x所附權(quán)利要求書的范圍的情況下對這類實施方案做出各種修改和改變。因此，應(yīng)以說明性意義而非限制性意義來看待所述描述和圖式。
[0082]請注意，上文參照附圖來論述的活動適用于涉及信號處理的任何集成電路，尤其是可執(zhí)行專門軟件程序或算法的那些電路，其中一些電路可與處理數(shù)字化實時數(shù)據(jù)相關(guān)聯(lián)。某些實施方案可涉及多DSP信號處理、浮點處理、信號/控制處理、固定功能處理、微控制器應(yīng)用等。
[0083]在某些情形中，本文論述的特征可適用于能夠受益于RF域DH)系統(tǒng)的射頻無線通信、有線通信、雷達、音頻和視頻設(shè)備、基站、發(fā)射器和其他基于數(shù)字處理的系統(tǒng)。
[0084]請注意，在本文提供的許多實施例的情況下，可根據(jù)兩個、三個、四個或更多個電學(xué)組件來描述交互。然而，這只是出于清楚和舉例的目的來進行。應(yīng)了解，系統(tǒng)可用任何合適的方式來合并。根據(jù)類似設(shè)計替代方案，附圖的任何所示組件、模塊和元件可用各種可能的配置來組合，這些配置全部明確地屬于本說明書的廣泛范圍內(nèi)。在某些情況下，僅通過參考有限數(shù)目的電學(xué)元件來描述一組給定流程的一個或多個功能性可能更容易。應(yīng)了解，附圖的電路及其教示可容易地按比例縮放并且可容納很多組件以及更復(fù)雜/完善的布置和配置。因此，所提供的實施例不應(yīng)限制潛在適用于無數(shù)其他架構(gòu)的電路的范圍或抑制其廣泛教示。
[0085]請注意，在本說明書中，對包含在“一個實施方案”、“實例性實施方案”、“一實施方案”、“另一個實施方案”、“一些實施方案”、“各種實施方案”、“其他實施方案”、“替代性實施方案”等中的各種特征(例如，元件、結(jié)構(gòu)、模塊、組件、步驟、操作、特征等)的參考旨在意指任何此類特征包含在本公開的一個或多個實施方案中，但是可能或可能未必組合于相同實施方案中。請注意，上述設(shè)備的所有任選特征也可相對于本文所述的方法或過程來實施，并且實施例中的細節(jié)可在一個或多個實施方案中在任何地方使用。
[0086]還重要的是請注意，與數(shù)字預(yù)失真相關(guān)的功能/程序(例如圖8中所示的功能/程序)僅說明可由圖3到圖6所示的系統(tǒng)執(zhí)行或在所述系統(tǒng)內(nèi)執(zhí)行的可能數(shù)字預(yù)失真功能中的一些?？稍谇‘?shù)那闆r下刪除或移除這些操作中的一些，或者可在不脫離本公開的范圍的情況下顯著修改或改變這些操作。另外，可顯著更改這些操作的時序。出于舉例和論述的目的來提供前述操作流程。本文所描述的實施方案提供充分的靈活性，因為可在不脫離本發(fā)明的教示的情況下提供任何合適的布置、年表、配置和時序機制。
[0087]眾多其他變化、取代、變型、更改和修改可由本領(lǐng)域技術(shù)人員來確定，并且預(yù)期本公開涵蓋屬于所附權(quán)利要求書的范圍內(nèi)的所有此類變化、取代、變型、更改和修改。為了幫助美國專利和商標局(USPTO)以及另外對本申請頒發(fā)的任何專利的任何讀者來理解在此所附的權(quán)利要求書， 申請人:希望注意， 申請人::(a)不希望任何所附權(quán)利要求調(diào)用在其 申請日期:存在的35U.S.C.第112章第六(6)段，除非在特定權(quán)利要求中具體使用措詞“用于……的構(gòu)件”或“用于……的步驟”；并且(b)不希望通過說明書中的任何陳述來以未在所附權(quán)利要求書中另外反映的任何方式限制本公開。
[0088]其他注意點、實施例和實施
[0089]請注意，上述設(shè)備的所有任選特征也可相對于本文所述的方法或過程來實施，并且實施例中的細節(jié)可在一個或多個實施方案中在任何地方使用。
[0090]在第一實施例中，提供一種系統(tǒng)(其可包括任何適合的電路、分壓器、電容器、電阻器、電感器、ADC、DFF、邏輯門、軟件、硬件、鏈路等)，所述系統(tǒng)可為任何類型的計算機的一部分，所述系統(tǒng)可進一步包括耦合到多個電子組件的電路板。所述系統(tǒng)可包括:用于使用第一時鐘來計時數(shù)據(jù)從數(shù)字核心到宏指令的第一數(shù)據(jù)輸出上的構(gòu)件，所述第一時鐘為宏指令時鐘；用于使用第二時鐘來計時數(shù)據(jù)從宏指令的第一數(shù)據(jù)輸出進入物理接口中的構(gòu)件，所述第二時鐘為物理接口時鐘；用于使用宏指令時鐘來計時第一復(fù)位信號從數(shù)字核心到宏指令的復(fù)位輸出上的構(gòu)件，所述第一復(fù)位信號輸出用作第二復(fù)位信號；用于使用第三時鐘來取樣第二復(fù)位信號以產(chǎn)生取樣復(fù)位信號的構(gòu)件，所述第三時鐘提供比第二時鐘的速率更大的時鐘速率；以及用于響應(yīng)于取樣復(fù)位信號的躍遷而使第二時鐘復(fù)位到物理接口中的預(yù)定狀態(tài)的構(gòu)件。
[0091]在這些情況(以上)下的“用于……的構(gòu)件”可包括(但不限于)與任何適合的軟件、電路、集線器、計算機代碼、邏輯、算法、硬件、控制器、接口、鏈路、總線、通信路徑等一起使用本文論述的任何適合組件。在第二實施例中，系統(tǒng)包括存儲器，所述存儲器進一步包括機器可讀指令，所述機器可讀指令在執(zhí)行時致使所述系統(tǒng)執(zhí)行以上所論述的活動中的任一者。
[0092]實施例
[0093]實施例1是一種射頻(RF)域數(shù)字預(yù)失真(DB))系統(tǒng)，所述系統(tǒng)包括:輸入接口，其用于接收RF域數(shù)字輸入信號，其中所述RF域數(shù)字輸入信號是從基帶信號向上采樣而來；DPD處理模塊，其用于處理所述RF域數(shù)字輸入信號來產(chǎn)生預(yù)失真數(shù)字輸出信號，其中所述DPD處理模塊補償來自所述RF域DH)系統(tǒng)下游的非線性；以及輸出接口，其用于將所述預(yù)失真數(shù)字輸出信號提供給數(shù)字模擬轉(zhuǎn)換器(DAC)。
[0094]在實施例2中，實施例1的主題能可選地包含:所述DH)處理模塊具有達到所述DAC的采樣頻率的一半的尼奎斯特帶寬。
[0095]在實施例3中，實施例1或2的主題能可選地包含:所述DI3D處理模塊包括:存儲器陣列，其用于存儲用于產(chǎn)生所述預(yù)失真信號的查找表；以及數(shù)字信號處理器(DSP)，其具有在其上實施的用于更新所述查找表的自適應(yīng)算法。
[0096]在實施例4中，實施例3的主題能可選地包含:用于所述存儲器陣列的地址字包括所述RF域數(shù)字輸入信號的當前狀態(tài)與所述RF域數(shù)字輸入信號的先前狀態(tài)的級聯(lián)。
[0097]在實施例5中，實施例3或4的主題能可選地包含:用于所述存儲器陣列的所述地址字包括所述RF域數(shù)字輸入信號的當前狀態(tài)的最高有效位與所述RF域數(shù)字輸入信號的先前狀態(tài)的最高有效位的級聯(lián)。
[0098]在實施例6中，實施例3到5中任一者的主題能可選地包含:所述存儲器陣列輸出所述RF域數(shù)字輸入信號的所述當前狀態(tài)與所述RF域數(shù)字輸入信號的所述先前狀態(tài)之間的狀態(tài)改變的非線性響應(yīng)的值。
[0099]在實施例7中，實施例3到6中任一者的主題能可選地包含:所述DH)處理模塊包括輸出求和網(wǎng)絡(luò)，其用于對來自所述存儲器陣列的值的延遲版本與所述RF域數(shù)字輸入信號的當前狀態(tài)求和以產(chǎn)生所述預(yù)失真數(shù)字輸出信號。
[0100]在實施例8中，實施例7的主題能可選地包含:所述輸出總和網(wǎng)絡(luò)包括:一個或多個延遲濾波器，其用于延遲來自所述存儲器陣列的值；以及一個或多個求和節(jié)點，其用于對來自所述存儲器陣列的所述值的延遲版本與所述RF域數(shù)字輸入信號的當前狀態(tài)求和以產(chǎn)生所述預(yù)失真數(shù)字輸出信號。
[0101]在實施例9中，實施例7到8中任一者的主題能可選地包含:所述輸出求和網(wǎng)絡(luò)包括:一個或多個第一濾波器，其用于過濾來自所述存儲器陣列的所述值的延遲版本，以產(chǎn)生來自所述存儲器陣列的所述值的所述延遲版本的微分。
[0102]在實施例10中，實施例7到9中任一者的主題能可選地包含:所述輸出求和網(wǎng)絡(luò)包括:一個或多個第二濾波器，其用于過濾包含以下各者中的一個或多個的值的求和:來自所述存儲器陣列的值、來自所述存儲器陣列的所述值的延遲版本、來自所述存儲器陣列的值的微分以及來自所述存儲器陣列的所述值的延遲版本的微分。
[0103]在實施例11中，實施例9到10中任一者的主題能可選地包含:數(shù)字信號處理器(DSP)具有在其上實施的用于更新所述一個或多個第一濾波器和/或所述一個或多個第二濾波器的自適應(yīng)算法。
[0104]在實施例12中，實施例7到11中任一者的主題能可選地包含:所述輸出求和網(wǎng)絡(luò)包括:第一求和節(jié)點，其用于對所述RF域數(shù)字輸入信號的所述當前狀態(tài)與又一信號求和；第二求和節(jié)點，其用于提供所述又一信號，其中所述第二求和節(jié)點對來自所述存儲器陣列的所述值的延遲版本和/或來自所述存儲器陣列的所述值的所述延遲版本的微分求和。
[0105]在實施例13中，實施例1到11中任一者的主題能可選地包含:所述Dro處理模塊包括:與多個狀態(tài)過渡中的每一者相關(guān)聯(lián)的多個N分接頭短時間常數(shù)脈沖響應(yīng)(STIR)，其中每個狀態(tài)由當前樣本和過去樣本或所述當前樣本和所述過去樣本的函數(shù)表示；以及基于最近輸入樣本、當前狀態(tài)和先前狀態(tài)的預(yù)失真產(chǎn)生器，其用于添加跨越N個DAC時鐘周期的長度為N的STIR以產(chǎn)生所述預(yù)失真數(shù)字輸出信號。
[0106]實施例14是一種用于射頻(RF)域數(shù)字預(yù)失真(DB))的方法，所述方法包括:通過輸入接口接收RF域數(shù)字輸入信號，其中所述RF域數(shù)字輸入信號是從基帶信號向上采樣而來；由DH)處理模塊處理所述RF域數(shù)字輸入信號來產(chǎn)生預(yù)失真數(shù)字輸出信號，其中所述DPD處理模塊補償來自所述RF域DH)系統(tǒng)下游的非線性；以及通過輸出接口將所述預(yù)失真數(shù)字輸出信號提供給數(shù)字模擬轉(zhuǎn)換器(DAC)。
[0107]在實施例15中，實施例14的主題能可選地包含:使用存儲在存儲器陣列上的查找表產(chǎn)生所述預(yù)失真信號；以及使用數(shù)字信號處理器(DSP)更新所述查找表，所述DSP具有在其上實施的自適應(yīng)算法。
[0108]在實施例16中，實施例15的主題能可選地包含:使用所述RF域數(shù)字輸入信號的當前狀態(tài)與所述RF域數(shù)字輸入信號的先前狀態(tài)的級聯(lián)作為用于所述存儲器陣列的地址字。
[0109]在實施例17中，實施例15到16中任一者的主題能可選地包含:使用所述RF域數(shù)字輸入信號的當前狀態(tài)的最高有效位與所述RF域數(shù)字輸入信號的先前狀態(tài)的最高有效位的級聯(lián)作為用于所述存儲器陣列的地址字。
[0110]在實施例18中，實施例15到17中任一者的主題能可選地包含:使用輸出求和網(wǎng)絡(luò)的一個或多個延遲濾波器延遲來自所述存儲器陣列的值；以及使用一個或多個求和節(jié)點對來自所述查找表的值的延遲版本與所述RF域數(shù)字輸入信號的當前狀態(tài)求和以產(chǎn)生所述預(yù)失真數(shù)字輸出信號。
[0111]實施例19是一種射頻(RF)域數(shù)字預(yù)失真(DPD)數(shù)字模擬轉(zhuǎn)換器(DAC)，所述DAC包括:輸入接口，其用于接收RF域數(shù)字輸入信號，其中所述RF域數(shù)字輸入信號是從基帶信號向上采樣而來；DH)系統(tǒng)的DH)處理模塊，其用于處理所述RF域數(shù)字輸入信號來產(chǎn)生預(yù)失真數(shù)字輸出信號；數(shù)字模擬轉(zhuǎn)換器(DAC)，其用于將來自數(shù)字域的信號轉(zhuǎn)換到模擬域；以及所述DH)系統(tǒng)的輸出接口，其用于將所述預(yù)失真數(shù)字輸出信號提供給所述數(shù)字模擬轉(zhuǎn)換器。
[0112]在實施例20中，實施例19的主題能可選地包含:所述DAC包括:解碼器以及高速多工器；所述DH)處理模塊與所述解碼器和所述高速多工器并行地實施；且所述DAC進一步包括求和節(jié)點，其對所述高速多工器的輸出與所述預(yù)失真數(shù)字輸出信號求和。
[0113]在實施例21中，實施例19或20的主題能可選地包含:所述DTO處理模塊包括輸出求和網(wǎng)絡(luò)，其用于對來自所述存儲器陣列的值的延遲版本與所述RF域數(shù)字輸入信號的當前狀態(tài)求和以產(chǎn)生所述預(yù)失真數(shù)字輸出信號。
[0114]在實施例22中，實施例21的主題能可選地包含:所述輸出求和網(wǎng)絡(luò)包括以下各者中的一或多者:一個或多個第一濾波器，其用于過濾來自所述存儲器陣列的所述值的延遲版本，以產(chǎn)生來自所述存儲器陣列的所述值的所述延遲版本的微分。
[0115]在實施例23中，實施例21或22中任一者的主題能可選地包含:所述輸出求和網(wǎng)絡(luò)包括:一個或多個第二濾波器，其用于過濾包含以下各者中的一個或多個的值的求和:來自所述存儲器陣列的值、來自所述存儲器陣列的所述值的延遲版本、來自所述存儲器陣列的值的微分以及來自所述存儲器陣列的所述值的延遲版本的微分。
[0116]在實施例24中，實施例21到23中任一者的主題能可選地包含:所述輸出求和網(wǎng)絡(luò)包括:第一求和節(jié)點，其用于對所述RF域數(shù)字輸入信號的所述當前狀態(tài)與又一信號求和；第二求和節(jié)點，其用于提供所述又一信號，其中第二求和節(jié)點對來自存儲器陣列的值的延遲版本和/或來自存儲器陣列的值的延遲版本的微分求和。
[0117]實施例25是用于射頻(RF)域數(shù)字預(yù)失真(DB))的設(shè)備，所述設(shè)備包括用于執(zhí)行實施例14到18中任一者的方法的構(gòu)件。
【權(quán)利要求】
1.一種射頻(RF)域數(shù)字預(yù)失真(DPD)系統(tǒng)，所述系統(tǒng)包括: 輸入接口，其用于接收RF域數(shù)字輸入信號，其中所述RF域數(shù)字輸入信號是從基帶信號向上采樣而來； DPD處理模塊，其用于處理所述RF域數(shù)字輸入信號來產(chǎn)生預(yù)失真數(shù)字輸出信號，其中所述Dro處理模塊補償來自所述RF域Dro系統(tǒng)下游的非線性；以及 輸出接口，其用于將所述預(yù)失真數(shù)字輸出信號提供給數(shù)字模擬轉(zhuǎn)換器(DAC)。
2.根據(jù)權(quán)利要求1所述的RF域Dro系統(tǒng)，其中所述Dro處理模塊具有達到所述DAC的采樣頻率的一半的尼奎斯特帶寬(Nyquist bandwidth)。
3.根據(jù)權(quán)利要求1所述的RF域Dro系統(tǒng)，其中所述Dro處理模塊包括: 存儲器陣列，其用于存儲用于產(chǎn)生所述預(yù)失真信號的查找表；以及 數(shù)字信號處理器(DSP)，其具有在其上實施的用于更新所述查找表的自適應(yīng)算法。
4.根據(jù)權(quán)利要求3所述的RF域DH)系統(tǒng)，其中用于所述存儲器陣列的地址字包括所述RF域數(shù)字輸入信號的當前狀態(tài)與所述RF域數(shù)字輸入信號的先前狀態(tài)的級聯(lián)。
5.根據(jù)權(quán)利要求4所述的RF域DH)系統(tǒng)， 其中用于所述存儲器陣列的所述地址字包括所述RF域數(shù)字輸入信號的當前狀態(tài)的最高有效位與所述RF域數(shù)字輸入信號的先前狀態(tài)的最高有效位的級聯(lián)。
6.根據(jù)權(quán)利要求3所述的RF域DH)系統(tǒng)，其中所述存儲器陣列輸出所述RF域數(shù)字輸入信號的所述當前狀態(tài)與所述RF域數(shù)字輸入信號的所述先前狀態(tài)之間的狀態(tài)改變的非線性響應(yīng)的值。
7.根據(jù)權(quán)利要求3所述的RF域DH)系統(tǒng)，其中所述DH)處理模塊包括: 輸出求和網(wǎng)絡(luò)，其用于對來自所述存儲器陣列的值的延遲版本與所述RF域數(shù)字輸入信號的當前狀態(tài)求和以產(chǎn)生所述預(yù)失真數(shù)字輸出信號。
8.根據(jù)權(quán)利要求7所述的RF域DH)系統(tǒng)，其中所述輸出總和網(wǎng)絡(luò)包括: 一個或多個延遲濾波器，其用于延遲來自所述存儲器陣列的值；以及一個或多個求和節(jié)點，其用于對來自所述存儲器陣列的所述值的延遲版本與所述RF域數(shù)字輸入信號的當前狀態(tài)求和以產(chǎn)生所述預(yù)失真數(shù)字輸出信號。
9.根據(jù)權(quán)利要求7所述的RF域DH)系統(tǒng)，其中所述輸出求和網(wǎng)絡(luò)包括: 一個或多個第一濾波器，其用于過濾來自所述存儲器陣列的所述值的延遲版本，以產(chǎn)生來自所述存儲器陣列的所述值的所述延遲版本的微分。
10.根據(jù)權(quán)利要求7所述的RF域Dro系統(tǒng)，其中所述輸出求和網(wǎng)絡(luò)包括: 一個或多個第二濾波器，其用于過濾包含以下各者中的一個或多個的值的求和:來自所述存儲器陣列的值、來自所述存儲器陣列的所述值的延遲版本、來自所述存儲器陣列的值的微分以及來自所述存儲器陣列的所述值的延遲版本的微分。
11.根據(jù)權(quán)利要求10所述的RF域Dro系統(tǒng)，其進一步包括: 數(shù)字信號處理器(DSP)，其具有在其上實施的用于更新所述一個或多個第一濾波器和/或所述一個或多個第二濾波器的自適應(yīng)算法。
12.根據(jù)權(quán)利要求10所述的RF域DH)系統(tǒng)，其中所述輸出求和網(wǎng)絡(luò)包括: 第一求和節(jié)點，其用于對所述RF域數(shù)字輸入信號的所述當前狀態(tài)與又一信號求和； 第二求和節(jié)點，其用于提供所述又一信號，其中所述第二求和節(jié)點對來自所述存儲器陣列的所述值的延遲版本和/或來自所述存儲器陣列的所述值的所述延遲版本的微分求和。
13.根據(jù)權(quán)利要求1所述的RF域Dro系統(tǒng)，其中所述Dro處理模塊包括: 與多個狀態(tài)過渡中的每一者相關(guān)聯(lián)的多個N分接頭短時間常數(shù)脈沖響應(yīng)(STIR)，其中每個狀態(tài)由當前樣本和過去樣本或所述當前樣本和所述過去樣本的函數(shù)表示；以及 基于最近輸入樣本、當前狀態(tài)和先前狀態(tài)的預(yù)失真產(chǎn)生器，其用于添加跨越N個DAC時鐘周期的長度為N的STIR以產(chǎn)生所述預(yù)失真數(shù)字輸出信號。
14.一種用于射頻(RF)域數(shù)字預(yù)失真(DB))的方法，所述方法包括: 通過輸入接口接收RF域數(shù)字輸入信號，其中所述RF域數(shù)字輸入信號是從基帶信號向上米樣而來； 由DH)處理模塊處理所述RF域數(shù)字輸入信號來產(chǎn)生預(yù)失真數(shù)字輸出信號，其中所述DPD處理模塊補償來自所述RF域DH)系統(tǒng)下游的非線性；以及 通過輸出接口將所述預(yù)失真數(shù)字輸出信號提供給數(shù)字模擬轉(zhuǎn)換器(DAC)。
15.如權(quán)利要求14所述的方法，其進一步包括: 使用存儲在存儲器陣列上的查找表產(chǎn)生所述預(yù)失真信號；以及 使用數(shù)字信號處理器(DSP)更新所述查找表，所述DSP具有在其上實施的自適應(yīng)算法。
16.如權(quán)利要求14所述的方法，其進一步包括: 使用所述RF域數(shù)字輸入信號的當前狀態(tài)與所述RF域數(shù)字輸入信號的先前狀態(tài)的級聯(lián)作為用于所述存儲器陣列的地址字。
17.如權(quán)利要求14所述的方法，其進一步包括: 使用所述RF域數(shù)字輸入信號的當前狀態(tài)的最高有效位與所述RF域數(shù)字輸入信號的先前狀態(tài)的最高有效位的級聯(lián)作為所述存儲器陣列的地址字。
18.如權(quán)利要求15所述的方法，其進一步包括: 使用輸出求和網(wǎng)絡(luò)的一個或多個延遲濾波器延遲來自所述存儲器陣列的值；以及使用一個或多個求和節(jié)點對來自所述查找表的值的延遲版本與所述RF域數(shù)字輸入信號的當前狀態(tài)求和以產(chǎn)生所述預(yù)失真數(shù)字輸出信號。
19.一種射頻(RF)域數(shù)字預(yù)失真(DPD)數(shù)字模擬轉(zhuǎn)換器(DAC)，所述DAC包括: 輸入接口，其用于接收RF域數(shù)字輸入信號，其中所述RF域數(shù)字輸入信號是從基帶信號向上采樣而來； DPD系統(tǒng)的DH)處理模塊，其用于處理所述RF域數(shù)字輸入信號來產(chǎn)生預(yù)失真數(shù)字輸出信號; 數(shù)字模擬轉(zhuǎn)換器(DAC)，其用于將來自數(shù)字域的信號轉(zhuǎn)換到模擬域；以及所述Dro系統(tǒng)的輸出接口，其用于將所述預(yù)失真數(shù)字輸出信號提供給所述數(shù)字模擬轉(zhuǎn)換器。
20.根據(jù)權(quán)利要求19所述的RF域DPDDAC，其中: 所述DAC包括:解碼器以及高速多工器； 所述DH)處理模塊與所述解碼器和所述高速多工器并行地實施；且所述DAC進一步包括求和節(jié)點，其對所述高速多工器的輸出與所述預(yù)失真數(shù)字輸出信號求和。
【文檔編號】H03F1/32GK104201994SQ201410098234
【公開日】2014年12月10日 申請日期:2014年3月17日 優(yōu)先權(quán)日:2013年3月15日
【發(fā)明者】B·謝佛, B·趙 申請人:美國亞德諾半導(dǎo)體公司