數(shù)據(jù)被保持的電源選通電路和包括所述電路的設(shè)備的制作方法
【專利摘要】提供電源選通電路和包括所述電路的設(shè)備。所述電源選通電路包括：觸發(fā)器，被配置為接收第一供電電壓和選通時鐘信號以便進行操作；以及開關(guān)電路，連接在第一供電電壓源和第二供電電壓源之間，第一供電電壓源被配置為供應第一供電電壓，而第二供電電壓源被配置為供應第二供電電壓。所述開關(guān)電路包括第一開關(guān)和第二開關(guān)，第一開關(guān)被配置為連接在第一供電電壓源和第二供電電壓源之間，并且響應于時鐘使能信號而操作，第二開關(guān)被配置為連接在第一供電電壓源和第二供電電壓源之間，并且響應于第一供電電壓而操作。
【專利說明】數(shù)據(jù)被保持的電源選通電路和包括所述電路的設(shè)備
[0001]相關(guān)申請的交叉引用
[0002]本申請要求于2014年2月26日提交的韓國專利申請第10-2014-0022696號以及2013年3月15日提交的美國臨時申請第61/793，861號的優(yōu)先權(quán)，其公開通過引用以其整體結(jié)合于此。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明構(gòu)思的示例實施例涉及用于降低功耗和保持數(shù)據(jù)的電子電路和/或包括所述電路的設(shè)備。

【背景技術(shù)】
[0004]由于移動設(shè)備具有有限的電池容量，所以將操作電流降低，以便增加移動設(shè)備的待機時間。而且，隨著微觀工藝的發(fā)展，與動態(tài)功率相比，漏電流的量增加。
[0005]降低片上系統(tǒng)(SoC)的操作電流的方法包括將SoC劃分為若干個功率塊并且切斷到不使用的塊的電流(即，使用電源選通(power gating))。時鐘選通(clock gating)被操作塊用來停止非操作觸發(fā)器(flip-flop)的操作時鐘信號。然而，當工藝變得精微并且操作溫度增加時，發(fā)生漏電流。


【發(fā)明內(nèi)容】

[0006]—些示例實施例提供用于降低功耗和保持數(shù)據(jù)的電源選通電路(power-gatingcircuit)以及包括所述電路的設(shè)備。
[0007]根據(jù)本發(fā)明構(gòu)思的示例實施例，提供一種電源選通電路，其包括:觸發(fā)器，被配置為接收第一供電電壓和選通時鐘信號以便進行操作；以及開關(guān)電路，連接在第一供電電壓源和第二供電電壓源之間，第一供電電壓源被配置為供應第一供電電壓，而第二供電電壓源被配置為供應第二供電電壓。開關(guān)電路包括第一開關(guān)和第二開關(guān)，第一開關(guān)被配置為連接在第一供電電壓源和第二供電電壓源之間，并且響應于時鐘使能信號而操作，第二開關(guān)被配置為連接在第一供電電壓源和第二供電電壓源之間，并且響應于第一供電電壓而操作。
[0008]所述電源選通電路還可以包括:時鐘選通電路，被配置為響應于時鐘信號和時鐘使能信號，將選通時鐘信號施加給觸發(fā)器。
[0009]根據(jù)本發(fā)明構(gòu)思的另一個示例實施例，提供一種電源選通電路，其包括:多個觸發(fā)器，被配置為接收第一供電電壓和選通時鐘信號以便進行操作；以及開關(guān)電路，對應于每個觸發(fā)器，并且連接在第一供電電壓源和第二供電電壓源之間，第一供電電壓源被配置為提供第一供電電壓，而第二供電電壓源被配置為提供第二供電電壓。所述開關(guān)電路包括第一開關(guān)和第二開關(guān)，第一開關(guān)被配置為連接在第一供電電壓源和第二供電電壓源之間，并且響應于時鐘使能信號而操作，第二開關(guān)被配置為連接在第一供電電壓源和第二供電電壓源之間，并且響應于第一供電電壓而操作。
[0010]根據(jù)本發(fā)明構(gòu)思的另一個示例實施例，提供一種電源選通電路，其包括:觸發(fā)器，被配置為接收第一供電電壓、第二供電電壓、和選通時鐘信號以便進行操作；以及開關(guān)電路，連接在第一供電電壓源和第二供電電壓源之間，第一供電電壓源被配置為供應第一供電電壓，而第二供電電壓源被配置為產(chǎn)生第二供電電壓。所述觸發(fā)器包括:鎖存器，被配置為接收第三供電電壓和第一供電電壓，以及基于輸入信號鎖存內(nèi)部信號；第一驅(qū)動晶體管，被配置為連接在被配置為供應第三供電電壓的第三供電電壓源和輸出信號的節(jié)點之間，所述第一驅(qū)動晶體管被配置為響應于鎖存器的輸出信號將觸發(fā)器輸出信號驅(qū)動到第三供電電壓的電平；以及第二驅(qū)動晶體管，被配置為連接在所述輸出信號的節(jié)點和第二供電電壓源之間，所述第二驅(qū)動晶體管被配置為響應于柵極電壓基于觸發(fā)器輸出信號、鎖存器的輸入信號、和鎖存器的輸出信號，將觸發(fā)器輸出信號驅(qū)動到第二供電電壓的電平。
[0011]根據(jù)本發(fā)明構(gòu)思的另一個示例實施例，提供一種電源選通電路，其包括:第一金屬線，用于施加第一供電電壓；第二金屬線，用于施加第二供電電壓；第三金屬線，用于施加第三供電電壓；觸發(fā)器單元，其對應于觸發(fā)器的布局，觸發(fā)器被配置為接收第一供電電壓和選通時鐘信號以便進行操作；第一開關(guān)，連接到第一金屬線和第二金屬線，并且被配置為響應于時鐘使能信號而操作；以及第二開關(guān)，連接到第一金屬線和第二金屬線，并且被配置為響應于第一供電電壓而操作。
[0012]在示例實施例中，電源電路包括:至少一個觸發(fā)器，被配置為基于電源電路的操作模式而操作，所述操作模式為第一模式和第二模式之一；以及開關(guān)電路，選擇性地耦接在第一供電電壓源和第二供電電壓源之間，第一供電電壓源被配置為供應第一供電電壓，第二供電電壓源被配置為供應第二供電電壓，所述開關(guān)電路被配置為基于操作模式將第一供電電壓和第二供電電壓之一供應給至少一個觸發(fā)器，所述開關(guān)電路包括具有閾值電壓的至少第一開關(guān)，并且第一供電電壓和第二供電電壓之間的差是所述閾值電壓。

【專利附圖】

【附圖說明】
[0013]通過參考附圖詳細描述本發(fā)明構(gòu)思的示例實施例，本發(fā)明構(gòu)思的上述及其他特征和優(yōu)點將變得更加清楚，在附圖中:
[0014]圖1是根據(jù)本發(fā)明構(gòu)思的示例實施例的電源選通電路的框圖；
[0015]圖2A是根據(jù)本發(fā)明構(gòu)思的示例實施例的電源選通電路的框圖；
[0016]圖2B是根據(jù)本發(fā)明構(gòu)思的示例實施例的電源選通電路的框圖；
[0017]圖3是圖2A中示出的觸發(fā)器的電路圖；
[0018]圖4A是根據(jù)本發(fā)明構(gòu)思的示例實施例的電源選通電路的框圖；
[0019]圖4B是根據(jù)本發(fā)明構(gòu)思的示例實施例的電源選通電路的框圖；
[0020]圖5A是根據(jù)本發(fā)明構(gòu)思的示例實施例的電源選通電路的框圖；
[0021]圖5B是根據(jù)本發(fā)明構(gòu)思的示例實施例的電源選通電路的框圖；
[0022]圖6是根據(jù)本發(fā)明構(gòu)思的示例實施例的電源選通電路布局的示圖；
[0023]圖7A是根據(jù)本發(fā)明構(gòu)思的示例實施例的電源選通電路布局的示圖；
[0024]圖7B是根據(jù)本發(fā)明構(gòu)思的示例實施例的電源選通電路布局的示圖；
[0025]圖8A是根據(jù)本發(fā)明構(gòu)思的示例實施例的電源選通電路布局的示圖；
[0026]圖SB是根據(jù)本發(fā)明構(gòu)思的示例實施例的電源選通電路布局的示圖；
[0027]圖9A是根據(jù)本發(fā)明構(gòu)思的示例實施例的電源選通電路布局的示圖；
[0028]圖9B是根據(jù)本發(fā)明構(gòu)思的示例實施例的電源選通電路布局的示圖；和
[0029]圖10是根據(jù)本發(fā)明構(gòu)思的示范性實施例的電子系統(tǒng)的框圖。

【具體實施方式】
[0030]現(xiàn)在將在以下參考附圖更加全面地描述本發(fā)明構(gòu)思，在附圖中示出了示例實施例。但是，示例實施例可以以許多不同的形式來具體體現(xiàn)，并且不應當被解釋為限制在這里所闡述的實施例中。而是，這些示例實施例被提供從而本公開將是徹底的和完整的，并且將向本領(lǐng)域技術(shù)人員全面地傳達示例實施例的范圍。在附圖中，為了清楚，層和區(qū)域的大小以及相對大小可以被夸大。相同的標號始終參考相同的元素。
[0031]應當理解，當元素被稱為“連接”或“耦接”到另一個元素時，其可以直接連接或耦接到另一個元素，或者也可以存在插入其間的元素。相反，當元素被稱為“直接連接”或“直接耦接”到另一個元素時，則不存在插入其間的元素。如這里所使用的，術(shù)語“和/或”包括一個或多個相關(guān)聯(lián)的列出的項目的任何以及全部的組合，并且可以縮寫為“/”。
[0032]應當理解，雖然術(shù)語第一、第二等可以在這里用來描述各種元素，但是這些元素不應被這些術(shù)語所限制。這些術(shù)語只有用來區(qū)分一個元素與另一個元素。例如，第一信號可以被稱為第二信號，并且類似地，第二信號也可以被稱為第一信號，而不脫離本公開的教導。
[0033]這里所使用的術(shù)語僅僅是為了描述示例實施例的目的，而不是意圖限制本發(fā)明構(gòu)思。如這里所使用的，單數(shù)形式“一”、“該”也意圖包括復數(shù)形式，除非在上下文中清楚地另外指出。還將理解，術(shù)語“包括”或“包含”，當在本說明書中使用時，指明了存在所述特征、區(qū)域、整體、步驟、操作、元素、和/或組件，但是并不排除一個或多個其他的特征、區(qū)域、整體、步驟、操作、元素、組件、和/或它們的組的存在或添加。
[0034]除非另外定義，這里使用的所有術(shù)語(包括技術(shù)和科學術(shù)語)具有示例實施例所屬領(lǐng)域的普通技術(shù)人員所通常理解的相同的含義。還將理解，諸如那些在通常使用的字典中定義的術(shù)語應當被解釋為具有與它們在相關(guān)技術(shù)和/或本申請中的上下文中的含義相一致的含義，并且除非在這里明確地定義，將不會被理想化地或過渡形式化地解釋。
[0035]圖1是根據(jù)本發(fā)明構(gòu)思的示例實施例的電源選通電路I的框圖。電源選通電路I包括至少一個觸發(fā)器100、開關(guān)電路200、邏輯電路300、和時鐘選通電路400。
[0036]至少一個觸發(fā)器100包括多個(至少兩個)D觸發(fā)器，但是本發(fā)明構(gòu)思不限于此。觸發(fā)器或類型或數(shù)目可以改變。每個觸發(fā)器100響應于第一供電電壓VirGND和選通時鐘信號GatecLCK而操作。例如，每個觸發(fā)器100可以通過時鐘端子CP接收選通時鐘信號Gated_CK，可以接收第一供電電壓VirGND和電源電壓(未示出)作為操作電壓，并且可以根據(jù)輸入信號D生成輸出信號Q或/Q。每個觸發(fā)器100的輸入信號D從邏輯電路300輸出。
[0037]開關(guān)電路200包括第一開關(guān)201和第二開關(guān)202。第一開關(guān)201連接在第一供電電壓VirGND和第二供電電壓RGND之間，并且響應于時鐘使能信號CKEN而操作。第二開關(guān)202連接在第一供電電壓VirGND和第二供電電壓RGND之間，并且響應于第一供電電壓VirGND而操作。第一開關(guān)201和第二開關(guān)202可以實施為N-溝道金屬氧化物半導體(NMOS)晶體管。
[0038]邏輯電路300為每個觸發(fā)器100提供輸入信號D，并生成時鐘使能信號CKEN。時鐘選通電路400響應于時鐘信號CK和時鐘使能信號CKEN生成選通時鐘信號Gated_CK，并且為觸發(fā)器100提供選通時鐘信號Gated_CK。
[0039]時鐘選通電路400在時鐘使能信號CKEN被使能(例如，處于高電平)時按照原樣輸出時鐘信號CK，并且在時鐘使能信號CKEN被禁用(例如，處于低電平)時屏蔽(mask)時鐘信號CK。時鐘選通電路400可以通過對時鐘使能信號CKEN和時鐘信號CK執(zhí)行“與”(AND)運算，生成選通時鐘信號Gated_CK，但是本發(fā)明構(gòu)思不限于此。
[0040]電源選通電路I還可以包括輸入時鐘緩沖器501和輸出時鐘緩沖器502。輸入時鐘緩沖器501緩沖并輸出時鐘信號CK到時鐘選通電路400。輸出時鐘緩沖器502緩沖并為觸發(fā)器100提供從時鐘選通電路400輸出的選通時鐘信號Gated_CK。輸入時鐘緩沖器501和輸出時鐘緩沖器502中的每一個可以包括至少一個緩沖器或反相器(inverter)。
[0041]圖2A是根據(jù)本發(fā)明構(gòu)思的示例實施例的電源選通電路IA的框圖。參考圖2A，電源選通電路IA包括至少一個觸發(fā)器100和開關(guān)電路200。
[0042]圖2A中示出的觸發(fā)器100和開關(guān)電路200的結(jié)構(gòu)和功能基本上與圖1中示出的觸發(fā)器100和開關(guān)電路200的相同，但是圖2A中示出的觸發(fā)器100接收第三供電電壓RVDD作為電源電壓。
[0043]圖1中示出的電源選通電路I和圖2A中示出的電源選通電路IA執(zhí)行時鐘選通(clock gating)和電源選通(power gating)二者。圖1和圖2A中示出的觸發(fā)器100可以以至少兩種模式操作，例如，激活模式和數(shù)據(jù)保持模式。
[0044]在激活模式中，時鐘使能信號CKEN被使能(例如，CKEN=I)。觸發(fā)器100接收第三供電電壓RVDD作為電源電壓，并且還接收第二供電電壓RGND，即，真實地電壓，并且響應于還沒有被屏蔽的時鐘信號CK執(zhí)行正常操作。
[0045]在數(shù)據(jù)保持模式中，時鐘使能信號CKEN被禁用(CKEN=O)。因此，觸發(fā)器100接收第三供電電壓RVDD作為電源電壓，并且還接收第一供電電壓VirGND，即，虛擬地電壓。第一供電電壓VirGND可以比第二供電電壓RGND高出由第二開關(guān)202導致的電壓降。
[0046]第二開關(guān)202可以實施為二極管連接的(diode-connected)NMOS晶體管。換句話說，形成第二開關(guān)202的NMOS晶體管可以具有二極管連接，其中柵極和漏極彼此連接。在這種情況下，在數(shù)據(jù)保持模式中，第一供電電壓VirGND和第二供電電壓RGND之間的電平差可以是NMOS晶體管的閾值電壓Vn_th。
[0047]由于在數(shù)據(jù)保持模式中時鐘信號CK被屏蔽，所以觸發(fā)器100使用比在激活模式中使用的操作電壓RVDD和RGND更低的操作電壓RVDD和VirGND來保持數(shù)據(jù)。因此，與在激活模式中相比，在數(shù)據(jù)保持模式中，在觸發(fā)器100中的漏電流和功耗降低。
[0048]圖2B是根據(jù)本發(fā)明構(gòu)思的另一個示例實施例的電源選通電路IA'的框圖。參考圖2B，電源選通電路IA'還包括至少一個觸發(fā)器100和開關(guān)電路700。
[0049]雖然在圖2A中示出的電源選通電路IA中的開關(guān)電路200連接在第一供電電壓VirGND和第二供電電壓RGND之間，但是在圖2B中示出的電源選通電路IA'中的開關(guān)電路700連接在第三供電電壓RVDD和第四供電電壓VirVDD之間。第一供電電壓VirGND和第二供電電壓RGND可以是地電壓，而第三供電電壓RVDD和第四供電電壓VirVDD可以是電源電壓。
[0050]開關(guān)電路700包括開關(guān)701和702。開關(guān)701連接在第三供電電壓RVDD和第四供電電壓VirVDD之間，并且其響應于反相時鐘使能信號/CKEN而操作。開關(guān)702連接在第三供電電壓RVDD和第四供電電壓VirVDD之間，并且其響應于第四供電電壓VirVDD而操作。開關(guān)701和702中的每一個可以實施為P-溝道金屬氧化物半導體(PMOS)晶體管。
[0051]開關(guān)702可以實施為二極管連接的PMOS晶體管。換句話說，形成開關(guān)702的PMOS晶體管可以具有二極管連接，其中柵極和漏極彼此連接。在數(shù)據(jù)保持模式中，第三供電電壓RVDD和第四供電電壓VirVDD之間的電平差可以是PMOS晶體管的閾值電壓Vp_th。
[0052]圖3是圖2A中示出的觸發(fā)器100的電路圖。參考圖3，觸發(fā)器100包括內(nèi)部時鐘信號發(fā)生器110、輸入單元120、鎖存器單元130、反饋電路150、和輸出單元190。
[0053]內(nèi)部時鐘信號發(fā)生器110通過時鐘端子CP接收輸入時鐘信號，通過對輸入時鐘信號進行反相來生成反相時鐘信號(inverted clock signal)CPb,以及通過對反相時鐘信號CPb進行反相來生成內(nèi)部時鐘信號CPi。通過時鐘端子CP接收的輸入時鐘信號可以是選通時鐘信號Gated_CK。
[0054]輸入單兀120可以實施為反相器，其響應于內(nèi)部時鐘信號CPi和反相時鐘信號CPb,反相并輸出輸入信號D。
[0055]鎖存器單元130包括第一鎖存器(135、140)、開關(guān)160、和第二鎖存器(170、180)。第一鎖存器(135、140)包括連接到輸入單元120的輸出節(jié)點ND4的第一反相器135和連接到反相器135的輸出節(jié)點ND5的第二反相器140。第二反相器140的輸出節(jié)點連接到第一反相器135的輸入節(jié)點，即，輸入單元120的輸出節(jié)點N4，由此形成第一鎖存器(135、140)。
[0056]第二反相器140包括分別響應于復位信號⑶N、反相時鐘信號CPb、和內(nèi)部時鐘信號CPi而操作的晶體管，由此響應于復位信號CDN、反相時鐘信號CPb、和內(nèi)部時鐘信號CPi而操作。
[0057]復位信號⑶N可以由復位電路105生成，從外部輸入到觸發(fā)器100以復位觸發(fā)器100。例如，當復位信號⑶N被使能到第一邏輯電平(例如，“O”)時，第二反相器140輸出高電平信號(例如，RVDD)，因此，第一鎖存器(135、140)的輸出信號，即，節(jié)點ND5的信號處于低電平。
[0058]開關(guān)160響應于反相時鐘信號CPb和內(nèi)部時鐘信號CPi,將第一鎖存器(135、140)的輸出信號傳送到第二鎖存器(170、180)。例如，當反相時鐘信號CPb處于第二邏輯電平(例如，“ I ”)時，開關(guān)160可以導通,從而第一鎖存器(135、140)的輸出信號被傳輸?shù)降诙i存器(170、180)，并且當反相時鐘信號CPb處于第一邏輯電平(例如，“O”)時，開關(guān)160可以斷開，從而防止第一鎖存器(135、140)的輸出信號被傳輸?shù)降诙i存器(170、180)。
[0059]第二鎖存器(170、180)包括連接到第三反相器170的輸出節(jié)點NDl的第三反相器170和第四反相器180。第四反相器180的輸出節(jié)點ND2被連接到第三反相器170的輸入節(jié)點，從而形成第二鎖存器(170、180)。
[0060]第三反相器170響應于復位信號⑶N而操作。例如，當復位信號⑶N被使能到第一邏輯電平(例如，“O”)時，第三反相器170輸出高電平信號(例如，RVDD)，因此，觸發(fā)器100的輸出信號Q被復位到低電平。第四反相器180響應于反相時鐘信號CPb和內(nèi)部時鐘信號CPi而操作。
[0061]輸出單兀190反相第二鎖存器(170、180)的輸出信號，即，第一節(jié)點NDl的信號，以輸出觸發(fā)器100的輸出信號Q。雖然內(nèi)部時鐘信號發(fā)生器110、輸入單兀120、和鎖存器單元130使用第一供電電壓VirGND和第三供電電壓RVDD作為操作電壓，但是輸出單元190使用第二供電電壓RGND和第三供電電壓RVDD作為操作電壓。
[0062]輸出單元190包括第一驅(qū)動晶體管Pinv和第二驅(qū)動晶體管Ninv，第一驅(qū)動晶體管Pinv連接在第三供電電壓RVDD和用于輸出信號Q的節(jié)點之間，而第二驅(qū)動晶體管Ninv連接在用于輸出信號Q的節(jié)點和第二供電電壓RGND之間。第一驅(qū)動晶體管Pinv可以是PMOS晶體管，而第二驅(qū)動晶體管Ninv可以是NMOS晶體管。
[0063]第一驅(qū)動晶體管Pinv響應于第二鎖存器的輸出信號，即，節(jié)點NDl的信號，將輸出信號Q驅(qū)動到第三供電電壓RVDD的電平。第二驅(qū)動晶體管Ninv響應于節(jié)點ND3的信號，將輸出信號Q驅(qū)動到第二供電電壓RGND的電平。
[0064]反饋電路150包括PMOS晶體管PO、NMOS晶體管NO和NMOS晶體管NI，其中PMOS晶體管PO和NMOS晶體管NO并聯(lián)連接在輸出單元190的各個驅(qū)動晶體管Pinv和Ninv的柵極NDl和ND3之間，而NMOS晶體管NI連接在輸出單元190的第二驅(qū)動晶體管Ninv的柵極ND3和第二供電電壓RGND之間。
[0065]當輸出單元190的第一驅(qū)動晶體管Pinv的柵極電壓處于NMOS晶體管閾值電壓Vn_th的電平，即，第一供電電壓VirGND時,第一驅(qū)動晶體管Pinv被導通,而輸出信號Q被驅(qū)動到第三供電電壓RVDD的電平。因此，反饋電路150中的PMOS晶體管PO和NMOS晶體管NO被截止，而NMOS晶體管NI被完全導通。結(jié)果，輸出單元190的第二驅(qū)動晶體管Ninv的柵極電壓處于第二供電電壓RGND的電平(例如，0V)。
[0066]當輸出單元190的第一驅(qū)動晶體管Pinv的柵極電壓處于第三供電電壓RVDD的電平時，反饋電路150的PMOS晶體管PO的柵極電壓處于低電平，因此，PMOS晶體管PO被導通。因此，反饋電路150的NMOS晶體管NO的柵極電壓處于高電平，并且輸出單元190的第二驅(qū)動晶體管Ninv被導通。結(jié)果，輸出信號Q被驅(qū)動到第二供電電壓RGND的電平，并且NMOS晶體管NI被截止。
[0067]圖2B中示出的觸發(fā)器100可以在結(jié)構(gòu)上類似于圖2A中示出的觸發(fā)器100，或者可以部分地不同。具體來說，反饋電路150可以被修改為適合于圖2B中所示的觸發(fā)器100。例如，可以改變連接到包括在反饋電路150中的晶體管的節(jié)點。
[0068]圖4A是根據(jù)本發(fā)明構(gòu)思的另一個示例實施例的電源選通電路IB的框圖。參考圖4A，與圖2A中示出的電源選通電路IA相比較，電源選通電路IB還包括第三開關(guān)203。因此，圖4A在示出的觸發(fā)器100接收第四供電電壓VirVDD，而不是第三供電電壓RVDDJtS電源電壓。
[0069]第三開關(guān)203連接在第三供電電壓RVDD和第四供電電壓VirVDD之間，并且其響應于來自電源選通控制電路405的電源選通使能信號PGEN而操作。例如，當電源選通使能信號PGEN處于高電平時，第三開關(guān)203被導通，從而第四供電電壓VirVDD可以與第三供電電壓RVDD處于基本上相同的電平。
[0070]圖4A中示出的觸發(fā)器100和開關(guān)電路200的結(jié)構(gòu)和功能與圖1中示出的觸發(fā)器100和開關(guān)電路200的結(jié)構(gòu)和功能基本相同。
[0071]圖4B是根據(jù)本發(fā)明構(gòu)思的另一個示例實施例的電源選通電路IB'的框圖。參考圖4B，與圖2B中示出的電源選通電路IA'相比較，電源選通電路IB'還包括開關(guān)703。
[0072]開關(guān)703連接在第一供電電壓VirGND和第二供電電壓RGND之間，并且其響應于電源選通使能信號PGEN而操作。例如，當電源選通使能信號PGEN處于高電平時，開關(guān)703被導通，從而第一供電電壓VirGND可以與第二供電電壓RGND處于基本上相同的電平。
[0073]圖5A是根據(jù)本發(fā)明構(gòu)思的另一個示例實施例的電源選通電路IC的框圖。參考圖5A，電源選通電路IC包括至少一個觸發(fā)器100和開關(guān)電路200,。
[0074]在圖5A中示出的觸發(fā)器100的結(jié)構(gòu)和功能與圖2A和圖3中示出的觸發(fā)器100的結(jié)構(gòu)和功能基本相同。開關(guān)電路200'包括第一開關(guān)201、第二開關(guān)202、第四開關(guān)204、以及邏輯運算元件205。第一開關(guān)連接在第一供電電壓VirGND和第二供電電壓RGND之間，并且其響應于邏輯運算元件205的輸出信號而操作。邏輯運算元件205可以實施為“與”門，其對時鐘使能信號CKEN和電源選通使能信號PGEN執(zhí)行“與”運算。然而，邏輯運算元件205可以實施為不同的邏輯運算元件，諸如“與非”(NAND)門。
[0075]第二開關(guān)202和第四開關(guān)204串聯(lián)連接在第一供電電壓VirGND和第二供電電壓RGND之間。第二開關(guān)202響應于第一供電電壓VirGND而操作，而第四開關(guān)204響應于電源選通使能信號PGEN而操作。
[0076]圖5A中示出的實施例與圖2A中示出的實施例的不同之處在于:第一開關(guān)201也響應于電源選通使能信號PGEN而操作，而第二開關(guān)202通過響應于電源選通使能信號PGEN而操作的第四開關(guān)204連接到第二供電電壓RGND。
[0077]圖5B是根據(jù)本發(fā)明構(gòu)思的示例實施例的電源選通電路1C'的框圖。參考圖5B，電源選通電路1C'包括至少一個觸發(fā)器100和開關(guān)電路700,。
[0078]開關(guān)電路700'包括第一開關(guān)701、第二開關(guān)702、第四開關(guān)704、以及邏輯運算元件705。第一開關(guān)701連接在第三供電電壓RVDD和第四供電電壓VirVDD之間，并且其響應于邏輯運算元件705的輸出信號而操作。邏輯運算元件705可以實施為“與非”門，其對時鐘使能信號CKEN和電源選通使能信號PGEN執(zhí)行“與非”運算，但是本發(fā)明構(gòu)思不限于此。
[0079]第二開關(guān)702和第四開關(guān)704串聯(lián)連接在第四供電電壓VirVDD和第三供電電壓RVDD之間。第二開關(guān)702響應于第四供電電壓VirVDD而操作，第四開關(guān)704響應于反相電源選通使能信號/PGEN而操作。
[0080]圖4A、圖4B、圖5A和圖5B中分別示出的電源選通電路1B、1B'、1C和ICT執(zhí)行時鐘選通和電源選通二者。因此，圖4A到圖5B中示出的觸發(fā)器100可以以三種模式進行操作，例如，激活模式、數(shù)據(jù)保持模式、和待機模式。
[0081]在激活模式中，電源選通使能信號PGEN和時鐘使能信號CKEN都被使能(例如，PGEN=I和CKEN=1)。因此，觸發(fā)器100接收第三供電電壓RVDD作為電源電壓，以及接收第二供電電壓RGND作為地電壓。
[0082]在數(shù)據(jù)保持模式中，電源選通使能信號PGEN被使能，而時鐘使能信號CKEN被禁用(例如，PGEN=I和CKEN=0)。由于在數(shù)據(jù)保持模式中時鐘信號CK被屏蔽，觸發(fā)器100使用低于在激活模式中使用的操作電壓RVDD和RGND的操作電壓，例如，RVDD和VirGND或VirVDD或RGND，來保持數(shù)據(jù)。因此，與激活模式相比，觸發(fā)器100中的漏電流減少。結(jié)果，功耗也減少。
[0083]在待機模式中，電源選通使能信號PGEN被禁用(例如，PGEN=O )。在待機模式中，不形成從電源電壓到地電壓的電流通路。
[0084]圖6是根據(jù)本發(fā)明構(gòu)思的示例實施例的電源選通電路布局的示圖。例如，圖2A中示出的電源選通電路IA可以使用圖6中示出的布局來實施。
[0085]參考圖6，用于施加第一供電電壓VirGND的第一金屬線20和用于施加第二供電電壓RGND的第二金屬線30被彼此分開的放置在一條直線上。用于施加第三供電電壓RVDD的第三金屬線10被與包括第一金屬線20和第二金屬線30的直線平行地放置在所述直線的每一側(cè)。參考標號100-1到100-4表示其中放置觸發(fā)器100的區(qū)域。標準化觸發(fā)器(以下，被稱為觸發(fā)器單元(flip-flop cell))被放置在區(qū)域100-1到100-4的每一個中，從而包括所有區(qū)域100-1到100-4的整個區(qū)域可以是用于4-位觸發(fā)器的區(qū)域。參考標號150-1到150-4可以表示其中圖3中示出的觸發(fā)器100的反饋電路150被放置的區(qū)域或其中圖3中示出的觸發(fā)器100的反饋電路150和輸出單元190被放置的區(qū)域。由于觸發(fā)器100的反饋電路150和輸出單元190被連接到第二供電電壓RGND，區(qū)域150-1到150-4可以被布置得靠近第二金屬線30。
[0086]參考標號200-1表不其中第一開關(guān)201被放置的區(qū)域。第一開關(guān)201的漏極通過另外的電源布線(addit1nal power routing)被連接到第一金屬線20,其源極被形成為連接到第二金屬線30，而其柵極被布線為使得時鐘使能信號CKEN被施加到所述柵極。參考標號200-2可以表示其中第二開關(guān)202被放置的區(qū)域。
[0087]其布局被指定和標準化為選擇大小(例如，允許電路被放置在第二金屬線30和第三金屬線10之間)并且其被實施為執(zhí)行特定功能的電路被稱為標準單元。觸發(fā)器(例如，100-1)可以被實施為觸發(fā)器單元，S卩，如上所述具有標準化的布局的標準單元(standardcell)。類似地，第一開關(guān)201和第二開關(guān)202的布局200-1和布局200-2還可以分別實施為標準單元(以下，被稱為開關(guān)單元(switch cell))。在這種情況下，觸發(fā)器單元被放置在區(qū)域100-1和100-2中的每一個中的法線方向(normal direct1n)上，同時觸發(fā)器單元可以被放置在區(qū)域100-3和100-4中的每一個中的法線方向的鏡像中。至少兩個觸發(fā)器單元(例如，100-1到100-4)可以共同被當作單一的標準單元。
[0088]在示例的實施例中，四個觸發(fā)器(分別被放置在區(qū)域100-1到100-4中，形成4_位觸發(fā)器)彼此共用一個第一開關(guān)200-1和一個第二開關(guān)200-2。雖然在圖6中示出的實施例中，第一金屬線20和第二金屬線30被放置在該直線上，它們可以被彼此平行的放置。
[0089]在另一個示例實施例中，用于施加第三供電電壓RVDD的第三金屬線10和用于施加第四供電電壓VirVDD的第四金屬線40可以被彼此分開的放置在一條直線上。此外，用于施加第二供電電壓RGND的第二金屬線30可以與包括第三金屬線10和第四金屬線40的直線平行地放置在該直線的每一側(cè)。
[0090]圖7A是根據(jù)本發(fā)明構(gòu)思的另一個示例實施例的電源選通電路布局的示圖。例如，圖2A中示出的電源選通電路IA可以使用圖7A中示出的布局來實施。
[0091]參考圖7A，用于施加第一供電電壓VirGND的第一金屬線20和用于施加第三供電電壓RVDD的第三金屬線10被彼此平行地放置。相反，用于施加第二供電電壓RGND的第二金屬線30可以垂直于第一金屬線20和第三金屬線10來放置。例如，第一金屬線20和第三金屬線10可以沿著X軸方向放置，而第二金屬線30可以沿著Y軸方向放置。這時，第一金屬線20和第三金屬線10可以放置在一層上，而第二金屬線30可以放置在另一層上。
[0092]參考標號100-11表示其中觸發(fā)器100被放置的區(qū)域?？梢允褂蒙鲜鲇|發(fā)器單元。參考標號210表不其中第一開關(guān)211和第二開關(guān)212被放置的區(qū)域。第一開關(guān)211和第二開關(guān)212可以共同實施在單一標準單元(例如，開關(guān)單元)中。第一開關(guān)211和第二開關(guān)212分別對應于圖1到圖5中示出的第一開關(guān)201和第二開關(guān)202。
[0093]圖7B是根據(jù)本發(fā)明構(gòu)思的另一個示例實施例的電源選通電路布局的示圖。例如，圖2B中示出的電源選通電路W可以使用圖7B中示出的布局來實施。
[0094]參考圖7B,用于施加第四供電電壓VirVDD的第四金屬線40和用于施加第二供電電壓RGND的第二金屬線30可以被彼此平行地放置。相反，用于施加第三供電電壓RVDD的第三金屬線10可以垂直于第四金屬線40和第二金屬線30來放置。例如，第四金屬線40和第二金屬線30可以沿著X軸方向放置，而第三金屬線10可以沿著Y軸方向放置。
[0095]參考標號100-11表示其中放置觸發(fā)器100的區(qū)域?？梢允褂蒙鲜鲇|發(fā)器單元。參考標號710表示其中放置開關(guān)701和211的區(qū)域。開關(guān)701和702可以共同實施在單一標準單元中(例如，開關(guān)單元)。
[0096]圖8A是根據(jù)本發(fā)明構(gòu)思的另一個示例實施例的電源選通電路布局的示圖。例如，圖4A中示出的電源選通電路IB可以使用圖8A中示出的布局來實施。
[0097]參考圖8A，用于施加第一供電電壓VirGND的第一金屬線20和用于施加第四供電電壓VirVDD的第四金屬線40可以被彼此平行地放置。相反，用于施加第二供電電壓RGND的第二金屬線30和用于施加第三供電電壓RVDD的第二金屬線30可以被放置為使得它們垂直于第一金屬線20和第四金屬線40并且彼此平行。例如，第一金屬線20和第四金屬線40可以沿著X軸方向放置，而第二金屬線30和第三金屬線10可以沿著Y軸方向放置。這時，第一金屬線20和第四金屬線40可以被放置在一層，而第二金屬線30和第三金屬線10可以被放置在與第一金屬線20和第四金屬線40不同的層。
[0098]參考標號100-21表示其中放置觸發(fā)器100的區(qū)域?？梢允褂蒙鲜鲇|發(fā)器單元。參考標號220表示其中放置第一到第三開關(guān)221、222、和223的區(qū)域。第一到第三開關(guān)221、222、和223可以共同實施在單一的標準單元中。第一到第三開關(guān)221、222、和223分別對應于圖4A中示出的第一到第三開關(guān)201到203。
[0099]圖8B是根據(jù)本發(fā)明構(gòu)思的另一個示例實施例的電源選通電路布局的示圖。例如，圖4B中示出的電源選通電路IB^可以使用圖8B中示出的布局來實施。
[0100]參考圖8B，用于施加第一供電電壓VirGND的第一金屬線20和用于施加第四供電電壓VirVDD的第四金屬線40可以被彼此平行地放置。相反，用于施加第二供電電壓RGND的第二金屬線30和用于施加第三供電電壓RVDD的第二金屬線30可以被放置為使得它們垂直于第一金屬線20和第四金屬線40并且彼此平行。例如，第一金屬線20和第四金屬線40可以沿著X軸方向放置，而第二金屬線30和第三金屬線10可以沿著Y軸方向放置。這時，第一金屬線20和第四金屬線40可以被放置在一層上，而第二金屬線30和第三金屬線10可以被放置在與第一金屬線20和第四金屬線40不同的層上。
[0101]參考標號100-21表示其中放置觸發(fā)器100的區(qū)域?？梢允褂蒙鲜鲇|發(fā)器單元。參考標號720表示其中放置第一到第三開關(guān)701、702、和703的區(qū)域。第一到第三開關(guān)701到703可以共同實施在單一的標準單元中。
[0102]圖9A是根據(jù)本發(fā)明構(gòu)思的另一個示例實施例的電源選通電路布局的示圖。例如，圖5A中示出的電源選通電路IC可以使用圖9A中示出的布局來實施。
[0103]參考圖9A,用于施加第一供電電壓VirGND的第一金屬線20和用于施加第三供電電壓RVDD的第三金屬線10可以被彼此平行地放置。相反，用于施加第二供電電壓RGND的第二金屬線30可以垂直于第一金屬線20和第三金屬線10放置。例如，第一金屬線20和第三金屬線10可以沿著X軸方向放置，而第二金屬線30可以沿著Y軸方向放置。這時，第一金屬線20和第三金屬線10可以放置在一層上，而第二金屬線30可以放置在另一層上。
[0104]參考標號100-31表示其中放置觸發(fā)器100的區(qū)域?？梢允褂蒙鲜鲇|發(fā)器單元。參考標號230表示其中放置圖5A中示出的開關(guān)電路20(V的區(qū)域。
[0105]對于開關(guān)電路200，第一開關(guān)231、第二開關(guān)233和第四開關(guān)234以及邏輯運算元件232可以共同實施在單一的標準單元230中。實現(xiàn)開關(guān)電路200'的標準單元230可以被放置在第一金屬線20和第三金屬線10之間。
[0106]圖9B是根據(jù)本發(fā)明構(gòu)思的另一個示例實施例的電源選通電路布局的示圖。例如，圖5B中示出的電源選通電路ICT可以使用圖9B中示出的布局來實施。
[0107]參考圖9B，用于施加第四供電電壓VirVDD的第四金屬線40和用于施加第二供電電壓RGND的第二金屬線30可以被彼此平行地放置。相反，用于施加第三供電電壓RVDD的第三金屬線10可以垂直于第四金屬線40和第二金屬線30放置。
[0108]參考標號100-31表示其中放置觸發(fā)器100的區(qū)域。可以使用上述觸發(fā)器單元。參考標號730表示其中放置圖5B中示出的開關(guān)電路70(V的區(qū)域。
[0109]對于開關(guān)電路700'，第一開關(guān)701、第二開關(guān)702和第四開關(guān)704以及邏輯運算元件705可以共同實施在單一的標準單元730中。實現(xiàn)開關(guān)電路700'的標準單元730可以被放置在第二金屬線30和第四金屬線40之間。
[0110]圖10是根據(jù)本發(fā)明構(gòu)思的另一個示例實施例的電子系統(tǒng)1000的框圖。參考圖10，電子系統(tǒng)1000可以實施為手持設(shè)備，諸如移動電話、智能電話、平板個人計算機(PC)、個人數(shù)字助理(PDA)、企業(yè)數(shù)字助理(EDA)、數(shù)字照相機、數(shù)字攝像機、便攜式多媒體播放器(PMP)、個人導航設(shè)備或便攜式導航設(shè)備(PND)、手持游戲控制臺、或電子書。電子系統(tǒng)1000可以包括片上系統(tǒng)(SoC) 600、外部存儲器631、和顯示設(shè)備611。
[0111]SoC600可以包括顯示控制器610、多媒體處理模塊620、存儲器控制器630、存儲器640、中央處理單元(CPU)650、時鐘控制器660、時鐘發(fā)生器670、圖形處理單元(GPU)680、和總線190。除了上述元素以外，SoC600還可以包括其它元件。電子系統(tǒng)1000還可以包括振蕩器671和電源管理單元集成電路(PMIC) 695。
[0112]存儲器640可以包括只讀存儲器(ROM)和/或隨機存取存儲器。雖然在圖10中示出的示例實施例中，PMIC695被提供在SoC600外部，但是在其它實施例中，SoC600可以包括能夠執(zhí)行PMIC695的功能的電源管理單元(PMU)。
[0113]可以被稱為處理器的CPU650可以處理或運行存儲在外部存儲器631中的程序和/或數(shù)據(jù)。例如，GPU650可以響應于從時鐘控制器660輸出的操作時鐘信號，處理或運行程序和/或數(shù)據(jù)。
[0114]CPU650可以通過多核處理器來實施。多核處理器是具有兩個或更多個獨立的實際處理器(被稱為內(nèi)核)的單一計算組件。每個處理器都可以讀取和運行程序指令。CPU650可以包括根據(jù)本發(fā)明構(gòu)思的示例實施例的電源選通電路。所述電源選通電路可以是分別在圖1到圖5B中示出的電源選通電路I到ICT中的一個。
[0115]存儲在存儲器640和/或外部存儲器631中的程序和/或數(shù)據(jù)可以在必要時裝載到CPU650的存儲器(未示出)。
[0116]存儲器640可以存儲永久性的程序和/或數(shù)據(jù)。存儲器640可以包括可擦除可編程ROM (EPROM)或電可擦除可編程ROM (EEPROM)0存儲器640可以臨時地存儲程序、數(shù)據(jù)或指令。例如，存儲在外部存儲器631的程序和/或數(shù)據(jù)可以根據(jù)CPU650的控制，被臨時地存儲在存儲器640中。存儲器640可以包括動態(tài)RAM (DRAM)或靜態(tài)RAM (SRAM)0
[0117]GPU680可以減少CPU650的負載，并且還可以將存儲器控制器630從外部存儲器631讀取的數(shù)據(jù)轉(zhuǎn)換為適于顯示設(shè)備611的信號。由GPU680處理的數(shù)據(jù)可以存儲在外部存儲器631中。例如，GPU680可以響應于從時鐘控制器660輸出的操作時鐘信號，處理或運行程序和/或數(shù)據(jù)。
[0118]時鐘控制器660生成操作時鐘信號(operating clock signal)。時鐘控制器660可以包括時鐘信號發(fā)生器，諸如鎖相環(huán)(PLL)、延遲鎖定環(huán)(DLL)、或晶體振蕩器。操作時鐘信號可以被施加到GPU680，并且還可以被施加到其它元件(例如，CPU650和存儲器控制器630)。時鐘控制器660可以改變操作時鐘信號的頻率。
[0119]存儲器控制器630被用于與外部存儲器631的接口。存儲器控制器630控制外部存儲器631的總體操作，并且控制在主機和外部存儲器631之間的數(shù)據(jù)通信。例如，存儲器控制器630可以在主機請求時，將數(shù)據(jù)寫入外部存儲器631中或從外部存儲器631中讀取數(shù)據(jù)。主機可以是主設(shè)備，諸如CPU650、GPU680、或顯示控制器610。
[0120]外存儲器631是用于存儲數(shù)據(jù)的存儲介質(zhì)，并且其可以存儲操作系統(tǒng)(OS )以及各種種類的程序和數(shù)據(jù)。外部存儲器631可以是DRAM，但是本發(fā)明構(gòu)思不限于此。外部存儲器631可以是諸如閃速存儲器的非易失性存儲器、相變RAM (PRAM)、磁性RAM (MRAM)、電阻式RAM (ReRAM)、或鐵電RAM (FeRAM)0在其它實施例中，外部存儲器631可以是放置在SoC600中的嵌入式存儲器。外部存儲器631還可以是閃速存儲器、嵌入式多媒體卡(eMMC)、或通用閃速存儲器(UFS)。
[0121]元件610、620、630、640、650、660、670、和 680 可以通過總線 190 彼此通信。
[0122]顯示設(shè)備611可以顯示從顯示控制器610輸出的圖像信號。顯示設(shè)備611可以實施為液晶顯示器(IXD)設(shè)備、發(fā)光二極管(LED)顯示設(shè)備、有機LED (OLED)顯示設(shè)備、有源矩陣OLED (AMOLED)顯示設(shè)備、或者柔性顯示設(shè)備。顯示控制器610控制顯示設(shè)備611的操作。
[0123]多媒體處理模塊620是用于處理多媒體數(shù)據(jù)的功能塊。多媒體處理模塊620可以包括圖像編解碼器，其能夠編碼和解碼圖像數(shù)據(jù)。
[0124]如上所述，根據(jù)本發(fā)明構(gòu)思的示例實施例，在時鐘使能信號CKEN被禁用和施加到觸發(fā)器100的時鐘信號被屏蔽時，觸發(fā)器100的操作電壓降低，從而降低了觸發(fā)器100的漏電流和功耗。
[0125]雖然已經(jīng)參考本發(fā)明構(gòu)思的示例實施例具體地示出和描述了本發(fā)明構(gòu)思，本領(lǐng)域普通技術(shù)人員將理解，可以在這里進行形式和細節(jié)上的各種改變，而不脫離如通過以下權(quán)利要求定義的本發(fā)明構(gòu)思的精神和范圍。
【權(quán)利要求】
1.一種電源選通電路，包括: 觸發(fā)器，被配置為接收第一供電電壓和選通時鐘信號；和 開關(guān)電路，連接在第一供電電壓源和第二供電電壓源之間，第一供電電壓源被配置為供應第一供電電壓，而第二供電電壓源被配置為供應第二供電電壓， 其中，所述開關(guān)電路包括: 第一開關(guān)，被配置為連接在第一供電電壓源和第二供電電壓源之間，并且響應于時鐘使能信號而操作，以及 第二開關(guān)，被配置為連接在第一供電電壓源和第二供電電壓源之間，并且響應于第一供電電壓而操作。
2.如權(quán)利要求1所述的電源選通電路，還包括: 時鐘選通電路，被配置為響應于時鐘信號和時鐘使能信號，將選通時鐘信號施加給觸發(fā)器。
3.如權(quán)利要求1所述的電源選通電路，其中，(i)如果時鐘使能信號處于高電平，則所述觸發(fā)器接收第二供電電壓并且以激活模式進行操作，并且(ii)如果時鐘使能信號處于低電平，則所述觸發(fā)器接收第一供電電壓并且以數(shù)據(jù)保持模式進行操作，所述第一供電電壓高于所述第二供電電壓。
4.如權(quán)利要求1所述的電源選通電路，還包括: 第三開關(guān)，被配置為連接在第三供電電壓源和第四供電電壓源之間，并且響應于電源選通使能信號而操作。
5.如權(quán)利要求1所述的電源選通電路，其中，所述開關(guān)電路還包括: 第四開關(guān)，被配置為串聯(lián)連接到第二開關(guān)，并且響應于電源選通使能信號而操作；以及 邏輯運算元件，被配置為對電源選通使能信號和時鐘使能信號執(zhí)行邏輯運算，并且控制第一開關(guān)。
6.如權(quán)利要求1所述的電源選通電路，還包括: 邏輯電路，被配置為輸出觸發(fā)器的輸入信號和生成時鐘使能信號。
7.一種電源選通電路，包括: 觸發(fā)器，被配置為接收第一供電電壓、第二供電電壓、和選通時鐘信號；以及 開關(guān)電路，連接在第一供電電壓源和第二供電電壓源之間，第一供電電壓源被配置為供應第一供電電壓，而第二供電電壓源被配置為供應第二供電電壓， 其中，所述觸發(fā)器包括: 鎖存器，被配置為接收第三供電電壓和第一供電電壓，以及基于輸入信號鎖存內(nèi)部信號， 第一驅(qū)動晶體管，被配置為連接在被配置為供應第三供電電壓的第三供電電壓源和輸出信號的節(jié)點之間，所述第一驅(qū)動晶體管被配置為響應于鎖存器的輸出信號將觸發(fā)器輸出信號驅(qū)動到第三供電電壓的電平，以及 第二驅(qū)動晶體管，被配置為連接在所述輸出信號的節(jié)點和第二供電電壓源之間，所述第二驅(qū)動晶體管被配置為響應于柵極電壓基于觸發(fā)器輸出信號、鎖存器的輸入信號、和鎖存器的輸出信號，將觸發(fā)器輸出信號驅(qū)動到第二供電電壓的電平。
8.如權(quán)利要求7所述的電源選通電路，其中，所述觸發(fā)器還包括:反饋電路，被配置為響應于所述觸發(fā)器輸出信號、所述鎖存器的輸入信號、和所述鎖存器的輸出信號生成所述柵極電壓。
9.如權(quán)利要求8所述的電源選通電路，其中，所述反饋電路包括: 第一 PMOS晶體管和第一 NMOS晶體管，它們并聯(lián)連接在第一驅(qū)動晶體管的柵極和第二驅(qū)動晶體管的柵極之間；以及 第二 NMOS晶體管，連接在第二驅(qū)動晶體管的柵極和第二供電電壓源之間。
10.如權(quán)利要求7所述的電源選通電路，其中，所述開關(guān)電路包括: 第一開關(guān)，被配置為連接在第一供電電壓源和第二供電電壓源之間，并且響應于時鐘使能信號而操作；以及 第二開關(guān)，被配置為連接在第一供電電壓源和第二供電電壓源之間，并且響應于第一供電電壓而操作。
11.一種電源電路,包括: 至少一個觸發(fā)器，被配置為基于電源電路的操作模式而操作，所述操作模式為第一模式和第二模式之一；以及 開關(guān)電路，選擇性地耦接在第一供電電壓源和第二供電電壓源之間，第一供電電壓源被配置為供應第一供電電壓，第二供電電壓源被配置為供應第二供電電壓，所述開關(guān)電路被配置為基于所述操作模式將第一供電電壓和第二供電電壓之一供應給至少一個觸發(fā)器，所述開關(guān)電路包括具有閾值電壓的至少第一開關(guān)，并且第一供電電壓和第二供電電壓之間的差是所述閾值電壓。
12.如權(quán)利要求11所述的電源電路，還包括: 時鐘選通電路，被配置為基于時鐘使能信號生成選通時鐘信號，其中 所述至少一個觸發(fā)器被配置為接收選通時鐘信號，并且基于選通時鐘信號而操作，以及 所述開關(guān)電路被配置為接收時鐘使能信號，并且基于時鐘使能信號選擇性地耦接第一供電電壓源和第二供電電壓源。
13.如權(quán)利要求12所述的電源電路，還包括: 邏輯電路，被配置為生成時鐘使能信號，所述時鐘使能信號在第一模式中具有高電平，而在第二模式中具有低電平，并且第一模式是激活模式，而第二模式是數(shù)據(jù)保持模式。
14.如權(quán)利要求11所述的電源電路，其中，第一開關(guān)是NMOS晶體管。
【文檔編號】H03K3/017GK104052432SQ201410099071
【公開日】2014年9月17日 申請日期:2014年3月17日 優(yōu)先權(quán)日:2013年3月15日
【發(fā)明者】樸琫一, A.B.康, 姜錫亨, 李宰坤 申請人:三星電子株式會社, 加利福尼亞大學圣地亞哥分校