多相位發(fā)生器的制造方法
【專利摘要】本發(fā)明提供一種多相位發(fā)生器。所述多相位發(fā)生器包括：振蕩器單元，包括形成單閉環(huán)的多個第一緩沖器單元；延遲單元，包括分別連接到多個節(jié)點的多個第二緩沖器單元，其中，所述多個節(jié)點中的每個節(jié)點連接在第一緩沖器單元中的兩個相鄰第一緩沖器單元之間。第二緩沖器單元中的連接到所述多個節(jié)點中的特定節(jié)點的第二緩沖器單元的輸出信號的相位落后于第一緩沖器單元中的接收所述特定節(jié)點的信號的第一緩沖器單元的輸出信號的相位。
【專利說明】多相位發(fā)生器
[0001]本申請要求于2013年3月15日提交到韓國知識產權局的第10-2013-0027767號韓國專利申請的優(yōu)先權，該申請的公開內容通過引用全部包含于此。

【技術領域】
[0002]實施例涉及一種多相位發(fā)生器。具體地講，示例性實施例涉及一種用于產生具有各種相位的信號的多相位發(fā)生器。

【背景技術】
[0003]對高畫面質量、高分辨率、多功能和高速半導體裝置的需求增加。此外，半導體裝置需要各種工作頻率來驅動內部電路。具體地講，當半導體裝置執(zhí)行高速操作(諸如，運算處理)時，需要高速操作的振蕩器來產生高工作頻率。此外，分別需要大尺寸電路以產生具有各種工作頻率或相位的信號。


【發(fā)明內容】

[0004]根據示例性實施例的一方面，提供一種多相位發(fā)生器，包括:振蕩器單元，包括形成單閉環(huán)的多個第一緩沖器單元；延遲單元，包括分別連接到多個節(jié)點的多個第二緩沖器單元。所述多個節(jié)點中的每個節(jié)點連接在第一緩沖器單元中的兩個相鄰第一緩沖器單元之間。第二緩沖器單元中的連接到所述多個節(jié)點中的特定節(jié)點的第二緩沖器單元的輸出信號的相位可落后于第一緩沖器單元中的接收所述特定節(jié)點的信號的第一緩沖器單元的輸出信號的相位。
[0005]所述多相位發(fā)生器還可包括:第一電流源，被配置為將第一電流供應給第一緩沖器單元；第二電流源，被配置為將第二電流供應給第二緩沖器單元。
[0006]第二緩沖器單元的輸出信號的相位可由第一電流和第二電流確定。
[0007]第一電流可大于第二電流。
[0008]第一緩沖器單元中的每個可包括并聯連接的P個緩沖器，并且第一緩沖器單元中的每個的輸出信號的相位可由P確定，其中，P可以是至少為2的整數。第二緩沖器單元中的每個可包括并聯連接的K個緩沖器，并且第二緩沖器單元中的每個的輸出信號的相位可由K確定，其中，K可以是至少為2的整數。這里，P可大于K。
[0009]可選擇地，所述多相位發(fā)生器還可包括:多個第一電容器單元，分別連接到所述節(jié)點；多個第二電容器單元，分別連接到第二緩沖器單元的輸出節(jié)點。
[0010]第一電容器單元中的每個可包括M個電容器，并且第一緩沖器單元中的每個的輸出信號的相位可由M確定，其中，M可以是至少為2的整數。第二電容器單元中的每個可包括L個電容器，并且第二緩沖器單元中的每個的輸出信號的相位可由L確定，其中，L可以是至少為2的整數。這里，M可小于L。
[0011]根據示例性實施例的另一方面，提供一種多相位發(fā)生器，包括:第一緩沖器單元，被配置為連接到第一節(jié)點并通過對第一節(jié)點的輸入信號進行延遲來輸出第一信號；第二緩沖器單元，被配置為連接到第一緩沖器單元并通過對第一信號進行延遲來輸出第二信號；第三緩沖器單元，被配置為連接到第一節(jié)點并通過對所述輸入信號進行延遲來輸出第三信號。第三信號的相位具有第一信號的相位與第二信號的相位之間的值。
[0012]所述多相位發(fā)生器還可包括:第一電流源，被配置為將第一電流供應給第一緩沖器單元和第二緩沖器單元；第二電流源，被配置為將第二電流供應給第三緩沖器單元。
[0013]第三信號的相位可由第一電流和第二電流確定。
[0014]第一緩沖器單元和第二緩沖器單元中的每個可包括并聯連接的P個緩沖器，并且第二信號的相位可由P確定，其中，P可以是至少為2的整數。第三緩沖器單元可包括并聯連接的K個緩沖器，并且第三信號的相位可由K確定，其中，K可以是至少為2的整數。
[0015]可選擇地，所述多相位發(fā)生器還可包括:第一電容器單元，連接到第一節(jié)點；第二電容器單元，連接到第三緩沖器單元的輸出節(jié)點。
[0016]第一電容器單元可包括M個電容器，并且第二信號的相位可由M確定，其中，M可以是至少為2的整數。第二電容器單元可包括L個電容器，并且第三信號的相位可由L確定，其中，L可以是至少為2的整數。
[0017]根據示例性實施例的另一方面，提供一種多相位發(fā)生器的方法，所述方法包括:響應于當前控制電壓信號來產生第一電流；響應于當前控制電壓信號來產生第二電流；將第一電流供應給多個第一緩沖器單元；將第二電流供應給多個第二緩沖器單元；將輸入信號延遲與第一電流對應的量，并在第一緩沖器單元中的每個中輸出相應中間相位信號；將來自第一緩沖器單元中的每個的相應中間相位信號延遲與第二電流對應的量，并在第二緩沖器單兀中的每個中輸出相應相位輸出信號。

【專利附圖】

【附圖說明】
[0018]通過參照附圖對示例性實施例進行詳細描述，本發(fā)明構思的上述和其它特征和優(yōu)點將變得更加清楚，在附圖中:
[0019]圖1是根據一些實施例的半導體裝置的示圖；
[0020]圖2是圖1中示出的多相位發(fā)生器(MPG)的示例的示圖；
[0021]圖3是示出MPG的一部分以解釋圖2中示出的MPG的操作的示圖；
[0022]圖4是用于解釋圖2中示出的MPG的操作的曲線圖；
[0023]圖5是圖1中示出的MPG的另一示例的示圖；
[0024]圖6是圖1中示出的MPG的另一示例的示圖；
[0025]圖7是根據一些實施例的包括圖1中示出的MPG的便攜式電子裝置的框圖；
[0026]圖8是根據一些實施例的包括圖1中示出的MPG的半導體系統(tǒng)的框圖；
[0027]圖9是根據其它實施例的包括圖1中示出的MPG的半導體系統(tǒng)的框圖；
[0028]圖10是根據其它實施例的包括圖1中示出的MPG的半導體系統(tǒng)的框圖；
[0029]圖11是根據其它實施例的包括圖1中示出的MPG的半導體系統(tǒng)的框圖；
[0030]圖12是根據其它實施例的包括圖1中示出的MPG的半導體系統(tǒng)的框圖。

【具體實施方式】
[0031]以下將參照附圖更充分地描述示例性實施例，在附圖中示出實施例。然而，示例性實施例可以以許多不同的形式來實現，而不應被解釋為限于這里闡述的實施例。相反，提供這些實施例以使得本公開將是全面和完整的，并且這些實施例將向本領域技術人員充分傳達范圍。在附圖中，為了清楚，可以夸大層和區(qū)域的大小和相對大小。相同的標號始終表示相同的元件。
[0032]將理解，當元件被稱為“連接”或“結合”到另一元件時，所述元件可直接連接或結合到所述另一元件，或者可存在中間元件。相反，當元件被稱為“直接連接到”或“直接結合至IJ”另一元件時，不存在中間元件。如這里所使用的，術語“和/或”包括相關列出的項中的一個或更多個項的任何組合和所有組合并可被縮寫為“/”。
[0033]將理解，雖然術語“第一”、“第二”等在這里可被用于描述各種元件，但是這些元件不應該被這些術語所限制。這些術語僅用于將一個元件與另一元件進行區(qū)分。例如，在不脫離本公開的教導的情況下，第一信號可被稱為第二信號，相似地，第二信號可被稱為第一信號。
[0034]這里使用的術語僅是為了描述特定實施例的目的，而不意圖進行限制。如這里所使用的，除非上下文另外明確指出，否則單數形式也意圖包括復數形式。還將理解，當在說明書中被使用時，術語“包括”和/或“包含”指定存在所陳述的特征、區(qū)域、整體、步驟、操作、元件和/或組件，但是不排除存在或添加一個或更多個其它特征、區(qū)域、整體、步驟、操作、元件、組件和/或它們的組合。
[0035]除非另外定義，否則這里使用的所有術語(包括技術術語和科學術語)具有與示例性實施例所屬的【技術領域】的普通技術人員通常理解的含義相同的含義。還將進一步理解，除非在這里明確定義，否則諸如在通用字典中定義的術語應被解釋為具有與在現有技術和/或本申請的上下文中的含義一致的含義，并且將不被解釋為理想化或過于正式的意義。
[0036]圖1是根據一些實施例的半導體裝置300的示圖。半導體裝置300可被實現為電子裝置或便攜式裝置。便攜式裝置可以是蜂窩電話、智能電話或平板個人計算機(PC)。半導體裝置300可包括多相位發(fā)生器(MPG) 100和系統(tǒng)200。
[0037]MPG100可接收相位控制信號Pin (例如，圖2中的VCTRL)并輸出與相位控制信號Pin對應的至少一個相位輸出信號Pout (例如，圖2、圖5和圖6中的Poutl至Poutn)。至少一個相位輸出信號Pout可均具有相同的頻率。將參照圖2至圖6詳細描述MPG100的結構和操作。
[0038]系統(tǒng)200可使用至少一個相位輸出信號Pout進行操作。系統(tǒng)200可以是中央處理單元(CPU)、應用處理器、存儲器控制器、存儲裝置或圖像傳感器。
[0039]包括在系統(tǒng)200中的時序發(fā)生器(未不出)可使用至少一個相位輸出信號Pout來產生用于驅動系統(tǒng)200的多個控制信號。MPG100可被實現為時序發(fā)生器或鎖相環(huán)(PLL)(未不出)的一部分。
[0040]圖2是圖1中示出的MPG100的示例100-1的示圖。參照圖1和圖2，MPG100_1可包括第一電流源IS1、第二電流源IS2、振蕩器單元10-1和延遲單元30-1。
[0041]第一電流源ISl可響應于當前控制電壓信號VCTRL來產生預定電流。第一電流源ISl可將第一電流Il供應給振蕩器單元10-1中的多個第一緩沖器單元12-1至12-n，其中，“η”是至少為2的整數。
[0042]第二電流源IS2可響應于當前控制電壓信號VCTRL來產生預定電流。第二電流源IS2可將第二電流12供應給延遲單元30-1中的多個第二緩沖器單元32-1至32_n。
[0043]振蕩器單元10-1可包括形成單閉環(huán)的第一緩沖器單元12-1至12-n。振蕩器單元10-1可被實現為差分延遲鏈振蕩器或反相器鏈振蕩器。
[0044]當振蕩器單元10-1被實現為差分延遲鏈振蕩器時，第一緩沖器單元12-1至12-n中的每個可被實現為差分放大器并可具有兩個輸入和兩個輸出。當振蕩器單元10-1被實現為反相器鏈振蕩器時，第一緩沖器單元12-1至12-n中的每個可被實現為反相器并可具有一個輸入和一個輸出。第一緩沖器單兀12-1至12-n中的每個可將輸入相位信號(例如，在緩沖器單元12-2的情況下，輸出到節(jié)點NDl的第一緩沖器單元12-1的輸出信號Pl)延遲與第一電流Il對應的量并輸出相位信號(例如，輸出到節(jié)點ND2的P2)。
[0045]延遲單元30-1可包括分別連接到多個節(jié)點NDl至NDn的第二緩沖器單元32_1至32-n，其中，節(jié)點NDl至NDn中的每個在第一緩沖器單元12_1至12_n之中的兩個相鄰緩沖器單元之間。第二緩沖器單元32-1至32-n可分別接收分別從第一緩沖器單元12_1至12_n輸出到節(jié)點NDl至NDn的相位信號Pl至Pn。第二緩沖器單元32_1至32_n可分別將相位信號Pl至Pn延遲與第二電流12對應的量，并分別輸出相位輸出信號Poutl至Poutn。第二緩沖器單元32-1至32-n可被實現為第一緩沖器單元12_1至12_n的復制單元。
[0046]盡管未示出，但是延遲單元30-1還可包括分別連接到節(jié)點NDl至NDn的多個第i緩沖器單元，并通過將相位信號Pl至Pn延遲與第i電流源的第i電流對應的量來輸出相位輸出信號。
[0047]圖3是示出MPG100-1的一部分120以解釋圖2中示出的MPG100-1的操作的示圖。MPG100-1的一部分120可包括偏置電路20、第二晶體管M2、第三晶體管M3、第一緩沖器單元12-1和12-2以及第二緩沖器單元32-1。偏置電路20和第二晶體管M2可形成第一電流源ISl。偏置電路20和第三晶體管M3可形成第二電流源IS2。
[0048]偏置電路20可包括放大器22、第一晶體管Ml和電阻器R。放大器22通過反相輸入端接收當前控制電壓信號VCTRL，并通過非反相輸入端連接到連接第一晶體管Ml和電阻器R的節(jié)點。放大器22可分別連接到第一晶體管Ml至第三晶體管M3的柵極，并可靠地施加當前控制電壓信號VCTRL。第一晶體管Ml可連接在電源電壓VDD和上述節(jié)點之間，并產生與當前控制電壓信號VCTRL對應的參考電流“ is ”。參考電流“ is ”通過電阻器R流入地。
[0049]第二晶體管M2可連接在電源電壓VDD和第一緩沖器單元12_1至12_n之間，并可供應與當前控制電壓信號VCTRL對應的第一供應電流isl，使得第一緩沖器單元12-1至12-n被供應第一電流II。第三晶體管M3可連接在電源電壓VDD與第二緩沖器單元32_1至32-n之間，并可供應與當前控制電壓信號VCTRL對應的第二供應電流is2，使得第二緩沖器單元32-1至32-n被供應第二電流12。
[0050]流入第一晶體管Ml至第三晶體管M3中的每個中的電流取決于第一晶體管Ml至第三晶體管M3中的相應一個晶體管的溝道寬度W與溝道長度L之比(以下，被稱為“W/L比”)。例如，當第二晶體管M2的W/L比是第一晶體管Ml的W/L比的三倍時，第一供應電流isl是參考電流“is”的三倍那么大。當第三晶體管M3的W/L比是第一晶體管Ml的W/L比的兩倍時，第二供應電流is2是參考電流“is”的2倍那么大。此時，第二供應電流is2是第一供應電流isl的2/3倍那么大。
[0051]圖3示出第一電流源ISl和第二電流源IS2的實施例。然而，示例性實施例的范圍不限于這些實施例。假設第一緩沖器單元12-1和12-2以及第二緩沖器單元32-1中的每個被實現為圖3的實施例中的反相器。
[0052]第一緩沖器單元12-1可包括柵極彼此連接并且串聯連接在第二晶體管M2和地之間的第四晶體管M4和第五晶體管M5。第四晶體管M4和第五晶體管M5作為反相器進行操作。第一緩沖器單元12-1可從第η節(jié)點NDn接收第η相位信號Ρη，并可輸出相位落后于第η相位信號Pn的相位的第一相位信號Ρ1。第一相位信號Pl落后的相位角具有與第一電流Il對應的值。
[0053]第一緩沖器單元12-2可包括柵極彼此連接并且串聯連接在第二晶體管M2和地之間的第六晶體管Μ6和第七晶體管Μ7。第六晶體管Μ6和第七晶體管Μ7作為反相器進行操作。第一緩沖器單元12-2可從第一節(jié)點NDl接收第一相位信號Pl，并可輸出相位落后于第一相位信號Pl的相位的第二相位信號Ρ2。第二相位信號Ρ2落后的相位角具有與第一電流Il對應的值。
[0054]第二緩沖器單元32-1可包括柵極共同連接到第一節(jié)點NDl并且串聯連接在第三晶體管M3和地之間的第八晶體管Μ8和第九晶體管Μ9。第八晶體管Μ8和第九晶體管Μ9作為反相器進行操作。第二緩沖器單元32-1可從第一節(jié)點NDl接收第一相位信號Ρ1，并可輸出相位落后于第一相位信號Pl的相位的第一相位輸出信號Poutl。第一相位輸出信號Poutl落后的相位角具有與第二電流12對應的值。
[0055]如上所述，第一緩沖器單元12-1和12-2的相位延遲由第一電流Il確定，第二緩沖器單元32-1的相位延遲由第二電流12確定。當流入反相器中的電流增加時，經過反相器的信號的相位被延遲的延遲量減小。此外，當流入反相器中的電流減小時，經過反相器的信號的相位被延遲的延遲量增加。
[0056]例如，當第二電流12是第一電流Il的2/3時，第一相位信號Pl被第一緩沖器單元12-2延遲的相位角是第一相位信號Pl被第二緩沖器單元32-1延遲的相位角的2/3。換句話說，從第二緩沖器單兀32-1輸出的第一相位輸出信號Poutl的相位落后于從第一緩沖器單兀12-2輸出的第二相位信號P2。
[0057]因此，可通過調節(jié)第一電流Il來控制第一緩沖器單元12-1至12-n的相位延遲，可通過調節(jié)第二電流12來控制第二緩沖器單元32-1至32-n的相位延遲。結果，相位輸出信號Poutl至Poutn的相位可由第一電流Il和第二電流12確定。
[0058]根據上述實施例，通過調節(jié)供應到緩沖器的電流允許MPG產生具有期望相位的信號。換句話說，可在不利用復雜插值電路的情況下產生具有期望相位的信號。因此，可減小芯片尺寸和功耗。
[0059]第一晶體管Ml至第四晶體管M4、第六晶體管M6以及第八晶體管M8可被實現為N溝道金屬氧化物半導體(NMOS)晶體管。第五晶體管M5、第七晶體管M7和第九晶體管M9可被實現為P溝道MOS (PMOS)晶體管。
[0060]圖4是用于解釋圖2中示出的MPG100-1的操作的曲線圖。參照圖2至圖4，當第二電流12是第一電流Il的2/3時，分別連接到節(jié)點NDl至NDn的第二緩沖器單元32_1至32-n中的每個的輸出信號(例如，Poutl)的相位落后于接收相應節(jié)點NDl至NDn之一的信號的第一緩沖器單元12-1至12-n之一的輸出信號(例如，P2)的相位。
[0061]圖5是圖1中示出的MPGlOO的另一示例100-2的示圖。參照圖1至圖5，MPG100_2可包括振蕩器單元10-2、延遲單元30-2、多個第一電容器單元40-1至40-n以及多個第二電容器單元50-1至50-n。
[0062]振蕩器單元10-2和延遲單元30-2與圖2中示出的振蕩器單元10_1和延遲單元30-1基本上相同。盡管在圖5中未示出，但是包括在振蕩器單元10-2中的緩沖器單元14-1至14-n以及包括在延遲單元30-2中的緩沖器單元34-1至34_n可從電流源被供應電流。振蕩器10-2和延遲單元30-2可如圖2中所示分別被供應不同的電流(例如，Il和12)。
[0063]第一電容器單元40-1至40-n中的每個包括并聯連接在節(jié)點NDl至NDn之一和地之間的“m”個電容器(例如，Cll-1至Cll-m)，其中，“m”是至少為2的整數。由于“m”個電容器并聯連接到節(jié)點NDl至NDn中的每個，因此包括在振蕩器單元10_2中的第一緩沖器單元14-1至14-n中的每個的相位延遲可取決于連接到節(jié)點NDl至NDn之一的電容器的數量“m”，其中，所述節(jié)點NDl至NDn之一與第一緩沖器單元14_1至14_n中的相應一個的輸出端連接。換句話說，當電容器的數量“m”增加時，第一緩沖器單元14-1至14-n的相位延遲也增加。此外，當電容器的數量“m”減小時，第一緩沖器單元14-1至14-n的相位延遲也減小。
[0064]第二電容器單元50-1至50-n中的每個包括并聯連接在第二緩沖器單元34_1至34-n之一的輸出端和地之間的“I”個電容器(例如C21-1至C21-1)，其中，“I”是至少為2的整數。由于“I”個電容器并聯連接到第二緩沖器單元34-1至34-n中的每個的輸出端，因此包括在延遲單元30-2中的第二緩沖器單元34-1至34-n中的每個的相位延遲可取決于連接到第二緩沖器單元34-1至34-n中的每個的輸出端的電容器的數量“I”。換句話說，當電容器的數量“I”增加時，第二緩沖器單元34-1至34-n的相位延遲也增加。此外，當電容器的數量“I”減小時，第二緩沖器單元34-1至34-n的相位延遲也減小。
[0065]當連接到第一緩沖器單元14-1至14-n中的每個的輸出端的電容器的數量“m”是連接到第二緩沖器單元34-1至34-n中的每個的輸出端的電容器的數量“I”的2/3時，相位信號Pl至Pn和相位輸出信號Poutl至Poutn之間的關系可與圖4中不出的相同。因此，可通過調節(jié)電容器的數量“m”和“I”來控制第一緩沖器單元14-1至14-n的相位延遲和第二緩沖器單元34-1至34-n的相位延遲。因此,相位輸出信號Poutl至Poutn的相位可由電容器的數量“m”和“I”確定。
[0066]如上所述，通過調節(jié)連接到緩沖器的輸出端的電容器的數量允許根據當前實施例的MPG產生具有期望相位的信號。
[0067]圖6是圖1中示出的MPG100的另一示例100-3的示圖。參照圖1至圖4以及圖6，MPG100-3可包括振蕩器單元10-3和延遲單元30_3。盡管在圖6中未示出，但是包括在振蕩器單元10-3中的緩沖器單元16-1至16-n以及包括在延遲單元30_3中的緩沖器單元36-1至36-n可從電流源被供應電流。振蕩器單元10_3和延遲單元30_3可如圖2中所示分別被供應不同的電流(例如，Il和12)。
[0068]振蕩器單元10-3包括均包括并聯連接的“p”個緩沖器(例如，第一緩沖器單元16-1中的Bll-1至B11-P)的第一緩沖器單元16_1至16_n，其中，“p”是至少為2的整數。由于第一緩沖器單元16-1至16-n均包括并聯連接的“p”個緩沖器，因此包括在振蕩器單元10-3中的第一緩沖器單元16-1至16-n的相位延遲可取決于并聯連接的緩沖器的數量“P”。換句話說，當緩沖器的數量“P”增加時，第一緩沖器單元16-1至16-n的相位延遲減小。此外，當緩沖器的數量“P”減小時，第一緩沖器單元16-1至16-n的相位延遲增加。
[0069]延遲單元30-3包括均包括并聯連接的“k”個緩沖器(例如，第二緩沖器單元36-1中的B21-1至B21-k)的第二緩沖器單元36-1至36_n，其中，“k”是至少為2的整數。由于第二緩沖器單元36-1至36-n均包括并聯連接的“k”個緩沖器，因此包括在延遲單元30_3中的第二緩沖器單元36-1至36-n的相位延遲可取決于并聯連接的緩沖器的數量“k”。換句話說，當緩沖器的數量“k”增加時，第二緩沖器單元36-1至36-n的相位延遲減小。此外，當緩沖器的數量“k”減小時，第二緩沖器單元36-1至36-n的相位延遲增加。
[0070]當包括在第二緩沖器單元36-1至36-n中的每個中的緩沖器的數量“k”是包括在第一緩沖器單元16-1至16-n中的每個中的緩沖器的數量“p”的2/3時，相位信號Pl至Pn和相位輸出信號Poutl至Poutn之間的關系可與圖4中示出的相同。因此，通過調節(jié)緩沖器的數量“P”和“k”來控制第一緩沖器單元16-1至16-n的相位延遲和第二緩沖器單元36_1至36-n的相位延遲。因此，相位輸出信號Poutl至Poutn的相位可由緩沖器的數量“P”和“k，，確定。
[0071]如上所述，通過調節(jié)包括在緩沖器單元中的緩沖器的數量允許根據當前實施例的MPG產生具有期望相位的信號。
[0072]圖7是根據一些實施例的包括圖1中示出的MPGlOO的便攜式電子裝置400的框圖。參照圖1至圖7，便攜式電子裝置400包括MPG100、應用處理器410、存儲器接口 420、顯示器控制器430、連接440、多媒體加速450。便攜式電子裝置400可以是膝上型計算機、移動電話、智能電話、平板個人計算機(PC)、個人數字助理(PDA)、企業(yè)數字助理(EDA)、數字靜態(tài)相機、數字視頻相機、便攜式多媒體播放器(PMP)、個人導航裝置或便攜式導航裝置(PND)、手持游戲機或電子書。
[0073]MPG100可響應于相位控制信號Pin輸出具有不同相位的相位輸出信號Pout。MPG100可在應用處理器410、存儲器接口 420、顯示器控制器430和多媒體加速450中的每個的內部或外部實現。
[0074]應用處理器410可通過總線401來控制存儲器接口 420、顯示器控制器430、連接440和多媒體加速450。存儲器接口 420可包括嵌入式存儲裝置并還包括與外部存儲裝置進行接口的存儲器控制器。
[0075]顯示器控制器430可把將被顯示在顯示器上的數據發(fā)送到顯示器。連接440可包括通用輸入/輸出(GPIO)接口、串行外圍接口(SPI)總線和/或USBOTG (On-The-Go)0多媒體加速450可包括相機接口、多格式編解碼器、視頻預處理器/后處理器和/或聯合圖像專家組(JPEG)。
[0076]圖8是根據一些實施例的包括圖1中示出的MPG100的半導體系統(tǒng)500的框圖。參照圖1和圖8，圖8示出了圖1中示出的MPG100在半導體系統(tǒng)500中實現的示例。半導體系統(tǒng)500可被實現為蜂窩電話、智能電話、平板PC、PDA或無線電通信系統(tǒng)。半導體系統(tǒng)500包括MPG100、處理器510、顯示器520、無線電收發(fā)器530、輸入裝置540、控制器550和半導體存儲裝置560。
[0077]MPG100可響應于相位控制信號Pin來輸出具有不同相位的相位輸出信號Pout。MPG100可在處理器510、顯示器520、無線電收發(fā)器530、輸入裝置、控制器550和半導體存儲裝置560中的每個的內部或外部實現。
[0078]控制器550可根據處理器510的控制來控制半導體存儲裝置560的數據訪問操作，例如，編程操作、擦除操作和讀取操作。可根據處理器510和/或控制器550的控制通過顯示器520顯示在半導體存儲裝置560中被編程的頁數據。
[0079]無線電收發(fā)器530通過天線ANT發(fā)送或接收無線電信號。無線電收發(fā)器530可將通過天線ANT接收的無線電信號轉換為可由處理器510處理的信號。處理器510可處理從無線電收發(fā)器530輸出的信號并將經處理的信號發(fā)送到控制器550或顯示器520?？刂破?50可將由處理器510處理的信號編程到半導體存儲裝置560。無線電收發(fā)器530還可將從處理器510輸出的信號轉換為無線電信號并通過天線ANT將無線電信號輸出到外部裝置。
[0080]輸入裝置540使用于控制處理器510的操作的控制信號或將被處理器510處理的數據能夠被輸入到半導體系統(tǒng)500。輸入裝置540可被實現為指向裝置，諸如觸摸板或計算機鼠標、鍵區(qū)或鍵盤。
[0081]處理器510可控制顯示器520的操作以顯示從控制器550輸出的數據、從無線電收發(fā)器530輸出的數據或從輸入裝置540輸出的數據。控制半導體存儲裝置560的操作的控制器550可被實現為處理器510的一部分或被實現為單獨的芯片。
[0082]圖9是根據其它實施例的包括圖1中示出的MPG100的半導體系統(tǒng)600的框圖。參照圖1和圖9，半導體系統(tǒng)600可被實現為PC、平板PC、上網本、電子閱讀器、PDA、PMP、MP3播放器或MP4播放器。半導體系統(tǒng)600包括MPG100、處理器610、輸入裝置620、顯示器630、控制器640和半導體存儲裝置650。
[0083]MPG100可響應于相位控制信號Pin來輸出具有不同相位的相位輸出信號Pout。MPG100可在處理器610、輸入裝置620、顯示器630、控制器640和半導體存儲裝置650中的每個的內部或外部實現。
[0084]處理器610可根據通過輸入裝置620輸入的數據通過顯示器630顯示存儲在半導體存儲裝置650中的數據。輸入裝置620可被實現為指向裝置，諸如觸摸板或計算機鼠標、鍵區(qū)或鍵盤。
[0085]處理器610可控制半導體系統(tǒng)600的總體操作和控制器640的操作?？煽刂瓢雽w存儲裝置650的操作的控制器640可被實現為處理器610的一部分或被實現為單獨的芯片。
[0086]圖10是根據其它實施例的包括圖1中示出的MPG100的半導體系統(tǒng)700的框圖。參照圖1和圖10，半導體系統(tǒng)700可被實現為存儲卡或智能卡。半導體系統(tǒng)700包括MPG100、控制器710、卡接口 720和半導體存儲裝置730。
[0087]MPG100可響應于相位控制信號Pin來輸出具有不同相位的相位輸出信號Pout。MPG100可在控制器710、卡接口 720和半導體存儲裝置730中的每個的內部或外部實現。
[0088]控制器710可控制半導體存儲裝置730和卡接口 720之間的數據交換。卡接口720可以是安全數字(SD)卡接口或多媒體卡(MMC)接口，但是示例性實施例不限于當前實施例。
[0089]卡接口 720可根據主機330的協議將主機330和控制器710進行接口以進行數據交換。卡接口 720可支持通用串行總線(USB)協議和芯片間(IC)-USB協議。這里，卡接口720可指示支持主機330所使用的協議的硬件、安裝在硬件中的軟件或信號傳輸模式。
[0090]當半導體系統(tǒng)700與主機330 (諸如PC、平板PC、數字相機、數字音頻播放器、蜂窩電話、視頻游戲機硬件或數字機頂盒)的主機接口 350連接時，主機接口 350可根據微處理器340的控制通過卡接口 720和控制器710執(zhí)行與半導體存儲裝置730的數據通信。
[0091]圖11是根據其它實施例的包括圖1中示出的MPG100的半導體系統(tǒng)800的框圖。參照圖1和圖11，半導體系統(tǒng)800可被實現為圖像處理器，諸如數字相機、配備有數字相機的蜂窩電話、配備有數字相機的智能電話或配備有數字相機的平板PC。
[0092]半導體系統(tǒng)800包括MPG100、處理器810、圖像傳感器820、顯示器830、控制器840和半導體存儲裝置850。
[0093]MPG100可響應于相位控制信號Pin來輸出具有不同相位的相位輸出信號Pout。MPG100可在處理器810、圖像傳感器820、顯示器830、控制器840和半導體存儲裝置850中的每個的內部或外部實現。
[0094]圖像傳感器820將光學圖像轉換為數字信號并將數字信號輸出到處理器810或控制器840。數字信號可由處理器810控制以通過顯示器830顯示或通過控制器840存儲在半導體存儲裝置850中。
[0095]可根據處理器810或控制器840的控制通過顯示器830顯示存儲在半導體存儲裝置850中的數據?？煽刂瓢雽w存儲裝置850的數據處理操作(諸如編程操作、擦除操作和讀取操作)的控制器840可被實現為處理器810的一部分或被實現為單獨的芯片。
[0096]圖12是根據其它實施例的包括圖1中示出的MPG100的半導體系統(tǒng)900的框圖。參照圖1和圖12，半導體系統(tǒng)900包括MPG100、中央處理單元(CPU) 910、接口 920、糾錯碼(ECC)塊930、主機接口 940、存儲裝置950和半導體存儲裝置960。
[0097]MPG100可響應于相位控制信號Pin來輸出具有不同相位的相位輸出信號Pout。MPG100可在CPU910、接口 920、ECC塊930、主機接口 940、存儲裝置950和半導體存儲裝置960中的每個的內部或外部實現。
[0098]存儲裝置950可被用作CPU910的操作存儲器。存儲裝置950可由如只讀存儲器(ROM)的非易失性存儲器或如靜態(tài)隨機存取存儲器(SRAM)的易失性存儲器來實現。與半導體系統(tǒng)900連接的主機可通過接口 920和主機接口 940來執(zhí)行與半導體存儲裝置960的數據通信。
[0099]ECC塊930由CPU910控制以通過接口 920檢測包括在從半導體存儲裝置960輸出的數據中的錯誤位(error bit)，糾正錯誤位，并通過主機接口 940將糾錯后的數據發(fā)送到主機。CPU910可通過總線901控制接口 920、ECC塊930、主機接口 940和存儲裝置950之間的數據通信。半導體系統(tǒng)900可被實現為閃存驅動器、USB存儲器驅動器、IC-USB存儲器驅動器或記憶棒。
[0100]如上所述，根據一些實施例，通過調節(jié)供應到緩沖器的電流允許MPG產生具有期望相位的信號。根據其它實施例，通過調節(jié)連接到緩沖器的輸出端的電容器的數量允許MPG產生具有期望相位的信號。根據另外實施例，通過調節(jié)包括在緩沖器單元中的緩沖器的數量允許MPG產生具有期望相位的信號。
[0101]雖然已具體地示出和描述了示例性實施例，但是本領域普通技術人員將理解，在不脫離由權利要求限定的示例性實施例的精神和范圍的情況下，可在形式和細節(jié)上進行各種改變。
【權利要求】
1.一種多相位發(fā)生器,包括: 振蕩器單元，包括形成單閉環(huán)的多個第一緩沖器單元； 延遲單元，包括分別連接到多個節(jié)點的多個第二緩沖器單元， 其中，所述多個節(jié)點中的每個節(jié)點連接在第一緩沖器單元中的兩個相鄰第一緩沖器單元之間， 其中，第二緩沖器單元中的連接到所述多個節(jié)點中的特定節(jié)點的第二緩沖器單元的輸出信號的相位落后于第一緩沖器單元中的接收所述特定節(jié)點的信號的第一緩沖器單元的輸出信號的相位。
2.如權利要求1所述的多相位發(fā)生器，還包括: 第一電流源，被配置為將第一電流供應給第一緩沖器單元； 第二電流源，被配置為將第二電流供應給第二緩沖器單元。
3.如權利要求2所述的多相位發(fā)生器，其中，第二緩沖器單元的輸出信號的相位由第一電流和第二電流確定。
4.如權利要求3所述的多相位發(fā)生器，其中，第一電流大于第二電流。
5.如權利要求1所述的多相位發(fā)生器，其中，第一緩沖器單元中的每個包括并聯連接的P個緩沖器，并且第一 緩沖器單元中的每個的輸出信號的相位由P確定，其中，P是至少為2的整數， 其中，第二緩沖器單元中的每個包括并聯連接的K個緩沖器，并且第二緩沖器單元中的每個的輸出信號的相位由K確定，其中，K是至少為2的整數。
6.如權利要求5所述的多相位發(fā)生器，其中，P大于K。
7.如權利要求1所述的多相位發(fā)生器，還包括: 多個第一電容器單元，分別連接到所述節(jié)點； 多個第二電容器單元，分別連接到第二緩沖器單元的輸出節(jié)點。
8.如權利要求7所述的多相位發(fā)生器，其中，第一電容器單元中的每個包括M個電容器，并且第一緩沖器單元中的每個的輸出信號的相位由M確定，其中，M是至少為2的整數， 其中，第二電容器單元中的每個包括L個電容器，并且第二緩沖器單元中的每個的輸出信號的相位由L確定，其中，L是至少為2的整數。
9.如權利要求8所述的多相位發(fā)生器，其中，M小于L。
10.一種多相位發(fā)生器,包括: 第一緩沖器單元，被配置為連接到第一節(jié)點并通過對第一節(jié)點的輸入信號進行延遲來輸出第一信號； 第二緩沖器單元，被配置為連接到第一緩沖器單元并通過對第一信號進行延遲來輸出第二信號； 第三緩沖器單元，被配置為連接到第一節(jié)點并通過對所述輸入信號進行延遲來輸出第二 ?目號， 其中，第三信號的相位具有第一信號的相位與第二信號的相位之間的值。
11.如權利要求10所述的多相位發(fā)生器，還包括: 第一電流源，被配置為將第一電流供應給第一緩沖器單元和第二緩沖器單元； 第二電流源，被配置為將第二電流供應給第三緩沖器單元。
12.如權利要求11所述的多相位發(fā)生器，其中，第三信號的相位由第一電流和第二電流確定。
13.如權利要求10所述的多相位發(fā)生器，其中，第一緩沖器單元和第二緩沖器單元中的每個包括并聯連接的P個緩沖器，并且第二信號的相位由P確定，其中，P是至少為2的整數， 其中，第三緩沖器單元包括并聯連接的K個緩沖器，并且第三信號的相位由K確定，其中，K是至少為2的整數。
14.如權利要求10所述的多相位發(fā)生器，還包括: 第一電容器單元，連接到第一節(jié)點； 第二電容器單元，連接到第三緩沖器單元的輸出節(jié)點。
15.如權利要求11所述的多相位發(fā)生器，其中，第一電容器單元包括M個電容器，并且第二信號的相位由M確定，其中，M是至少為2的整數， 其中，第二電容器單元包括L個電容器，并且第三信號的相位由L確定，其中，L是至少為2的整數。
16.—種多相位發(fā)生器的方法,所述方法包括: 響應于當前控制電壓信號來產生第一電流； 響應于當前控制電壓信號來產生第二電流； 將第一電流供應給多個第一緩沖器單元； 將第二電流供應給多個第二緩沖器單元； 將輸入信號延遲與第一電流對應的量，并在第一緩沖器單兀中的每個中輸出相應中間相位信號； 將來自第一緩沖器單元中的每個的相應中間相位信號延遲與第二電流對應的量，并在第二緩沖器單元中的每個中輸出相應相位輸出信號。
17.如權利要求16所述的方法，其中，第一緩沖器單元形成單閉環(huán)，并且第二緩沖器單元連接到相應多個節(jié)點。
18.如權利要求17所述的方法，其中，所述相應多個節(jié)點中的每個節(jié)點連接在第一緩沖器單元中的兩個相鄰第一緩沖器單元之間。
19.如權利要求16所述的方法，其中，第二緩沖器單元中的每個的相應相位輸出信號落后于第一緩沖器單元的相應中間相位信號。
20.如權利要求16所述的方法，其中，第一電流大于第二電流。
【文檔編號】H03L7/081GK104052468SQ201410099206
【公開日】2014年9月17日 申請日期:2014年3月17日 優(yōu)先權日:2013年3月15日
【發(fā)明者】張?zhí)┕? 劉人龍, 幸楠, 樸宰琎 申請人:三星電子株式會社