過采樣64倍有效位數(shù)為18位的σ-δ調(diào)制電路的制作方法
【專利摘要】一種過采樣64倍有效位數(shù)為18位的∑-△調(diào)制電路，包括：一插值濾波器，用于將數(shù)字輸入信號(hào)進(jìn)行過采樣插值并濾波；一∑-△調(diào)制器，其輸入端與插值濾波器的輸出端連接，用于將過采樣后的數(shù)字信號(hào)進(jìn)行調(diào)制，該∑-△調(diào)制器對(duì)量化器引入的量化噪聲進(jìn)行整形，將信號(hào)帶寬內(nèi)的噪聲搬移到帶寬外，同時(shí)保證對(duì)信號(hào)的傳輸沒有影響，其輸出的1比特0/1碼流需要經(jīng)過后級(jí)的模擬重構(gòu)濾波器還原得到模擬信號(hào)。本發(fā)明其對(duì)于插值濾波器中的半帶濾波器，采用了改進(jìn)結(jié)構(gòu)，其可大大減小了半帶濾波器的面積；對(duì)于∑-△調(diào)制器，采用實(shí)現(xiàn)更簡單的單環(huán)高階結(jié)構(gòu)，并針對(duì)穩(wěn)定性問題進(jìn)行了分析，實(shí)現(xiàn)高信噪比的同時(shí)保證調(diào)制器穩(wěn)定。
【專利說明】過采樣64倍有效位數(shù)為18位的Σ - Λ調(diào)制電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路【技術(shù)領(lǐng)域】，具體涉及應(yīng)用于無線通信中的過采樣64倍有效位數(shù)為18位的Σ - Λ調(diào)制電路。
【背景技術(shù)】
[0002]數(shù)模轉(zhuǎn)換器(Digital to Analog Converter, DAC)作為數(shù)字信號(hào)和模擬信號(hào)轉(zhuǎn)換的接口，多年以來一直是人們的研究熱點(diǎn)。不同于于傳統(tǒng)奈奎斯特率DAC，Σ - ADAC采用過采樣技術(shù)，通過提高采樣頻率將量化噪聲平均到更寬的頻帶中，同時(shí)通過噪聲整形技術(shù)將量化噪聲推到高頻段，使信帶內(nèi)的噪聲功率大大減小，從而可有效提高信噪比。Σ -ADAC中的插值濾波器對(duì)輸入信號(hào)進(jìn)行升采樣的同時(shí)，使得信號(hào)的鏡像頻率升高，這樣就降低了模擬重構(gòu)濾波器的設(shè)計(jì)難度，把大部分轉(zhuǎn)換過程轉(zhuǎn)移到數(shù)字域進(jìn)行處理，方便標(biāo)準(zhǔn)數(shù)字CMOS工藝實(shí)現(xiàn)。正是由于Σ -ADAC具有精度高、易集成等優(yōu)點(diǎn)，近年來應(yīng)用越來越廣泛。
[0003]E-ADAC的數(shù)字部分尤其是實(shí)現(xiàn)過采樣的插值濾波器部分消耗的面積和功耗都比較大，而插值濾波器中的第一級(jí)半帶濾波器階數(shù)最高，抽頭系數(shù)最多，所占面積也最大。Σ-Λ調(diào)制器常用2種結(jié)構(gòu):單環(huán)高階結(jié)構(gòu)和多級(jí)噪聲整形(Mult1-stage Noise Shaping,MASH)結(jié)構(gòu)，前者容易實(shí)現(xiàn)，但是存在穩(wěn)定性問題，考慮穩(wěn)定性設(shè)計(jì)的通常方法是，在信號(hào)輸入量化截尾器前做限幅處理，防止信號(hào)幅度過大使環(huán)路進(jìn)入不穩(wěn)定狀態(tài)。MASH結(jié)構(gòu)由一階和二階Σ - Λ調(diào)制器子單元串聯(lián)而成，不存在穩(wěn)定性問題，但是實(shí)現(xiàn)相同信噪比需要更高的階數(shù)。
[0004]本發(fā)明主要針對(duì)上述的技術(shù)問題，對(duì)半帶濾波器的結(jié)構(gòu)進(jìn)行優(yōu)化，設(shè)計(jì)單環(huán)高階調(diào)制器并確保其穩(wěn)定性，實(shí)現(xiàn)高信噪比的同時(shí)大大減小了面積和復(fù)雜度。

【發(fā)明內(nèi)容】

[0005]為了克服上述現(xiàn)有技術(shù)的不足，本發(fā)明的目的在于，提供一種過采樣64倍有效位數(shù)為18位的Σ -Λ調(diào)制電路，其對(duì)于插值濾波器中的半帶濾波器，采用了改進(jìn)結(jié)構(gòu)，其可大大減小了半帶濾波器的面積；對(duì)于Σ -Λ調(diào)制器，采用實(shí)現(xiàn)更簡單的單環(huán)高階結(jié)構(gòu)，并針對(duì)穩(wěn)定性問題進(jìn)行了分析，實(shí)現(xiàn)高信噪比的同時(shí)保證調(diào)制器穩(wěn)定。
[0006]本發(fā)明提供一種過采樣64倍有效位數(shù)為18位的Σ - Λ調(diào)制電路，包括:
[0007]—插值濾波器，用于將數(shù)字輸入信號(hào)進(jìn)行過采樣插值并濾波；
[0008]一Σ - Λ調(diào)制器，其輸入端與插值濾波器的輸出端連接，用于將過采樣后的數(shù)字信號(hào)進(jìn)行調(diào)制，該Σ - Λ調(diào)制器對(duì)量化器引入的量化噪聲進(jìn)行整形，將信號(hào)帶寬內(nèi)的噪聲搬移到帶寬外，同時(shí)保證對(duì)信號(hào)的傳輸沒有影響，其輸出的I比特O / I碼流需要經(jīng)過后級(jí)的模擬重構(gòu)濾波器還原得到模擬信號(hào)。
[0009]本發(fā)明的有益效果是，對(duì)半帶濾波器的結(jié)構(gòu)進(jìn)行優(yōu)化，大大減小了所占面積；優(yōu)化設(shè)計(jì)單環(huán)高階調(diào)制器，提供高信噪比的同時(shí)確保其穩(wěn)定性；經(jīng)仿真測(cè)試，對(duì)于400kHz的信號(hào)帶寬，信噪比達(dá)113.4dB，有效位數(shù)18.54bits?！緦＠綀D】

【附圖說明】
[0010]為進(jìn)一步說明本發(fā)明的具體技術(shù)內(nèi)容，以下結(jié)合實(shí)施例及附圖詳細(xì)說明如下，其中:
[0011]圖1為本發(fā)明的的結(jié)構(gòu)示意圖；
[0012]圖2為半帶濾波器11的結(jié)構(gòu)示意圖；
[0013]圖3為CIC濾波器12的結(jié)構(gòu)示意圖；
[0014]圖4為Σ - Λ調(diào)制器20的結(jié)構(gòu)示意圖；
[0015]圖5為本發(fā)明的仿真信噪比。
【具體實(shí)施方式】
[0016]請(qǐng)參閱圖1、2、3、4所示，本發(fā)明提供一種過采樣64倍有效位數(shù)為18位的Σ _Λ調(diào)制電路，包括:
[0017]一插值濾波器10，用于將數(shù)字輸入信號(hào)進(jìn)行過采樣插值并濾波，所述的插值濾波器10包括依序連接的半帶濾波器11、CIC濾波器12和采樣保持電路13，分別實(shí)現(xiàn)2、8、4倍的插值，所述的 半帶濾波器11處于電路中的最低采樣率部分，過渡帶為0.4fs~0.6fs，阻帶衰減大于75dB，由一個(gè)38階的半帶FIR濾波器實(shí)現(xiàn)，所述的CIC濾波器12的輸入為半帶濾波器11的輸出，經(jīng)過3級(jí)梳狀器、8倍內(nèi)插器和3級(jí)積分器將數(shù)字信號(hào)進(jìn)行8倍插值濾波，輸出接到采樣保持電路13，所述的采樣保持電路13依靠系統(tǒng)時(shí)鐘對(duì)16倍插值信號(hào)進(jìn)行采樣和保持，輸出為64倍插值的信號(hào)；
[0018]一Σ - Λ調(diào)制器20，其輸入端與插值濾波器10的輸出端連接，用于將過采樣后的數(shù)字信號(hào)進(jìn)行調(diào)制，該Σ - Λ調(diào)制器20對(duì)量化器引入的量化噪聲進(jìn)行整形，將信號(hào)帶寬內(nèi)的噪聲搬移到帶寬外，同時(shí)保證對(duì)信號(hào)的傳輸沒有影響，其輸出的I比特O / I碼流需要經(jīng)過后級(jí)的模擬重構(gòu)濾波器還原得到模擬信號(hào)，所述的Σ-Λ調(diào)制器20采用單環(huán)單比特量化的5階積分器級(jí)聯(lián)反饋結(jié)構(gòu)。
[0019]插值濾波器10要實(shí)現(xiàn)64倍的過采樣率，采用單級(jí)濾波器因階數(shù)過大而難以實(shí)現(xiàn)，因此應(yīng)采用多級(jí)濾波器級(jí)聯(lián)的方式來實(shí)現(xiàn)。半帶濾波器是一種特殊的FIR濾波器，它不僅具有線性相位特性，而且有一半的系數(shù)為0，這可以節(jié)約了硬件消耗，因此插值濾波器的第一級(jí)通常使用半帶濾波器。第一級(jí)半帶濾波器要完成2倍的插值和濾波，需要盡量陡峭的過渡帶來濾除鏡像頻譜，同時(shí)還需要對(duì)鏡像頻譜給與足夠大的衰減，因此第一級(jí)半帶濾波器的階數(shù)通常較高，所占面積也較大。
[0020]請(qǐng)參閱圖2所示，給出了半帶濾波器11的結(jié)構(gòu)圖。本發(fā)明中的輸入信號(hào)帶寬為400kHz，初始采樣頻率為1MHz，所以半帶濾波器11的過渡帶應(yīng)設(shè)定為0.4fs~0.6fs,阻帶衰減應(yīng)大于75dB以抑制插值過程中產(chǎn)生的鏡像頻譜。本發(fā)明利用Matlab的FDATool來設(shè)計(jì)半帶濾波器11，設(shè)定好相應(yīng)指標(biāo)后會(huì)產(chǎn)生抽頭系數(shù)，由一個(gè)38階的半帶FIR低通濾波器實(shí)現(xiàn)。半帶濾波器11的傳輸函數(shù)為:

30
[0021]H(z) = Z M:/)廣 ψ

1-0
[0022]共有39個(gè)系數(shù)h(0)h(38)，位于最中間的系數(shù)h(19)=0.5，其余角標(biāo)為奇數(shù)的系數(shù)都等于O即h(l)=h(3)=……=h(37)=0,同時(shí)系數(shù)首尾相等即h(0)=h(38)，h(2)=h(36)，……，h(18)=h(20)，所以半帶濾波器11可以采用折疊結(jié)構(gòu)，將對(duì)稱相等的系數(shù)共用一個(gè)硬件來實(shí)現(xiàn)，這樣可以減少大約一半的乘法器和加法器。
[0023]在數(shù)字信號(hào)處理中，用半帶濾波器進(jìn)行插值的過程一般分為兩步:首先對(duì)信號(hào)進(jìn)行零值內(nèi)插，即在相鄰兩個(gè)采樣點(diǎn)之間插入零值，然后對(duì)插值后的信號(hào)進(jìn)行濾波。零值內(nèi)插后的信號(hào)在頻域出現(xiàn)鏡像頻譜，半帶濾波器的作用就是將鏡像頻譜濾除，在時(shí)域上就表現(xiàn)為相鄰兩個(gè)采樣點(diǎn)間插入的零值變?yōu)檎_的值。由于結(jié)構(gòu)中存在升采樣模塊，可以利用Commutative Rule對(duì)結(jié)構(gòu)進(jìn)一步優(yōu)化。將半帶濾波器11的傳輸函數(shù)H(Z)寫成多相結(jié)構(gòu)的形式，如下式所示:
[0024]H(z) =F (Z2) +z-lG (z2) =h (O) +h (2) z_2+h (4) z~4+......+h (16) z_16+h (18) z_18+h (19)
z,+h (18) z_20+h (16) z_22+……+h (4) z_34+h (2) z_36+h (0) z_38，
[0025]上式中的F(z)和G(z)為:
[0026]F (z) =h (O) +h (2) z:+h (4) z_2+......+h (16) z 8+h (18) z 9+h (18) z 10+h (16) z n+......+h(4)z_17+h(2)z_18+h(0)z—19，
[0027]G (z) =h (19) z-9,
[0028]如圖2所示為半帶濾波器11的結(jié)構(gòu)圖，將F(z2)和G(z2)放到升采樣模塊前面，在輸出時(shí)用一個(gè)多路選擇器對(duì)兩個(gè)支路的輸出信號(hào)進(jìn)行選擇，多路選擇器的切換間隔為寄存器的一個(gè)單位延遲，原來延時(shí)鏈中每個(gè)延時(shí)器由2個(gè)單元延時(shí)就可以減少為I個(gè)單元延時(shí)，這樣電路實(shí)現(xiàn)時(shí)延時(shí)鏈可以節(jié)省一半的寄存器，大大節(jié)約了面積，同時(shí)，濾波器中寄存器工作在輸入信號(hào)采樣頻率，而不是升2倍后的采樣頻率，所以功耗相比折疊結(jié)構(gòu)也有所減少。
[0029]用Matlab設(shè)計(jì)的半帶濾波器11的抽頭系數(shù)都是小數(shù)浮點(diǎn)數(shù)，用電路實(shí)現(xiàn)時(shí)應(yīng)將浮點(diǎn)數(shù)定點(diǎn)化，這一過程也叫做系數(shù)的量化。量化的位數(shù)越多，系數(shù)實(shí)現(xiàn)越精確，但硬件復(fù)雜度和面積也越大，量化位數(shù)越少，硬件實(shí)現(xiàn)越簡單但性能會(huì)有所降低，因此抽頭系數(shù)的量化位數(shù)的確定需要根據(jù)輸入數(shù)字信號(hào)位寬和設(shè)計(jì)指標(biāo)要求共同確定。小數(shù)定點(diǎn)化后的乘法用移位加減來實(shí)現(xiàn)，同時(shí)采用正則有符號(hào)數(shù)(Canonical Signed Digit, CSD)編碼，將抽頭系數(shù)的二進(jìn)制編碼中3個(gè)以上連續(xù)的“I”改為減法的形式，如十進(jìn)制7的二進(jìn)制表示為0111，硬件實(shí)現(xiàn)時(shí)需要用3次移位和2次加法來實(shí)現(xiàn)乘以7的乘法，即7=22+21+20，我們還可以將7的二進(jìn)制表示為1001其中I表示該位的值為-1，這樣只需2次移位和I次加法(硬件實(shí)現(xiàn)時(shí)減法可視作加法)，即7 = 23-20，就可以實(shí)現(xiàn)乘以7的乘法，所以CSD編碼可以減少硬件資源占用與實(shí)現(xiàn)難度。半帶濾波器11的抽頭系數(shù)量化為18位CSD碼如表1所示。[0030]表1半帶濾波器11的系數(shù)量化
[0031]
【權(quán)利要求】
1.一種過采樣64倍有效位數(shù)為18位的Σ - Λ調(diào)制電路,包括: 一插值濾波器，用于將數(shù)字輸入信號(hào)進(jìn)行過采樣插值并濾波； 一Σ - Λ調(diào)制器，其輸入端與插值濾波器的輸出端連接，用于將過采樣后的數(shù)字信號(hào)進(jìn)行調(diào)制，該Σ - Λ調(diào)制器對(duì)量化器引入的量化噪聲進(jìn)行整形，將信號(hào)帶寬內(nèi)的噪聲搬移到帶寬外，同時(shí)保證對(duì)信號(hào)的傳輸沒有影響，其輸出的I比特O / I碼流需要經(jīng)過后級(jí)的模擬重構(gòu)濾波器還原得到模擬信號(hào)。
2.根據(jù)權(quán)利要求1所述的過采樣64倍有效位數(shù)為18位的Σ- Λ調(diào)制電路，其中所述的插值濾波器包括依序連接的半帶濾波器、CIC濾波器和采樣保持電路，分別實(shí)現(xiàn)2、8、4倍的插值。
3.根據(jù)權(quán)利要求1所述的過采樣64倍有效位數(shù)為18位的Σ- Λ調(diào)制電路，其中所述的Σ-Λ調(diào)制器采用單環(huán)單比特量化的5階積分器級(jí)聯(lián)反饋結(jié)構(gòu)。
4.根據(jù)權(quán)利要求2所述的過采樣64倍有效位數(shù)為18位的Σ- Λ調(diào)制電路，其中的半帶濾波器處于電路中的最低采樣率部分，過渡帶為0.4fs-0.6fs，阻帶衰減大于75dB，由一個(gè)38階的半帶FIR濾波器實(shí)現(xiàn)。
5.根據(jù)權(quán)利要求2所述的過采樣64倍有效位數(shù)為18位的Σ- Λ調(diào)制電路，其中的CIC濾波器的輸入為半帶濾波器的輸出，經(jīng)過3級(jí)梳狀器、8倍內(nèi)插器和3級(jí)積分器將數(shù)字信號(hào)進(jìn)行8倍插值濾波，輸出接到采樣保持電路。
6.根據(jù)權(quán)利要求2所述的過采樣64倍有效位數(shù)為18位的Σ- Λ調(diào)制電路，其中的采樣保持電路依靠系統(tǒng)時(shí)鐘對(duì)16倍插值信號(hào)進(jìn)行采樣和保持，輸出為64倍插值的信號(hào)。
【文檔編號(hào)】H03M3/00GK103944575SQ201410160004
【公開日】2014年7月23日 申請(qǐng)日期:2014年4月21日 優(yōu)先權(quán)日:2014年4月21日
【發(fā)明者】杜興, 馬波, 袁凌, 曹曉東, 石寅 申請(qǐng)人:中國科學(xué)院半導(dǎo)體研究所