基于fpga的開入量事件精確測量的系統(tǒng)及其方法
【專利摘要】本發(fā)明公開了一種基于FPGA的開入量事件精確測量系統(tǒng)及其方法，包括CPU和FPGA芯片，所述FPGA芯片內(nèi)集成有整形電路、邊沿檢測器、時間模塊、定時器、中斷發(fā)生器以及FIFO緩沖區(qū)；邊沿檢測器檢測當(dāng)前邊沿狀態(tài)，并記錄當(dāng)前事件時標(biāo)，定時器開始計時；在一個計時周期內(nèi)，如果邊沿狀態(tài)發(fā)生改變，定時器重新計時，并重新記錄邊沿狀態(tài)和事件時標(biāo)；否則，關(guān)閉時間計數(shù)器并將所述邊沿狀態(tài)、事件時標(biāo)送入FIFO緩沖區(qū)，同時通過中斷發(fā)生器將硬件中斷信號發(fā)送給CPU；CPU響應(yīng)硬件中斷信號，獲取FIFO緩沖區(qū)的數(shù)據(jù)內(nèi)容，輸出開入量的類型和事件時標(biāo)。本發(fā)明能夠在保證開入量事件測量精度的同時，顯著減少了CPU的占用率。
【專利說明】基于FPGA的開入量事件精確測量的系統(tǒng)及其方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種基于FPGA的開入量事件精確測量系統(tǒng)，還涉及一種基于FPGA的開入量事件精確測量的方法，屬于電力系統(tǒng)測控【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]現(xiàn)有開入量事件的測量方法，采用CPU軟處理的方式，具體為:CPU通過定時器設(shè)定一個固定時間查詢輸入端口的狀態(tài)，如果當(dāng)前狀態(tài)值與上一次狀態(tài)值不同，則記錄時間標(biāo)記，并在接下來的多個定時中斷中(次數(shù)決定去抖動時間)，再次判斷該值是否改變，如果沒有改變，則最終記錄這個開入量事件。這樣的設(shè)計方法，時間精度由定時器時間來決定，如果定時器時間為lOOus，則記錄精度只有l(wèi)OOus。減少定時器時間可提高記錄精度，但也導(dǎo)致CPU占用率的提高，時間精度與CPU占用率是相互矛盾的因素，顧此失彼。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的是針對現(xiàn)有技術(shù)中的不足，提供一種基于FPGA的開入量事件精確測量的系統(tǒng)，解決現(xiàn)有技術(shù)中因提高開入量事件測量精度導(dǎo)致CPU占用率較高的技術(shù)問題。
[0004]本發(fā)明的目的是這樣實現(xiàn)的:基于FPGA的開入量事件精確測量系統(tǒng)，其特征在于，包括CPU和FPGA芯片，所述FPGA芯片內(nèi)集成有整形電路、邊沿檢測器、時間模塊、定時器、中斷發(fā)生器以及FIFO緩沖區(qū)；所述時間模塊包括有事件記錄器和由FPGA芯片的內(nèi)部時鐘控制的時間計數(shù)器；所述邊沿檢測器、時間模塊、定時器分別配置有各自的配置寄存器，CPU通過各所述配置寄存器配置參數(shù)；
所述整形電路將開入量信號整形、濾波后輸出至邊沿檢測器；
邊沿檢測器檢測當(dāng)前信號的邊沿狀態(tài)，并分別發(fā)送觸發(fā)信號給時間模塊和定時器；時間模塊的事件記錄器記錄邊沿狀態(tài)，并根據(jù)時間計數(shù)器記錄當(dāng)前事件時標(biāo)；定時器用于周期計時，計時周期結(jié)束，若邊沿狀態(tài)未發(fā)生變化，發(fā)送指令給FIFO緩沖區(qū)；
FIFO緩沖區(qū)從事件記錄器中調(diào)取并存儲邊沿狀態(tài)和事件時標(biāo)信息，同時通知中斷發(fā)生器向CPU發(fā)送中斷請求；
CPU響應(yīng)中斷請求，通過總線邏輯從FIFO緩沖區(qū)中獲取數(shù)據(jù)內(nèi)容，輸出開入量的類型和事件時標(biāo)。
[0005]所述時間計數(shù)器包括進(jìn)行微秒計數(shù)的10000000進(jìn)制計數(shù)器、分別進(jìn)行秒、分計數(shù)的60進(jìn)制計數(shù)器、進(jìn)行時計數(shù)的24進(jìn)制計數(shù)器、進(jìn)行天計數(shù)的365或366進(jìn)制的計數(shù)器和進(jìn)行年計數(shù)的100進(jìn)制計數(shù)器。時間計數(shù)器可自動在內(nèi)部時鐘控制下計數(shù)，具備10000000進(jìn)制計數(shù)器，最高可精確到微秒。
[0006]所述整形電路由光耦隔離電路和施密特觸發(fā)器組成。光耦隔離電路實現(xiàn)開入量的電氣隔離，開入量經(jīng)電氣隔離之后送入施密特觸發(fā)器，將開入量信號的邊沿變得更加陡峭，便于邊沿檢測器的檢測識別。[0007]所述邊沿檢測器包括有上升邊沿檢測器和下降邊沿檢測器。通過對邊沿檢測器的配置寄存器配置參數(shù)設(shè)置上升邊沿檢測器和下將邊沿檢測器的工作狀態(tài)，多樣化設(shè)置，方便屏蔽不需要的觸發(fā)事件，便于CPU讀取有效信息，進(jìn)一步提高測量精度。
[0008]所述定時器的計時周期為2Pms，其中，O≤η ( 4，η屬于整數(shù)。定時器實現(xiàn)去抖動的功能，計時周期越小則去抖動的性能越高，記錄精度也就越高。
[0009]相對于現(xiàn)有技術(shù)，本發(fā)明取得了以下有益效果:FPGA芯片內(nèi)部有豐富的觸發(fā)器和I/o引腳，采用FPGA芯片進(jìn)行開入量事件的測量，在保證開入量事件測量精度的同時，顯著減少了 CPU的占用率，同時又解決了現(xiàn)有技術(shù)中定制電路的不足，克服了原有可編程器件門電路數(shù)有限的缺點；FPGA芯片具備在線修改能力，隨時修改設(shè)計而不必改動硬件電路，可以大大縮短設(shè)計時間，減少PCB面積。
[0010]本發(fā)明的另一目的是提供一種基于FPGA的開入量事件精確測量的方法，解決現(xiàn)有技術(shù)中開入量事件測量精確度不高的技術(shù)問題。
[0011]為解決以上技術(shù)問題，本發(fā)明的所提供的基于FPGA的開入量事件精確測量的方法，包括如下步驟:
步驟一:初始化定時器、邊沿狀態(tài)檢測器和事件記錄器；
步驟二:將開入量信號經(jīng)整形電路整形后送入FPGA芯片的邊沿檢測器；
步驟三:邊沿檢測器檢測當(dāng)前邊沿狀態(tài)，并觸發(fā)事件記錄器，依據(jù)時間計數(shù)器記錄當(dāng)前事件時標(biāo)，同時打開定時器，開始計時；
步驟四:在一個計時周期內(nèi)，判斷邊沿狀態(tài)是否發(fā)生改變:如果邊沿狀態(tài)發(fā)生改變，則返回步驟一；如果邊沿狀態(tài)未發(fā)生改變，則關(guān)閉時間計數(shù)器并將所述邊沿狀態(tài)、事件時標(biāo)送入FIFO緩沖區(qū)，同時通過中斷發(fā)生器將硬件中斷信號發(fā)送給CPU ；
步驟五:CPU響應(yīng)硬件中斷信號，獲取所述FIFO緩沖區(qū)的數(shù)據(jù)內(nèi)容，輸出開入量的類型和事件時標(biāo)。
[0012]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是:開入量的測量過程由FPGA芯片處理，提高開入量事件精確度的同時，不會增加CPU占用率，顯著提高了系統(tǒng)的工作效率和測量精度；當(dāng)硬件中斷信號到來時，CPU僅需訪問FPGA的FIFO緩沖區(qū)即可獲得開入量事件的信息，操作簡單、易于實現(xiàn)。
【專利附圖】

【附圖說明】
[0013]圖1為本發(fā)明基于FPGA的開入量事件精確測量系統(tǒng)的結(jié)構(gòu)原理框圖。
【具體實施方式】
[0014]下面結(jié)合附圖對本發(fā)明作進(jìn)一步詳細(xì)描述。
[0015]如圖1所示，本發(fā)明提供的基于FPGA的開入量事件精確測量系統(tǒng),包括CPU和FPGA芯片，F(xiàn)PGA芯片內(nèi)集成有整形電路、邊沿檢測器、時間模塊、定時器、中斷發(fā)生器以及FIFO緩沖區(qū)。時間模塊包括有事件記錄器和由FPGA芯片的內(nèi)部時鐘控制的時間計數(shù)器。邊沿檢測器、時間模塊、定時器分別配置有各自的配置寄存器，CPU通過各配置寄存器配置參數(shù)。整形電路由光耦隔離電路和施密特觸發(fā)器組成。整形電路將開入量信號整形、濾波后輸出至邊沿檢測器。邊沿檢測器包括有上升邊沿檢測器和下降邊沿檢測器。邊沿檢測器檢測當(dāng)前信號的邊沿狀態(tài)，并分別發(fā)送觸發(fā)信號給時間模塊和定時器；時間模塊的事件記錄器記錄邊沿狀態(tài)，并根據(jù)時間計數(shù)器記錄當(dāng)前事件時標(biāo)；定時器用于周期計時，計時周期結(jié)束，若邊沿狀態(tài)未發(fā)生變化，發(fā)送指令給FIFO緩沖區(qū)。FIFO緩沖區(qū)從事件記錄器中調(diào)取并存儲邊沿狀態(tài)和事件時標(biāo)信息，同時通知中斷發(fā)生器向CPU發(fā)送中斷請求。CPU響應(yīng)中斷請求，通過總線邏輯從FIFO緩沖區(qū)中獲取數(shù)據(jù)內(nèi)容，輸出開入量的類型和事件時標(biāo)。時間計數(shù)器包括進(jìn)行微秒計數(shù)的10000000進(jìn)制計數(shù)器、分別進(jìn)行秒、分計數(shù)的60進(jìn)制計數(shù)器、進(jìn)行時計數(shù)的24進(jìn)制計數(shù)器、進(jìn)行天計數(shù)的365或366進(jìn)制的計數(shù)器和進(jìn)行年計數(shù)的100進(jìn)制計數(shù)器。定時器的計時周期為ms,其中，O≤η≤4, η屬于整數(shù)。
[0016]本發(fā)明提供的基于FPGA的開入量事件精確測量的方法，包括如下步驟:
步驟一:初始化定時器、邊沿狀態(tài)檢測器和事件記錄器。
[0017]步驟二:將開入量信號經(jīng)整形電路整形后送入FPGA芯片的邊沿檢測器。
[0018]步驟三:邊沿檢測器檢測當(dāng)前邊沿狀態(tài)，并觸發(fā)事件記錄器，依據(jù)時間計數(shù)器記錄當(dāng)前事件時標(biāo)，同時打開定時器，開始計時。
[0019]步驟四:在一個計時周期內(nèi)，判斷邊沿狀態(tài)是否發(fā)生改變:如果邊沿狀態(tài)發(fā)生改變，則返回步驟一；如果邊沿狀態(tài)未發(fā)生改變，則關(guān)閉時間計數(shù)器并將邊沿狀態(tài)、事件時標(biāo)送入FIFO緩沖區(qū)，同時通過中斷發(fā)生器將硬件中斷信號發(fā)送給CPU。
[0020]步驟五:CP U響應(yīng)硬件中斷信號，獲取FIFO緩沖區(qū)的數(shù)據(jù)內(nèi)容，輸出開入量的類型和事件時標(biāo)。
[0021]本發(fā)明并不局限于上述實施例，在本發(fā)明公開的技術(shù)方案的基礎(chǔ)上，本領(lǐng)域的技術(shù)人員根據(jù)所公開的技術(shù)內(nèi)容，不需要創(chuàng)造性的勞動就可以對其中的一些技術(shù)特征作出一些替換和變形，這些替換和變形均在本發(fā)明的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.基于FPGA的開入量事件精確測量系統(tǒng)，其特征在于，包括CPU和FPGA芯片，所述FPGA芯片內(nèi)集成有整形電路、邊沿檢測器、時間模塊、定時器、中斷發(fā)生器以及FIFO緩沖區(qū)；所述時間模塊包括有事件記錄器和由FPGA芯片的內(nèi)部時鐘控制的時間計數(shù)器；所述邊沿檢測器、時間模塊、定時器分別配置有各自的配置寄存器，CPU通過各所述配置寄存器配置參數(shù)； 所述整形電路將開入量信號整形、濾波后輸出至邊沿檢測器； 邊沿檢測器檢測當(dāng)前信號的邊沿狀態(tài)，并分別發(fā)送觸發(fā)信號給時間模塊和定時器；時間模塊的事件記錄器記錄邊沿狀態(tài)，并根據(jù)時間計數(shù)器記錄當(dāng)前事件時標(biāo)；定時器用于周期計時，計時周期結(jié)束，若邊沿狀態(tài)未發(fā)生變化，發(fā)送指令給FIFO緩沖區(qū)； FIFO緩沖區(qū)從事件記錄器中調(diào)取并存儲邊沿狀態(tài)和事件時標(biāo)信息，同時通知中斷發(fā)生器向CPU發(fā)送中斷請求； CPU響應(yīng)中斷請求，通過總線邏輯從FIFO緩沖區(qū)中獲取數(shù)據(jù)內(nèi)容，輸出開入量的類型和事件時標(biāo)。
2.根據(jù)權(quán)利要求1所述的基于FPGA的開入量事件精確測量的方法，其特征在于，所述時間計數(shù)器包括進(jìn)行微秒計數(shù)的10000000進(jìn)制計數(shù)器、分別進(jìn)行秒、分計數(shù)的60進(jìn)制計數(shù)器、進(jìn)行時計數(shù)的24進(jìn)制計數(shù)器、進(jìn)行天計數(shù)的365或366進(jìn)制的計數(shù)器和進(jìn)行年計數(shù)的100進(jìn)制計數(shù)器。
3.根據(jù)權(quán)利要求1所述的基于FPGA的開入量事件精確測量系統(tǒng)，其特征在于，所述整形電路由光耦隔離電路和 施密特觸發(fā)器組成。
4.根據(jù)權(quán)利要求1所述的基于FPGA的開入量事件精確測量系統(tǒng)，其特征在于，所述邊沿檢測器包括有上升邊沿檢測器和下降邊沿檢測器。
5.根據(jù)權(quán)利要求1所述的基于FPGA的開入量事件精確測量的方法，其特征在于，所述定時器的計時周期為2s ms,其中，O≤η≤4, η屬于整數(shù)。
6.基于FPGA的開入量事件精確測量的方法，其特征在于，包括如下步驟: 步驟一:初始化定時器、邊沿狀態(tài)檢測器和事件記錄器； 步驟二:將開入量信號經(jīng)整形電路整形、濾波后送入FPGA芯片的邊沿檢測器； 步驟三:邊沿檢測器檢測當(dāng)前邊沿狀態(tài)，并發(fā)送觸發(fā)信號給定時器和時間模塊，時間模塊的事件記錄器根據(jù)時間計數(shù)器記錄當(dāng)前事件時標(biāo)，定時器開始周期計時； 步驟四:在一個計時周期內(nèi)，判斷邊沿狀態(tài)是否發(fā)生改變:如果邊沿狀態(tài)發(fā)生改變，則返回步驟一；如果邊沿狀態(tài)未發(fā)生改變，則關(guān)閉時間計數(shù)器并將邊沿狀態(tài)、事件時標(biāo)送入FIFO緩沖區(qū)，同時通知中斷發(fā)生器向CPU發(fā)出中斷請求； 步驟五:CPU響應(yīng)中斷請求，獲取所述FIFO緩沖區(qū)的數(shù)據(jù)內(nèi)容，輸出開入量的類型和事件時標(biāo)。
【文檔編號】H03K19/00GK103955255SQ201410173421
【公開日】2014年7月30日 申請日期:2014年4月28日 優(yōu)先權(quán)日:2014年4月28日
【發(fā)明者】高磊, 陳久林, 袁宇波, 李鵬, 劉玙, 李澄, 葛永高, 陸玉軍, 戴太文, 陳晶 申請人:國家電網(wǎng)公司, 江蘇省電力公司, 江蘇省電力公司電力科學(xué)研究院, 江蘇方天電力技術(shù)有限公司, 福建億榕信息技術(shù)有限公司