一種采樣電路及采樣方法
【專利摘要】本發(fā)明的實(shí)施例公開了一種采樣電路，包括：采樣開關(guān)、保持電容、參考電壓開關(guān)和控制裝置，采樣開關(guān)與信號(hào)源相連，以及與保持電容的第一電極相連，用于在采樣階段閉合，以使保持電容第一電極跟隨信號(hào)源的變化；參考電壓開關(guān)的輸出端和第一參考電壓源相連，輸入端與保持電容第一電極相連，用于在保持階段閉合，以將保持電容第一電極的電壓拉至第一參考電壓；保持電容用于在保持階段，從保持電容第二電極輸出采樣電壓；控制裝置的一端與參考電壓開關(guān)的偏置端相連，以及與參考電壓開關(guān)的輸入端相連，用于在采樣階段根據(jù)控制信號(hào)使參考電壓開關(guān)的偏置端懸空。本發(fā)明的采樣電路具有較好的線性度。
【專利說(shuō)明】一種采樣電路及采樣方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子領(lǐng)域，特別涉及一種采樣電路和采樣方法。

【背景技術(shù)】
[0002]在無(wú)線通信中，無(wú)論是接收通道還是反饋通道，模數(shù)轉(zhuǎn)換器(Analog-to-DigitalConverter，簡(jiǎn)稱ADC)都是必不可少的。隨著無(wú)線通訊技術(shù)的發(fā)展，對(duì)ADC的轉(zhuǎn)換頻率和線性度的要求也越來(lái)越高。
[0003]采樣電路是ADC的前置電路，其作用是采集模擬輸入電壓在某一時(shí)刻的瞬時(shí)值，并在ADC進(jìn)行轉(zhuǎn)換期間保持輸出電壓不變，以供ADC進(jìn)行模數(shù)轉(zhuǎn)換。采樣電路對(duì)ADC是至關(guān)重要的，因此采樣電路的線性度會(huì)直接影響ADC的線性度。
[0004]現(xiàn)有技術(shù)中的采樣電路通常包括采樣開關(guān)、保持電容、底極板開關(guān)和參考電壓開關(guān)等。上述各種開關(guān)通常米用 MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor,金屬氧化物半場(chǎng)效晶體管，簡(jiǎn)稱MOS管)。MOS管包括NMOS和PMOS兩種類型。NMOS管是采用一塊P型硅半導(dǎo)體材料作襯底，在其面上擴(kuò)散了兩個(gè)N型區(qū)，再在上面覆蓋一層二氧化硅(Si02)絕緣層，最后在N區(qū)上方用腐蝕的方法做成兩個(gè)孔，用金屬化的方法分別在絕緣層上及兩個(gè)孔內(nèi)做成三個(gè)電極:G(柵極)、S(源極)及D(漏極)。同理，PMOS管是在N型硅半導(dǎo)體材料上擴(kuò)散了兩個(gè)P型區(qū)。無(wú)論是NMOS管還是PMOS管，其漏極和襯底之間有一個(gè)PN結(jié)，源極和襯底之間也有一個(gè)PN結(jié)。
[0005]MOS管的漏極和襯底之間的PN結(jié)相當(dāng)于一個(gè)二極管。在高頻工作時(shí)，二極管會(huì)出現(xiàn)電容特性，這個(gè)電容稱為寄生電容。由于二極管是非線性器件，其寄生電容也是非線性的，在采樣電路高頻工作時(shí)，該非線性的寄生電容會(huì)使采樣電路的線性度惡化，進(jìn)而影響ADC的線性度。


【發(fā)明內(nèi)容】

[0006]本發(fā)明實(shí)施例中提供了一種采樣電路，具有較好的線性度。
[0007]為了解決上述技術(shù)問(wèn)題，本發(fā)明實(shí)施例公開了如下技術(shù)方案:
[0008]一方面，提供了一種采樣電路，包括:采樣開關(guān)、保持電容和參考電壓開關(guān)，所述采樣開關(guān)與信號(hào)源相連，以及與所述保持電容的第一電極相連，用于在采樣階段閉合，以使所述保持電容第一電極跟隨所述信號(hào)源的變化；
[0009]所述參考電壓開關(guān)的輸出端和第一參考電壓源相連，輸入端與所述保持電容第一電極相連，用于在保持階段閉合，以將所述保持電容第一電極的電壓拉至第一參考電壓；
[0010]所述保持電容用于在所述保持階段，從所述保持電容第二電極輸出采樣電壓；
[0011]所述采樣電路還包括控制裝置，所述控制裝置的一端與所述參考電壓開關(guān)的偏置端相連，以及與所述參考電壓開關(guān)的輸入端相連，用于在所述采樣階段根據(jù)控制信號(hào)使所述參考電壓開關(guān)的偏置端懸空。
[0012]結(jié)合第一方面，在第一方面的第一種可能實(shí)現(xiàn)方式中，所述參考電壓開關(guān)包括第一 MOS管，所述第一 MOS管的源極為所述參考電壓開關(guān)的輸出端，所述第一 MOS管的漏極為所述參考電壓開關(guān)的輸入端，所述第一 MOS管的襯底為所述參考電壓開關(guān)的偏置端。
[0013]結(jié)合第一方面的第一種可能實(shí)現(xiàn)方式，在第一方面的第二種可能實(shí)現(xiàn)方式中，所述控制裝置包括第二 NMOS管，所述第二 NMOS管的柵極與控制信號(hào)輸入端相連，所述第二NMOS管的漏極與所述第一 MOS管的漏極相連，以及與所述第一 MOS管的襯底相連，所述第二NMOS管的襯底接地，所述第二 NMOS管的源極接地；
[0014]其中，所述控制信號(hào)在所述采樣階段為低電平，在所述保持階段為高電平。
[0015]結(jié)合第一方面的第一種可能實(shí)現(xiàn)方式，在第一方面的第三種可能實(shí)現(xiàn)方式中，所述控制裝置包括第二 PMOS管，所述第二 PMOS管的柵極與控制信號(hào)輸入端相連，所述第二PMOS管的漏極與所述第一 MOS管的漏極相連，以及與所述第一 MOS管的襯底相連，所述第二PMOS管的襯底接地，所述第二 PMOS管的源極與第二參考電壓源相連；
[0016]其中，所述控制信號(hào)在所述采樣階段為高電平，在所述保持階段為低電平。
[0017]結(jié)合第一方面的第一種可能實(shí)現(xiàn)方式，在第一方面的第四種可能實(shí)現(xiàn)方式中，所述控制裝置包括NPN三極管，所述NPN三極管的基極與控制信號(hào)輸入端相連，所述NPN三極管的集電極與所述第一 MOS管的漏極相連，以及與所述第一 MOS管的襯底相連，所述NPN三極管的發(fā)射極接地；
[0018]其中，所述控制信號(hào)在所述采樣階段為低電平，在所述保持階段為高電平。
[0019]結(jié)合第一方面的第一種可能實(shí)現(xiàn)方式，在第一方面的第五種可能實(shí)現(xiàn)方式中，所述控制裝置包括PNP三極管，所述PNP三極管的基極與控制信號(hào)輸入端相連，所述PNP三極管的集電極與所述第一 MOS管的漏極相連，以及與所述第一 MOS管的襯底相連，所述PNP三極管的發(fā)射極接地；
[0020]其中，所述控制信號(hào)在所述采樣階段為高電平，在所述保持階段為低電平。
[0021]第二方面，提供了一種采樣方法，用于采樣電路，所述采樣電路包括采樣開關(guān)、保持電容和參考電壓開關(guān)，所述采樣開關(guān)與信號(hào)源相連，以及與所述保持電容的第一電極相連，所述參考電壓開關(guān)的輸出端和第一參考電壓源相連，輸入端與所述保持電容第一電極相連；
[0022]所述采樣方法包括:
[0023]在采樣階段，控制所述采樣開關(guān)閉合，控制所述參考電壓開關(guān)斷開，以使所述保持電容第一電極電壓跟隨所述信號(hào)源變化；控制所述參考電壓開關(guān)的偏置端懸空；
[0024]在保持階段，控制所述采樣開關(guān)斷開，控制所述參考電壓開關(guān)閉合，以將所述保持電容第一電極的電壓拉至第一參考電壓；從所述保持電容第二電極輸出米樣電壓。
[0025]結(jié)合第二方面，在第二方面的第一種可能實(shí)現(xiàn)方式中，所述參考電壓開關(guān)包括第一 MOS管，所述第一 MOS管的源極為所述參考電壓開關(guān)的輸出端，所述第一 MOS管的漏極為所述參考電壓開關(guān)的輸入端，所述第一 MOS管的襯底為所述參考電壓開關(guān)的偏置端。
[0026]結(jié)合第二方面的第一種可能實(shí)現(xiàn)方式，在第二方面的第二種可能實(shí)現(xiàn)方式中，所述控制參考電壓開關(guān)的偏置端懸空，包括:
[0027]根據(jù)控制信號(hào)，控制第二 NMOS管使所述參考電壓開關(guān)的襯底懸空；
[0028]其中，所述第二 NMOS管的柵極與控制信號(hào)輸入端相連，所述第二 NMOS管的漏極與所述第一 MOS管的漏極相連，以及與所述第一 MOS管的襯底相連，所述第二 NMOS管的襯底接地，所述第二 NMOS管的源極接地；
[0029]所述控制信號(hào)在所述采樣階段為低電平，在所述保持階段為高電平。
[0030]結(jié)合第二方面的第一種可能實(shí)現(xiàn)方式，在第二方面的第三種可能實(shí)現(xiàn)方式中，所述控制參考電壓開關(guān)的偏置端懸空，包括:
[0031]根據(jù)控制信號(hào)，控制第二 PMOS管使所述參考電壓開關(guān)的襯底懸空；
[0032]其中，所述第二 PMOS管的柵極與控制信號(hào)輸入端相連，所述第二 PMOS管的漏極與所述第一 MOS管的漏極相連，以及與所述第一 MOS管的襯底相連，所述第二 PMOS管的襯底接地，所述第二 PMOS管的源極與第二參考電壓源相連；
[0033]所述控制信號(hào)在所述采樣階段為高電平，在所述保持階段為低電平。
[0034]結(jié)合第二方面的第一種可能實(shí)現(xiàn)方式，在第二方面的第四種可能實(shí)現(xiàn)方式中，述控制參考電壓開關(guān)的偏置端懸空，包括:
[0035]根據(jù)控制信號(hào)，控制NPN三極管使所述參考電壓開關(guān)的襯底懸空；
[0036]其中，所述NPN三極管的基極與控制信號(hào)輸入端相連，所述NPN三極管的集電極與所述第一 MOS管的漏極相連，以及與所述第一 MOS管的襯底相連，所述NPN三極管的發(fā)射極接地；
[0037]所述控制信號(hào)在所述采樣階段為低電平，在所述保持階段為高電平。
[0038]結(jié)合第二方面的第一種可能實(shí)現(xiàn)方式，在第二方面的第五種可能實(shí)現(xiàn)方式中，所述控制參考電壓開關(guān)的偏置端懸空，包括:
[0039]根據(jù)控制信號(hào)，控制所述PNP三極管使所述參考電壓開關(guān)的襯底懸空；
[0040]其中，所述PNP三極管的基極與控制信號(hào)輸入端相連，所述PNP三極管的集電極與所述第一 MOS管的漏極相連，以及與所述第一 MOS管的襯底相連，所述PNP三極管的發(fā)射極接地；
[0041]所述控制信號(hào)在所述采樣階段為高電平，在所述保持階段為低電平。
[0042]本發(fā)明的實(shí)施例中公開了一種采樣電路，包括采樣開關(guān)、保持電容、參考電壓開關(guān)以及控制裝置，控制裝置的一端與參考電壓開關(guān)的偏置端相連，以及與參考電壓開關(guān)的輸出端相連，用于在采樣階段根據(jù)控制信號(hào)使參考電壓開關(guān)的偏置端懸空。本發(fā)明的采樣電路，在采樣階段使參考電壓開關(guān)的偏置端懸空，減小了參考電壓開關(guān)的等效二極管非線性的影響，具有較好的線性度。

【專利附圖】

【附圖說(shuō)明】
[0043]為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0044]圖1所示為本發(fā)明實(shí)施例的一種采樣電路的示意圖；
[0045]圖2所示為本發(fā)明實(shí)施例的一種采樣電路的示意圖；
[0046]圖3所示為本發(fā)明實(shí)施例的MOS管內(nèi)部結(jié)構(gòu)示意圖；
[0047]圖4所示為本發(fā)明實(shí)施例的一種采樣電路的示意圖；
[0048]圖5所示為本發(fā)明實(shí)施例的一種采樣電路的示意圖；
[0049]圖6所示為本發(fā)明實(shí)施例的采樣方法的流程示意圖。

【具體實(shí)施方式】
[0050]本發(fā)明如下實(shí)施例提供了一種采樣電路，具有較好的線性度。
[0051]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整的描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0052]圖1所示為本發(fā)明實(shí)施例的一種采樣電路的示意圖。如圖1所示，采樣電路包括采樣開關(guān)101、保持電容102、參考電壓開關(guān)103和控制裝置104。
[0053]所述采樣開關(guān)101與信號(hào)源相連，以及與保持電容102的第一電極相連，用于在采樣階段閉合，以使所述保持電容第一電極跟隨所述信號(hào)源的變化。
[0054]所述參考電壓開關(guān)103的輸出端out和第一參考電壓源201相連，輸入端in與所述保持電容102第一電極相連，用于在保持階段閉合，以將所述保持電容第一電極的電壓拉至第一參考電壓。
[0055]所述保持電容102用于在所述保持階段，從所述保持電容102的第二電極輸出采樣電壓。
[0056]所述控制裝置104的一端與所述參考電壓開關(guān)103的偏置端B相連，以及與所述參考電壓開關(guān)103的輸入端in相連，用于在所述采樣階段根據(jù)控制信號(hào)使所述參考電壓開關(guān)103的偏置端B懸空。
[0057]本實(shí)施例中，保持電容102的兩個(gè)電極并無(wú)極性區(qū)分，只是為了便于描述區(qū)分記做第一電極和第二電極。本發(fā)明的實(shí)施例中，保持電容102與參考電壓開關(guān)103相連的電極稱為第一電極，另一個(gè)電極稱為第二電極。
[0058]本實(shí)施例的采樣電路，在采樣階段，使參考電壓開關(guān)的偏置端懸空，減小了參考電壓開關(guān)的等效二極管的非線性的影響，具有較好的線性度，進(jìn)而提高了 ADC的線性度。
[0059]圖2所示為本發(fā)明實(shí)施例的一種采樣電路的示意圖。如圖2所示，采樣電路包括采樣開關(guān)101、保持電容102和參考電壓開關(guān)103，還包括控制裝置104。采樣電路中采樣開關(guān)101、保持電容102和參考電壓開關(guān)103的連接方式與功能與上述實(shí)施例相同，此處不再贅述。
[0060]所述參考電壓開關(guān)103包括第一 MOS管100，所述第一 MOS管100的源極(s極)為所述參考電壓開關(guān)的輸出端out，所述第一 MOS管100的漏極(d極)為所述參考電壓開關(guān)的輸入端in，所述第一 MOS管100的襯底為所述參考電壓開關(guān)的偏置端B。
[0061]所述控制裝置104包括第二 NMOS管200，所述第二 NMOS管200的柵極(g極)與控制信號(hào)輸入端203相連，所述第二 NMOS管的漏極(d極)與所述第一 MOS管的漏極(d極)相連，還與所述第一 MOS管100的襯底相連，所述第二 NMOS管200的襯底接地；第二 MOS管200的源極(s極)接地。
[0062]所述第二 MOS管200從控制信號(hào)輸入端203接收控制信號(hào)，所述控制信號(hào)在所述采樣階段為低電平，在所述保持階段為高電平。
[0063]本實(shí)施例中，高低電平只是相對(duì)概念，并不代表具體電壓值。高、低電平只需要滿足MOS管對(duì)開啟電壓的要求即可。本實(shí)施例中，通常采樣開關(guān)101的柵極和第一MOS管100的柵極均與另外的時(shí)鐘電路(圖中未示出)相連，并在時(shí)鐘電路的控制下閉合與斷開。
[0064]在本發(fā)明另一個(gè)實(shí)施例中，所述控制裝置包括第二 PMOS管，所述第二 PMOS管的柵極與控制信號(hào)輸入端相連在，所述第二 PMOS管的漏極與所述第一 MOS管的漏極相連，以及與所述第一 MOS管的襯底相連，所述第二 PMOS管的襯底接地，所述第二 PMOS管的源極與第二參考電壓源相連；其中，所述控制信號(hào)在所述采樣階段為高電平，在所述保持階段為低電平。第二 PMOS管的連接方式在圖2中未示出。
[0065]第二參考電壓源提供給PMOS正常工作所需的電壓，通常為采樣電路的電源。
[0066]圖2中的二極管105為參考電壓開關(guān)103的等效二極管。在采樣階段，參考電壓開關(guān)103斷開，但等效二極管105仍然存在。在圖2所示的采樣電路中，參考電壓開關(guān)103的等效二極管105與保持電容102并聯(lián)。
[0067]在采樣電路高頻工作時(shí)，等效二極管105的寄生電容對(duì)采樣電路的影響不能忽略。在高頻時(shí)，相當(dāng)于等效二極管105的寄生電容與保持電容102并聯(lián)。在采樣階段，采樣開關(guān)101閉合，保持電容102與信號(hào)源相連，等效二極管105的寄生電容也與信號(hào)源相連，信號(hào)源同時(shí)對(duì)保持電容102和等效二極管105的寄生電容充電。等效二極管105的寄生電容是非線性的，非線性的寄生電容的輸出和輸入不成正比，因此導(dǎo)致保持電容102的輸入和輸出不成正比，影響了采樣電路的線性度。
[0068]圖3所示為NMOS管的內(nèi)部結(jié)構(gòu)示意圖。如圖3所示,NMOS管包括P型襯底PSUB,N型深陷的DNW，P阱(Pwell)，以及兩個(gè)N型區(qū)。從以上各區(qū)域引出6個(gè)端口，分別為PSUB、DNW、B、S、G、D，其中，B、S、G、D引出MOS管成為外部管腳，分別為襯底B，源極S，柵極G以及漏極D ；PSUB端和DNW端口未引出MOS管外部。N型材料和P型材料之間都相當(dāng)于一個(gè)二極管，二極管有寄生電容，漏極D和襯底B之間的寄生電容為Cdb，Pwell到DNW之間的等效電容為Cpwdnw。
[0069]通常情況下，MOS管對(duì)外的寄生電容是Cdb，在襯底B懸空時(shí)，相當(dāng)于寄生電容Cdb與Cpwdnw并聯(lián)，使MOS管對(duì)外的寄生電容變小。即在本發(fā)明的實(shí)施例中，第一 MOS管100的襯底懸空時(shí)，等效二極管105的寄生電容變小，減小了參考電壓開關(guān)的等效二極管的非線性對(duì)采樣電路的影響，使采樣電路具有較好的線性度。
[0070]PMOS管的內(nèi)部結(jié)構(gòu)與圖3類似，在此不再贅述。
[0071]本實(shí)施例的采樣電路，在采樣階段，通過(guò)MOS管的關(guān)斷使參考電壓開關(guān)的襯底懸空，減小了參考電壓開關(guān)的等效二極管的非線性的影響，使采樣電路具有較好的線性度，進(jìn)而提高了 ADC的線性度。
[0072]圖4所示為本發(fā)明實(shí)施例一個(gè)的采樣電路的示意圖。如圖4所示，采樣電路包括采樣開關(guān)101、保持電容102和參考電壓開關(guān)103，還包括控制裝置104。采樣電路中采樣開關(guān)101、保持電容102和參考電壓開關(guān)103的連接方式與功能與上述實(shí)施例相同，此處不再贅述。
[0073]所述采樣電路還包括控制信號(hào)從控制信號(hào)輸入端203接入，控制信號(hào)在所述采樣階段為低電平，在所述保持階段為高電平。
[0074]在本發(fā)明另一個(gè)實(shí)施例中，所述控制裝置包括PNP三極管，所述PNP三極管的基極與控制信號(hào)輸入端相連，所述PNP三極管的集電極與所述第一 MOS管的漏極相連，以及與所述第一 MOS管的襯底相連，所述PNP三極管的發(fā)射極接地?？刂菩盘?hào)經(jīng)控制信號(hào)端接入，在所述采樣階段為高電平，在所述保持階段為低電平。PNP三極管的連接方式在圖4中未示出。
[0075]本實(shí)施例中，高低電平只是相對(duì)概念，并不代表具體電壓值。高、低電平只需要滿足三極管對(duì)開啟電壓的要求即可。
[0076]圖4中的二極管105為參考電壓開關(guān)103的等效二極管。
[0077]本實(shí)施例的采樣電路，在采樣階段，通過(guò)三極管的關(guān)斷使參考電壓開關(guān)的襯底懸空，減小了參考電壓開關(guān)的等效二極管的非線性的影響，使采樣電路具有較好的線性度，進(jìn)而提高了 ADC的線性度。
[0078]圖5所示為本發(fā)明實(shí)施例的一種采樣電路的示意圖。如圖5所示，采樣電路包括采樣開關(guān)101、保持電容102、參考電壓開關(guān)103，以及控制裝置104。采樣電路中采樣開關(guān)101、保持電容102、參考電壓開關(guān)103以及控制裝置104的連接方式與功能與上述實(shí)施例相同，此處不再贅述。
[0079]所述采樣電路還包括底極板開關(guān)106，其漏極(d極)與保持電容102第二電極相連，源極(s極)接地。底極板開關(guān)106在采樣階段閉合，將保持電容102的第二電極的電壓下拉至零；底極板開關(guān)106在保持階段斷開。
[0080]下面以圖5所示的采樣電路為例，簡(jiǎn)要說(shuō)明本實(shí)施例的采樣電路的工作原理。如圖5所示，采樣電路從所述保持電容102的第二電極輸出采樣電壓。
[0081 ] 本實(shí)施例中，所述采樣電路在采樣時(shí)包括采樣階段和保持階段。
[0082]在采樣階段，采樣開關(guān)101閉合，參考電壓開關(guān)103斷開，保持電容102第一電極的電壓跟隨信號(hào)源變化；第二 NMOS管200斷開，參考電壓開關(guān)103的襯底懸空；底極板開關(guān)106閉合，將保持電容102第二電極的電壓下拉至零。
[0083]在保持階段，采樣開關(guān)101斷開，參考電壓開關(guān)103閉合，將保持電容102第一電極的電壓拉至第一參考電壓；第二 NMOS管200閉合，使所述參考電壓開關(guān)103的襯底接地；底極板開關(guān)106斷開；從所述保持電容102的第二電極輸出采樣電壓。
[0084]在保持階段，若保持電容102第一電極的電壓下拉N伏特至參考電壓，則保持電容102第二電極的電壓也同時(shí)下降N伏特，以使保持電容102的第一電極和第二電極之間的電壓差保持恒定。同理，若保持電容102第一電極的電壓上拉N伏特至參考電壓，則保持電容102第二電極的電壓也同時(shí)上升N伏特，以使保持電容102的第一電極和第二電極之間的電壓差保持恒定。在保持階段，保持電容102第一電極電壓等于參考電壓，從保持電容102的第二電極輸出采樣電壓。該采樣電壓提供給ADC進(jìn)行數(shù)模轉(zhuǎn)換。
[0085]本實(shí)施例的方法，從保持電容102的第二電極輸出采樣電壓，減小了采樣電路的各輸入電壓對(duì)采樣電壓的干擾，進(jìn)一步提高了采樣電路的線性度。
[0086]和上述采樣電路相對(duì)應(yīng)，本發(fā)明的實(shí)施例還提供了一種采樣方法。圖6所示為本發(fā)明實(shí)施例的一個(gè)采樣方法的流程圖，圖6需結(jié)合圖1、圖2、圖4以及圖5描述。
[0087]本實(shí)施例的采樣方法用于采樣電路，采樣電路包括采樣開關(guān)101、保持電容102、參考電壓開關(guān)103。所述采樣開關(guān)101與信號(hào)源相連，還與保持電容102的第一電極相連，所述參考電壓開關(guān)103的輸出端out和第一參考電壓源201相連，輸入端in與所述保持電容102第一電極相連。
[0088]在采樣階段，所述采樣開關(guān)101閉合，所述參考電壓開關(guān)103斷開，以所述保持電容102第一電極電壓跟隨所述信號(hào)源變化，在保持階段，所述采樣開關(guān)101斷開，所述參考電壓開關(guān)103閉合，以將所述保持電容102第一電極的電壓拉至第一參考電壓。
[0089]所述采樣方法包括:
[0090]步驟601，在采樣階段，控制所述采樣開關(guān)閉合，控制所述參考電壓開關(guān)斷開，以使所述保持電容第一電極電壓跟隨所述信號(hào)源變化；控制所述參考電壓開關(guān)的偏置端懸空。
[0091]步驟602，在保持階段，控制所述采樣開關(guān)斷開，控制所述參考電壓開關(guān)閉合，以將所述保持電容第一電極的電壓拉至第一參考電壓；從所述保持電容第二電極輸出采樣電壓。
[0092]本實(shí)施例的采樣方法，在采樣階段，使參考電壓開關(guān)的偏置端懸空，減小了參考電壓開關(guān)的等效二極管的非線性對(duì)采樣電路的影響，提高了采樣電路的線性度，進(jìn)而也提高了 ADC的線性度。
[0093]所述參考電壓開關(guān)103包括第一 MOS管100，所述第一 MOS管100的源極(s極)為所述參考電壓開關(guān)的輸出端out，所述第一 MOS管100的漏極(d極)為所述參考電壓開關(guān)的輸入端in，所述第一 MOS管100的襯底為所述參考電壓開關(guān)的偏置端B。
[0094]所述控制所述參考電壓開關(guān)的偏置端懸空，包括:根據(jù)控制信號(hào)，控制第二 NMOS管200使所述參考電壓開關(guān)的襯底懸空。
[0095]結(jié)合圖2所示，所述第二 NMOS管200的柵極(g極)與控制信號(hào)輸入端203相連，所述第二 NMOS管的漏極(d極)與所述第一 MOS管的漏極(d極)相連，還與所述第一 MOS管100的襯底相連，所述第二 NMOS管200的襯底接地；若所述第二 MOS管200為NMOS管，則所述第二 MOS管200的源極(s極)接地，所述第二 NMOS管的源極接地。
[0096]所述第二 NMOS管200從控制信號(hào)輸入端203接收控制信號(hào)，所述控制信號(hào)在所述采樣階段為低電平，在所述保持階段為高電平。
[0097]本發(fā)明的實(shí)施例的又一種采樣方法中，所述控制所述參考電壓開關(guān)的偏置端懸空，包括:根據(jù)控制信號(hào)，控制第二 PMOS管使所述參考電壓開關(guān)的襯底懸空。
[0098]所述第二 PMOS管的柵極與控制信號(hào)輸入端相連，所述第二 PMOS管的漏極與所述第一 MOS管的漏極相連，以及與所述第一 MOS管的襯底相連，所述第二 PMOS管的襯底接地，所述第二 PMOS管的源極與第二參考電壓源相連；所述控制信號(hào)在所述采樣階段為高電平，在所述保持階段為低電平。
[0099]本發(fā)明實(shí)施例的采樣方法，在采樣階段，通過(guò)控制MOS管使參考電壓開關(guān)的襯底懸空，減小了參考電壓開關(guān)的等效二極管的非線性對(duì)采樣電路的影響，提高了采樣電路的線性度，進(jìn)而提高了 ADC的線性度。
[0100]結(jié)合圖4所示，本發(fā)明實(shí)施例的一種采樣方法中，所述控制所述參考電壓開關(guān)的偏置端懸空，包括:根據(jù)控制信號(hào)，控制NPN三極管300使所述參考電壓開關(guān)的襯底懸空。
[0101]結(jié)合圖4所示，所述NPN三極管300的基極(b極)與控制信號(hào)輸入端203相連，所述NPN三極管300的集電極(c極)與所述第一 MOS管100的漏極(d極)相連，還與所述第一 MOS管100的襯底相連，所述NPN三極管300的發(fā)射極(e極)接地。
[0102]NPN三極管300從控制信號(hào)輸入端203接收控制信號(hào)，所述控制信號(hào)在所述采樣階段為低電平，在所述保持階段為高電平。
[0103]本發(fā)明實(shí)施例的一種采樣方法中，所述控制所述參考電壓開關(guān)的偏置端懸空，包括:根據(jù)控制信號(hào)，控制PNP三極管使所述參考電壓開關(guān)的襯底懸空。
[0104]所述PNP三極管的基極與控制信號(hào)輸入端相連，所述PNP三極管的集電極與所述第一 MOS管的漏極相連，以及與所述第一 MOS管的襯底相連，所述PNP三極管的發(fā)射極接地。
[0105]在采用PNP三極管的采樣電路中，所述控制信號(hào)在所述采樣階段為高電平，在所述保持階段為低電平。
[0106]本發(fā)明實(shí)施例的采樣方法，在采樣階段，通過(guò)控制三極管使參考電壓開關(guān)的襯底懸空，減小了參考電壓開關(guān)的等效二極管的非線性對(duì)采樣電路的影響，提高了采樣電路的線性度，進(jìn)而提高了 ADC的線性度。
[0107]本發(fā)明的實(shí)施例中公開了一種采樣電路，在采樣階段根據(jù)控制信號(hào)使參考電壓開關(guān)的偏置端懸空。本發(fā)明的實(shí)施例還提供了一種采樣方法，在采樣階段，控制所述參考電壓開關(guān)的偏置端懸空。本發(fā)明的采樣電路和采樣方法，減小了參考電壓開關(guān)的等效二極管的非線性的影響，使采樣電路具有較好的線性度，進(jìn)而提供了 ADC的線性度。
[0108]本領(lǐng)域的技術(shù)人員可以清楚地了解到本發(fā)明實(shí)施例中的技術(shù)可借助軟件加必需的通用硬件的方式來(lái)實(shí)現(xiàn)，通用硬件包括通用集成電路、通用CPU、通用存儲(chǔ)器、通用元器件等，當(dāng)然也可以通過(guò)專用硬件包括專用集成電路、專用CPU、專用存儲(chǔ)器、專用元器件等來(lái)實(shí)現(xiàn)，但很多情況下前者是更佳的實(shí)施方式?；谶@樣的理解，本發(fā)明實(shí)施例中的技術(shù)方案本質(zhì)上或者說(shuō)對(duì)現(xiàn)有技術(shù)做出貢獻(xiàn)的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來(lái)，該計(jì)算機(jī)軟件產(chǎn)品可以存儲(chǔ)在存儲(chǔ)介質(zhì)中，如只讀存儲(chǔ)器(ROM，Read-Only Memory)、隨機(jī)存取存儲(chǔ)器(RAM，Random Access Memory)、磁碟、光盤等,包括若干指令用以使得一臺(tái)計(jì)算機(jī)設(shè)備(可以是個(gè)人計(jì)算機(jī)，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個(gè)實(shí)施例或者實(shí)施例的某些部分所述的方法。
[0109]本說(shuō)明書中的各個(gè)實(shí)施例均采用遞進(jìn)的方式描述，各個(gè)實(shí)施例之間相同相似的部分互相參見即可，每個(gè)實(shí)施例重點(diǎn)說(shuō)明的都是與其他實(shí)施例的不同之處。尤其，對(duì)于系統(tǒng)實(shí)施例而言，由于其基本相似于方法實(shí)施例，所以描述的比較簡(jiǎn)單，相關(guān)之處參見方法實(shí)施例的部分說(shuō)明即可。
[0110]以上所述的本發(fā)明實(shí)施方式，并不構(gòu)成對(duì)本發(fā)明保護(hù)范圍的限定。任何在本發(fā)明的精神和原則之內(nèi)所作的修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種采樣電路，其特征在于，包括:采樣開關(guān)、保持電容和參考電壓開關(guān)，所述采樣開關(guān)與信號(hào)源相連，以及與所述保持電容的第一電極相連，用于在采樣階段閉合，以使所述保持電容第一電極跟隨所述信號(hào)源的變化； 所述參考電壓開關(guān)的輸出端和第一參考電壓源相連，輸入端與所述保持電容第一電極相連，用于在保持階段閉合，以將所述保持電容第一電極的電壓拉至第一參考電壓； 所述保持電容用于在所述保持階段，從所述保持電容第二電極輸出采樣電壓； 所述采樣電路還包括控制裝置，所述控制裝置的一端與所述參考電壓開關(guān)的偏置端相連，以及與所述參考電壓開關(guān)的輸入端相連，用于在所述采樣階段根據(jù)控制信號(hào)使所述參考電壓開關(guān)的偏置端懸空。
2.如權(quán)利要求1所述的采樣電路，其特征在于，所述參考電壓開關(guān)包括第一MOS管，所述第一 MOS管的源極為所述參考電壓開關(guān)的輸出端，所述第一 MOS管的漏極為所述參考電壓開關(guān)的輸入端，所述第一 MOS管的襯底為所述參考電壓開關(guān)的偏置端。
3.如權(quán)利要求2所述的采樣電路，其特征在于，所述控制裝置包括第二NMOS管，所述第二 NMOS管的柵極與控制信號(hào)輸入端相連，所述第二 NMOS管的漏極與所述第一 MOS管的漏極相連，以及與所述第一MOS管的襯底相連，所述第二 NMOS管的襯底接地，所述第二NMOS管的源極接地； 其中，所述控制信號(hào)在所述采樣階段為低電平，在所述保持階段為高電平。
4.如權(quán)利要求2 所述的采樣電路，其特征在于，所述控制裝置包括第二PMOS管，所述第二 PMOS管的柵極與控制信號(hào)輸入端相連，所述第二 PMOS管的漏極與所述第一 MOS管的漏極相連，以及與所述第一MOS管的襯底相連，所述第二 PMOS管的襯底接地，所述第二 PMOS管的源極與第二參考電壓源相連； 其中，所述控制信號(hào)在所述采樣階段為高電平，在所述保持階段為低電平。
5.如權(quán)利要求2所述的采樣電路，其特征在于，所述控制裝置包括NPN三極管，所述NPN三極管的基極與控制信號(hào)輸入端相連，所述NPN三極管的集電極與所述第一 MOS管的漏極相連，以及與所述第一 MOS管的襯底相連，所述NPN三極管的發(fā)射極接地； 其中，所述控制信號(hào)在所述采樣階段為低電平，在所述保持階段為高電平。
6.如權(quán)利要求2所述的采樣電路，其特征在于，所述控制裝置包括PNP三極管，所述PNP三極管的基極與控制信號(hào)輸入端相連，所述PNP三極管的集電極與所述第一 MOS管的漏極相連，以及與所述第一 MOS管的襯底相連，所述PNP三極管的發(fā)射極接地； 其中，所述控制信號(hào)在所述采樣階段為高電平，在所述保持階段為低電平。
7.一種采樣方法，其特征在于，用于采樣電路，所述采樣電路包括采樣開關(guān)、保持電容和參考電壓開關(guān)，所述采樣開關(guān)與信號(hào)源相連，以及與所述保持電容的第一電極相連，所述參考電壓開關(guān)的輸出端和第一參考電壓源相連，輸入端與所述保持電容第一電極相連； 所述采樣方法包括: 在采樣階段，控制所述采樣開關(guān)閉合，控制所述參考電壓開關(guān)斷開，以使所述保持電容第一電極電壓跟隨所述信號(hào)源變化；控制所述參考電壓開關(guān)的偏置端懸空； 在保持階段，控制所述采樣開關(guān)斷開，控制所述參考電壓開關(guān)閉合，以將所述保持電容第一電極的電壓拉至第一參考電壓；從所述保持電容第二電極輸出米樣電壓。
8.如權(quán)利要求7所述的方法，其特征在于，所述參考電壓開關(guān)包括第一MOS管，所述第一 MOS管的源極為所述參考電壓開關(guān)的輸出端，所述第一 MOS管的漏極為所述參考電壓開關(guān)的輸入端，所述第一 MOS管的襯底為所述參考電壓開關(guān)的偏置端。
9.如權(quán)利要求8所述的方法，其特征在于，所述控制參考電壓開關(guān)的偏置端懸空，包括: 根據(jù)控制信號(hào)，控制第二 NMOS管使所述參考電壓開關(guān)的襯底懸空； 其中，所述第二 NMOS管的柵極與控制信號(hào)輸入端相連，所述第二 NMOS管的漏極與所述第一 MOS管的漏極相連，以及與所述第一 MOS管的襯底相連，所述第二 NMOS管的襯底接地，所述第二 NMOS管的源極接地； 所述控制信號(hào)在所述采樣階段為低電平，在所述保持階段為高電平。
10.如權(quán)利要求8所述的方法，其特征在于，所述控制參考電壓開關(guān)的偏置端懸空，包括: 根據(jù)控制信號(hào)，控制第二 PMOS管使所述參考電壓開關(guān)的襯底懸空； 其中，所述第二 PMOS管的柵極與控制信號(hào)輸入端相連，所述第二 PMOS管的漏極與所述第一 MOS管的漏極相連，以及與所述第一 MOS管的襯底相連，所述第二 PMOS管的襯底接地，所述第二 PMOS管的 源極與第二參考電壓源相連； 所述控制信號(hào)在所述采樣階段為高電平，在所述保持階段為低電平。
11.如權(quán)利要求8所述的方法，其特征在于，所述控制參考電壓開關(guān)的偏置端懸空，包括: 根據(jù)控制信號(hào)，控制NPN三極管使所述參考電壓開關(guān)的襯底懸空； 其中，所述NPN三極管的基極與控制信號(hào)輸入端相連，所述NPN三極管的集電極與所述第一 MOS管的漏極相連，以及與所述第一 MOS管的襯底相連，所述NPN三極管的發(fā)射極接地； 所述控制信號(hào)在所述采樣階段為低電平，在所述保持階段為高電平。
12.如權(quán)利要求8所述的方法，其特征在于，所述控制參考電壓開關(guān)的偏置端懸空，包括: 根據(jù)控制信號(hào)，控制所述PNP三極管使所述參考電壓開關(guān)的襯底懸空； 其中，所述PNP三極管的基極與控制信號(hào)輸入端相連，所述PNP三極管的集電極與所述第一 MOS管的漏極相連，以及與所述第一 MOS管的襯底相連，所述PNP三極管的發(fā)射極接地； 所述控制信號(hào)在所述采樣階段為高電平，在所述保持階段為低電平。
【文檔編號(hào)】H03K19/0185GK104052459SQ201410248246
【公開日】2014年9月17日 申請(qǐng)日期:2014年6月6日 優(yōu)先權(quán)日:2014年6月6日
【發(fā)明者】周立人, 熊俊 申請(qǐng)人:華為技術(shù)有限公司