一種低相位噪聲lc-vco的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種低相位噪聲LC-VCO，所述一種低相位噪聲LC-VCO包括PMOS管Mp1、Mp2、Mp3、Mp4；NMOS管Mn1、Mn2；固定電容C1、C2、Cc1、Cc2；可變電容Cvar1、Cvar2；兩端電感ind；電阻R1、R2。本發(fā)明通過(guò)固定電容Cc1、Cc2將震蕩電壓波形耦合到并聯(lián)的尾電流源的PMOS管的柵極上，采用尾電流源動(dòng)態(tài)切換技術(shù)，減小了交叉耦合負(fù)阻MOS管的電流波形占空比，而且減少了尾電流源MOS管陷阱的產(chǎn)生，從而降低LC-VCO的相位噪聲；另外，本發(fā)明將交叉耦合負(fù)阻PMOS的襯底接到地，從而降低了交叉耦合PMOS的閾值電壓，使得負(fù)阻提供的電流增大，LC-VCO的相位噪聲降低。
【專利說(shuō)明】-種低相位噪聲LC-VCO

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及電感電容壓控振蕩器【技術(shù)領(lǐng)域】，更具體涉及一種低相位噪聲LC-VC0。

【背景技術(shù)】
[0002] 電感電容壓控振蕩器作為高頻信號(hào)產(chǎn)生模塊，通常為其它電路提供一定頻率的低 抖動(dòng)時(shí)鐘。隨著通信速率的不斷提高，對(duì)LC-VC0的頻率要求也越來(lái)越高，而且，在高頻下對(duì) 振蕩器的相位噪聲要求也越來(lái)越嚴(yán)格。
[0003] LC-VC0的振蕩核心是并聯(lián)的電容電感，而由于電感和電容都有損耗，因此在振蕩 過(guò)程中需要外界不斷提供振蕩所需的能量。通常情況下，利用交叉耦合的M0S管形成負(fù)阻， 就可以為L(zhǎng)C Tank提供能量。傳統(tǒng)的電路結(jié)構(gòu)如圖1所示，交叉耦合的負(fù)阻在導(dǎo)通時(shí)，M0S 管會(huì)有噪聲疊加在導(dǎo)通電流上，并將噪聲電流傳遞到LC Tank中，從而影響振蕩波形的頻譜 純度。由于交叉耦合負(fù)阻中的兩個(gè)M0S管是交替導(dǎo)通的，它們導(dǎo)通電流波形也呈現(xiàn)一定周 期的變化，而噪聲是在電流不為〇時(shí)引入的。另外，尾電流源在工作時(shí)也會(huì)由于陷阱的產(chǎn)生 給LC Tank引入噪聲。


【發(fā)明內(nèi)容】

[0004] (一）要解決的技術(shù)問(wèn)題
[0005] 本發(fā)明要解決的技術(shù)問(wèn)題是如何在不改變電源電壓情況下降低LC-VC0的相位噪 聲。
[0006] (二）技術(shù)方案
[0007] 為了解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種低相位噪聲LC-VC0,所述一種低相位 噪聲 LC-VC0 包括 PM0S 管 1^1、]\^2、]\^3、]\^4;匪05管血1、]\1112;固定電容(：1、〇2、(^1、(^2 ; 可變電容Cvarl、Cvar2 ;兩端電感ind ;電阻Rl、R2 ;
[0008] 所述可變電容Cvarl、Cvar2的陽(yáng)極均連接電容調(diào)節(jié)電壓Vtune，所述固定電容C1 連接在所述Cvarl的陰極與輸出節(jié)點(diǎn)VC0P之間；所述固定電容C2連接在所述Cvar2的陰 極與輸出節(jié)點(diǎn)VC0N之間；所述兩端電容ind連接在所述VC0P和VC0N之間；所述兩端電容 ind、可變電容Cvarl、Cvar2、固定電容C1、C2構(gòu)成基本LCTank ;
[0009] 所述Mpl和所述Mp2交叉稱合形成負(fù)阻，所述Mpl的柵極連接所述Mp2的漏極，所 述Mpl的漏極連接所述MP2的柵極；所述Mpl的源極和所述Mp2的源極均與所述Mp3的漏 極、所述Mp4的漏極連接；所述Mpl的漏極連接所述輸出節(jié)點(diǎn)VC0P ;所述Mp2的漏極連接所 述輸出節(jié)點(diǎn)VC0N ;所述Mpl、Mp2的襯底均接地；
[0010] 所述Mnl與所述Mn2交叉稱合形成負(fù)阻，所述Mnl的柵極連接所述Mn2的漏極；所 述Mnl的漏極連接所述Mn2的柵極；所述Mnl的漏極連接所述VC0P ;所述Mn2的漏極連接 所述VC0N ;所述Mnl源極、Mnl的襯底、Mn2的源極、Mn2的襯底均接地；
[0011] 所述Cel連接在所述VC0P和所述Mp3的柵極之間，所述Cc2連接在所述VC0N和 所述Mp4之間；
[0012] 所述Mp3的源極、Mp4的源極、Mp3的襯底、Mp4的襯底均與電源Vdd相連；所述 Mp3的柵極連接所述電阻R1的一端，所述電阻R1的另一端連接尾電流源偏置電壓Vbias， 所述電阻R2的一端連接所述Mp4的柵極，所述電阻R2的另一端連接所述尾電流源偏置電 壓 Vbias。
[0013] 優(yōu)選地，所述固定電容Cl和C2的電容大小相等。
[0014] 優(yōu)選地，所述可變電容Cvarl、Cvar2的尺寸相同。
[0015] (三）有益效果
[0016] 本發(fā)明提供了一種低相位噪聲LC-VC0,本發(fā)明采用尾電流源動(dòng)態(tài)切換技術(shù)，減小 了交叉耦合負(fù)阻M0S管的電流波形占空比，而且減少了尾電流源M0S管陷阱的產(chǎn)生，從而降 低LC-VC0的相位噪聲；另外，本發(fā)明將交叉耦合負(fù)阻PM0S的襯底接到地，從而降低了交叉 耦合PM0S的閾值電壓，使得負(fù)阻提供的電流增大，LC-VC0的相位噪聲降低。

【專利附圖】

【附圖說(shuō)明】
[0017] 為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本 發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以 根據(jù)這些附圖獲得其他的附圖。
[0018] 圖1為傳統(tǒng)LC-VC0的電路圖；
[0019] 圖2為本發(fā)明的一個(gè)較佳實(shí)施例的一種低相位噪聲LC-VC0的電路圖；
[0020] 圖3a為傳統(tǒng)LC-VC0在振蕩頻率為5GHz時(shí)的相位噪聲仿真結(jié)果示意圖；
[0021] 圖3b為只采用本發(fā)明提出的尾電流源動(dòng)態(tài)切換技術(shù)的電路在振蕩頻率為5GHz時(shí) 的相位噪聲仿真結(jié)果示意圖；
[0022] 圖3c為本發(fā)明的一種低相位噪聲LC-VC0在在振蕩頻率為5GHz時(shí)的相位噪聲仿 真結(jié)果示意圖。

【具體實(shí)施方式】
[0023] 下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述。以下實(shí)施例用于說(shuō)明本發(fā) 明，但不能用來(lái)限制本發(fā)明的范圍。
[0024] 圖2為本發(fā)明的一個(gè)較佳實(shí)施例的一種低相位噪聲LC-VC0的電路圖；所述一種低 相位噪聲 LC-VC0 包括 PM0S 管 Mp 1、Mp2、Mp3、Mp4 ;NM0S 管 Mnl、Mn2 ;固定電容 Cl、C2、Cc 1、 Cc2 ;可變電容Cvarl、Cvar2 ;兩端電感ind ;電阻Rl、R2 ;
[0025] 所述可變電容Cvarl、Cvar2的陽(yáng)極均連接電容調(diào)節(jié)電壓Vtune，所述固定電容Cl 連接在所述Cvarl的陰極與輸出節(jié)點(diǎn)VC0P之間；所述固定電容C2連接在所述Cvar2的陰 極與輸出節(jié)點(diǎn)VC0N之間；所述兩端電容ind連接在所述VC0P和VC0N之間；所述兩端電容 ind、可變電容Cvarl、Cvar2、固定電容Cl、C2構(gòu)成基本LC Tank ;
[0026] 所述Mpl和所述Mp2交叉稱合形成負(fù)阻，所述Mpl的柵極連接所述Mp2的漏極，所 述Mpl的漏極連接所述MP2的柵極；所述Mpl的源極和所述Mp2的源極均與所述Mp3的漏 極、所述Mp4的漏極連接；所述Mpl的漏極連接所述輸出節(jié)點(diǎn)VC0P ;所述Mp2的漏極連接所 述輸出節(jié)點(diǎn)VC0N ;所述Mpl、Mp2的襯底均接地；
[0027] 所述Mnl與所述Mn2交叉耦合形成負(fù)阻，所述Mnl的柵極連接所述Mn2的漏極；所 述Mnl的漏極連接所述Mn2的柵極；所述Mnl的漏極連接所述VC0P ;所述Mn2的漏極連接 所述VC0N ;所述Mnl源極、Mnl的襯底、Mn2的源極、Mn2的襯底均接地；
[0028] 所述Cel連接在所述VC0P和所述Mp3的柵極之間，所述Cc2連接在所述VC0N和所 述Mp4之間；所述Mp3的源極、Mp4的源極、Mp3的襯底、Mp4的襯底均與電源Vdd相連；所述 Mp3的柵極連接所述電阻R1的一端，所述電阻R1的另一端連接尾電流源偏置電壓Vbias， 所述電阻R2的一端連接所述Mp4的柵極，所述電阻R2的另一端連接所述尾電流源偏置電 壓 Vbias。
[0029] 上述固定電容Cl和C2的電容大小相等。上述可變電容Cvarl、Cvar2的尺寸相 同。
[0030] 本發(fā)明所提出的尾電流源切換技術(shù)，即通過(guò)所述固定電容Cel和Cc2將所述基本 LC Tank耦合到兩個(gè)并聯(lián)的尾電流源M0S管（Mp3和Mp4)的柵極，所述Mp3和Mp4的柵源電 壓可以表示為：
[0031] ^53^4 = '^5 + Acosimt + φ) ( J }
[0032] 其中，Vgs為Mp3和Mp4的直流柵源電壓，等于Vbias-Vdd，Vbias為尾電流源柵極 偏置電壓，A表示LC-VC0差分振蕩信號(hào)，即VC0P和VC0N通過(guò)電容Cc 1和Cc2耦合到Mp3和 Mp4柵極上的幅度，ω表示LC-VC0的角頻率，資表示相移。由公式（1)可以計(jì)算出通過(guò)尾 電流源總電流的大小，表示如下：
[0033] hau = β?Φ^Ι - 1? D2 + ^2^(cof + φ)]
[0034] 其中，β是導(dǎo)電因子，Vth是閾值電壓。從表達(dá)式可以看出，總的尾電流源流過(guò)電 流大小在本來(lái)偏置β [(|vgs|-|vth|)2]的基礎(chǔ)上增加了一部分，即.沒(méi)[il 2cos2(ctJt + ^)]， 可以看出，增加的部分與振蕩頻率是余弦函數(shù)的平方關(guān)系。那么，在LC-VC0的差分電壓波 形相交處，正好C〇s〇f +史）=0 ,所以，此時(shí)Itail = β [(|vgsHvth|)2],即在LC-VC0的 差分電壓波形相交處流過(guò)尾電流源電流的大小最小，即流過(guò)交叉耦合PM0S管Mpl和Mp2的 電流最小，則表明流過(guò)Mpl和Mp2的電流占空比減小，這樣有助于減小交叉耦合PM0S管帶 來(lái)的相位噪聲。而且，在LC-VC0的差分電壓波形相交處，壓控振蕩器最容易受到噪聲干擾， 而本發(fā)明提出的方案能有效減小此時(shí)的電流，從而減小噪聲。另外，相對(duì)于傳統(tǒng)的固定偏置 尾電流源，本發(fā)明所提出的方案中采用了交替導(dǎo)通的兩個(gè)尾電流源，因此，可以減少偏置電 壓引起的陷阱產(chǎn)生，從而降低尾電流源帶來(lái)的閃爍噪聲。
[0035] 如果能提高交叉耦合負(fù)阻提供給LC Tank振蕩所需的能量，則LC-VC0的相位噪聲 能有效降低。在本發(fā)明所提出的方案中，對(duì)于單N阱CMOS工藝，由于PM0S是做在N阱里， 因此可以對(duì)每個(gè)PM0S單獨(dú)施加襯底電壓。本發(fā)明中將交叉耦合的PM0S管Mpl和Mp2的襯 底接到地，從而降低了 Mpl和Mp2的閾值電壓，因此，交叉耦合PM0S負(fù)阻可以為L(zhǎng)C Tank提 供更大的能量，從而降低LC-VC0的相位噪聲。
[0036] 本發(fā)明的一種低相位噪聲LC-VC0的仿真結(jié)果及分析。
[0037] 利用SPECTRE對(duì)上面的電路進(jìn)行仿真，該仿真實(shí)驗(yàn)基于SMIC65nm CMOS工藝，電源 電壓1. 2V。
[0038] 對(duì)于圖1中的傳統(tǒng)結(jié)構(gòu)，電路振蕩在5GHz時(shí)，頻偏1MHz處的相位噪聲 為-106. 6dBc/Hz，如圖3a所示，采用了本發(fā)明中提出的尾電流源動(dòng)態(tài)切換技術(shù)后，振蕩在 5GHz時(shí)，頻偏1MHz處的相位噪聲為-112dBc/Hz，如圖3b所示，相對(duì)于圖1所示的傳統(tǒng)結(jié)構(gòu)， 相位噪聲降低了 5. 4dB。
[0039] 圖2為本發(fā)明的一個(gè)較佳實(shí)施例的一種低相位噪聲LC-VC0的電路圖；其中采用 了尾電流源動(dòng)態(tài)切換技術(shù)和交叉耦合PM0S管襯底接地方法，對(duì)圖2進(jìn)行仿真，電路工作在 5GHz時(shí)，頻偏1MHz處的相位噪聲為-116. 8dBc/Hz，如圖3c所示，相對(duì)于只采用尾電流源動(dòng) 態(tài)切換技術(shù)，相位噪聲降低了 4. 8dB，即說(shuō)明了將交叉耦合負(fù)阻PM0S管的襯底接地后，相位 噪聲降低了 4. 8dB。
[0040] 綜上所述，本發(fā)明的一種低相位噪聲LC-VC0的結(jié)構(gòu)，采用了尾電流源動(dòng)態(tài)切換技 術(shù)，可以減小交叉耦合負(fù)阻PM0S的電流波形占空比，并減少尾電流源M0S管陷阱的產(chǎn)生，從 而有效降低LC-VC0的相位噪聲。另外，本發(fā)明方案中將交叉耦合PM0S的襯底接地，減小了 PM0S管閾值電壓，增大了交叉耦合負(fù)阻提供給LC Tank的能量，從而降低了 LC-VC0的相位 噪聲。
[0041] 以上實(shí)施方式僅用于說(shuō)明本發(fā)明，而非對(duì)本發(fā)明的限制。盡管參照實(shí)施例對(duì)本發(fā) 明進(jìn)行了詳細(xì)說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，對(duì)本發(fā)明的技術(shù)方案進(jìn)行各種組合、 修改或者等同替換，都不脫離本發(fā)明技術(shù)方案的精神和范圍，均應(yīng)涵蓋在本發(fā)明的權(quán)利要 求范圍當(dāng)中。
【權(quán)利要求】
1. 一種低相位噪聲LC-VCO,其特征在于，所述一種低相位噪聲LC-VCO包括PMOS管 1^1、]\^2、]\^3、]\^4 ;匪05管血1、]\1112;固定電容(：1、〇2、（^1、（^2;可變電容〇&1'1、〇&『2 ; 兩端電感ind ;電阻R1、R2 ; 所述可變電容Cvarl、Cvar2的陽(yáng)極均連接電容調(diào)節(jié)電壓Vtune，所述固定電容Cl連接 在所述Cvarl的陰極與輸出節(jié)點(diǎn)VC0P之間；所述固定電容C2連接在所述Cvar2的陰極與 輸出節(jié)點(diǎn)VC0N之間；所述兩端電容ind連接在所述VC0P和VC0N之間；所述兩端電容ind、 可變電容Cvarl、Cvar2、固定電容C1、C2構(gòu)成基本LCTank ; 所述Mpl和所述Mp2交叉稱合形成負(fù)阻，所述Mpl的柵極連接所述Mp2的漏極，所述 Mpl的漏極連接所述MP2的柵極；所述Mpl的源極和所述Mp2的源極均與所述Mp3的漏極、 所述Mp4的漏極連接；所述Mpl的漏極連接所述輸出節(jié)點(diǎn)VC0P ;所述Mp2的漏極連接所述 輸出節(jié)點(diǎn)VC0N ;所述Mpl、Mp2的襯底均接地； 所述Mnl與所述Mn2交叉耦合形成負(fù)阻，所述Mnl的柵極連接所述Mn2的漏極；所述 Mnl的漏極連接所述Mn2的柵極；所述Mnl的漏極連接所述VC0P ;所述Mn2的漏極連接所述 VC0N ;所述Mnl源極、Mnl的襯底、Mn2的源極、Mn2的襯底均接地； 所述Cel連接在所述VC0P和所述Mp3的柵極之間，所述Cc2連接在所述VC0N和所述 Mp4之間； 所述Mp3的源極、Mp4的源極、Mp3的襯底、Mp4的襯底均與電源Vdd相連；所述Mp3的柵 極連接所述電阻R1的一端，所述電阻R1的另一端連接尾電流源偏置電壓Vbias，所述電阻 R2的一端連接所述Mp4的柵極，所述電阻R2的另一端連接所述尾電流源偏置電壓Vbias。
2. 根據(jù)權(quán)利要求1所述的一種低相位噪聲LC-VC0,其特征在于，所述固定電容Cl和C2 的電容大小相等。
3. 根據(jù)權(quán)利要求1所述的一種低相位噪聲LC-VC0,其特征在于，所述可變電容Cvarl、 Cvar2的尺寸相同。
【文檔編號(hào)】H03L7/099GK104052472SQ201410256146
【公開(kāi)日】2014年9月17日 申請(qǐng)日期:2014年6月10日 優(yōu)先權(quán)日:2014年6月10日
【發(fā)明者】王源, 甘善良, 賈嵩, 張鋼剛, 張興 申請(qǐng)人:北京大學(xué)