用于線性化頻率掃描相對(duì)于時(shí)間的系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種用于線性化頻率掃描相對(duì)于時(shí)間的系統(tǒng)。提供了一種用于生成可變頻率的系統(tǒng)(10)。該系統(tǒng)(10)包括壓控振蕩器(VCO(16))和積分器(20)。VCO(16)被配置成輸出具有依賴于控制信號(hào)的電壓值(18)的頻率值(14)。積分器(20)被配置成改變提供給VCO(16)的控制信號(hào)。改變積分器(20)的斜坡速率以使頻率值(14)在時(shí)間周期內(nèi)以基本恒定的頻率速率而變化，即，呈線性。在一種配置中，積分器(20)的斜坡速率基于積分器(20)的輸入信號(hào)的輸入值(22)，該輸入值(22)是由數(shù)-模轉(zhuǎn)換器(DAC(30))確定的。
【專利說明】用于線性化頻率掃描相對(duì)于時(shí)間的系統(tǒng)發(fā)明領(lǐng)域
[0001]本公開總地涉及一種用于生成可變頻率的系統(tǒng)，更具體地涉及使用積分器改變(vary)被提供給壓控振蕩器(VCO)的控制信號(hào)以使頻率值隨時(shí)間線性地變化(change)。

【背景技術(shù)】
[0002]已知使用壓控運(yùn)算器(VCO)來生成包括一系列頻率斜坡的信號(hào)。這種信號(hào)有時(shí)被稱為“快速啁啾”波形并用于由明尼蘇達(dá)州的特洛伊的Delphi公司市售的雷達(dá)系統(tǒng)中作為同時(shí)發(fā)送和接收脈沖多普勒(STAR-PD)雷達(dá)系統(tǒng)。這種波形由一系列頻率斜坡(ramp)構(gòu)成，這些頻率斜坡例如在46微秒(46us)中從77千兆赫(77GHz)至76千兆赫(76GHz)地掃描頻率，并且每50微秒(50us)重復(fù)掃描。優(yōu)選的是使用快速啁啾型信號(hào)的雷達(dá)系統(tǒng)的頻率掃描是高度線性的(即，相對(duì)于時(shí)間恒定的斜率)，例如小于0.5%非線性以優(yōu)化雷達(dá)系統(tǒng)的性能。
[0003]典型的自動(dòng)雷達(dá)系統(tǒng)使用具有相對(duì)非線性的電壓-頻率特定的VC0，因?yàn)檫@類VCO是相對(duì)廉價(jià)的。也就是說，VCO中的控制信號(hào)的線性變化將不導(dǎo)致頻率的線性變化。為生成更具線性頻率斜坡掃描的兩種常見使用的方法是使用鎖相環(huán)(PLL)，或用直接來自模-數(shù)轉(zhuǎn)換器(DAC)的控制信號(hào)來控制VCO開環(huán)。PLL不期望地增加了雷達(dá)系統(tǒng)的成本。使用DAC的開環(huán)控制一般使用關(guān)于VCO非線性特性曲線的一些先有知識(shí)來生成被設(shè)計(jì)成生成線性頻率斜坡的非線性控制電壓。然而，由于DAC輸出具有不連續(xù)性的階梯波形，由VCO輸出的信號(hào)在頻譜中一般具有不想要的尖峰。可使用較高分辨率DAC來減少頻率尖峰，但是這不期望地增加了雷達(dá)系統(tǒng)的成本?？墒褂脼V波器來平滑控制電壓信號(hào)，但這不濾波器地增加了一個(gè)啁啾結(jié)束和下一啁啾開始之間的最小時(shí)間。


【發(fā)明內(nèi)容】

[0004]根據(jù)一個(gè)實(shí)施例，提供了一種用于生成可變頻率的系統(tǒng)。該系統(tǒng)包括壓控振蕩器(VCO)和積分器。VCO被配置成輸出具有依賴于控制信號(hào)的電壓值的頻率值的頻率信號(hào)。積分器被配置成改變被提供給VCO的控制信號(hào)。改變積分器的斜坡速率以使頻率值在時(shí)間周期內(nèi)以基本恒定的頻率速率變化。
[0005]在閱讀優(yōu)選實(shí)施例的下列詳細(xì)描述后，進(jìn)一步的特征和優(yōu)勢(shì)將更清楚地表現(xiàn)，這些優(yōu)選實(shí)施例只是借助非限定例子和結(jié)合附圖給出的。
[0006]附圖簡(jiǎn)述
[0007]現(xiàn)在將參考附圖借助示例來描述本發(fā)明，在附圖中:
[0008]圖1是根據(jù)一個(gè)實(shí)施例用于生成可變頻率的系統(tǒng)的圖。
[0009]圖2是根據(jù)一個(gè)實(shí)施例由圖1的系統(tǒng)輸出的信號(hào)的曲線圖；以及
[0010]圖3是根據(jù)一個(gè)實(shí)施例作為圖1的系統(tǒng)的替代的用于生成可變頻率的系統(tǒng)的圖。
【具體實(shí)施方式】
[0011]圖1示出用于生成諸如啁啾信號(hào)12(圖2)之類的可變頻率信號(hào)的系統(tǒng)10的非限定性示例。如從下面的描述中變得清楚的那樣，頻率信號(hào)有利地表現(xiàn)出高度線性的特性。也就是說，頻率值14相對(duì)于時(shí)間的變化在時(shí)間周期TC內(nèi)具有基本恒定的斜率或頻率速率FR。
[0012]系統(tǒng)10包括壓控振蕩器(VC0)，在下文中經(jīng)常被稱為VC0 16。一般來說，VC0 16被配置成輸出具有依賴于控制信號(hào)VC的電壓值18的頻率值14的頻率信號(hào)R)。由于期望最小化系統(tǒng)10的成本，尤其對(duì)于自動(dòng)雷達(dá)傳感器，因此廉價(jià)的VC0是優(yōu)選的。然而，由于廉價(jià)的VC0 —般具有非線性電壓-頻率轉(zhuǎn)換特性，而對(duì)于雷達(dá)傳感器期望恒定的頻率斜率，因此生成控制信號(hào)VC的廉價(jià)方式是使電壓值18以關(guān)于補(bǔ)償VC0的非線性電壓-頻率轉(zhuǎn)換特性的方式隨時(shí)間變化。
[0013]使用模-數(shù)轉(zhuǎn)換器(DAC)以直接生成控制信號(hào)VC的先前嘗試具有不期望的結(jié)果，因?yàn)橛蒁AC輸出的信號(hào)的階梯性質(zhì)導(dǎo)致頻率值14的頻譜中的寄生噪聲。因此，需要一種生成更平滑(即，具有減小的不連續(xù)處)的控制信號(hào)VC的方式。為此，系統(tǒng)10包括積分器20，其被配置成改變被提供給VC0的控制信號(hào)VC。一般來說，積分器20被配置成改變積分器20的斜坡速率(即輸出電壓V0的斜坡速率)以使頻率值14在時(shí)間周期TC內(nèi)以基本恒定的頻率速率FR變化(圖2)。
[0014]如電子領(lǐng)域內(nèi)技術(shù)人員理解的那樣，當(dāng)開關(guān)SW1閉合時(shí)，輸出電壓V0等于偏置電壓VB。還應(yīng)當(dāng)理解，當(dāng)開關(guān)SW1斷開時(shí)，輸出電壓V0變化的速率因變于輸入電壓VI的輸入值22和偏置電壓VB的偏置值28之間的差異、電阻器R1的電阻值24、和電容器C1的電容值26。如果偏置值28、電阻值24、和電容值26是常數(shù)，則積分器的斜坡速率，也就是輸出電壓V0變化的速率，基于由積分器的輸入信號(hào)VI的輸入值22或由積分器的輸入信號(hào)VI的輸入值22所確定。
[0015]在該非限定性示例中，輸入值22是由數(shù)-模轉(zhuǎn)換器(DAC)確定的，在下文中稱其為DAC 30。如果通過改變DAC的輸出而改變輸入電壓VI的輸入值22，則可改變輸出電壓V0的斜坡速率，并因此輸出電壓V0將具有逐段的線性內(nèi)插特性。分析已表明，使用具有這種逐段線性內(nèi)插形狀的控制信號(hào)VC提供了頻率信號(hào)R)，當(dāng)與直接使用由DAC輸出的階梯型波形作為控制信號(hào)VC相比時(shí)，該頻率信號(hào)具有更少寄生頻率分量。
[0016]要理解，存在許多其它方式來改變積分器20的斜坡速率或積分速率。例如，在改變或部改變輸入電壓VI的輸入值22的情況下，可獨(dú)立地或協(xié)同地改變電阻器R1的電阻值24、電容器C1的電容值26、或偏置電壓VB的偏置值28。通過改變輸入電壓VI的輸入值22來改變積分器20的斜坡速率的選擇是基于便利性所選擇的。偏置電壓VB可以是連接至諸如各電子器件的供電電壓的基準(zhǔn)電壓的分壓器網(wǎng)絡(luò)，以使偏置值28固定，或連接至第二DAC以使偏置值28可調(diào)。
[0017]繼續(xù)參見圖1，系統(tǒng)10可包括被配置成控制DAC 30的控制器32，并且將在下文中進(jìn)一步描述系統(tǒng)10的其它方面?？刂破?2可包括諸如微處理器的處理器(未示出)或其它控制電路，例如模擬和/或數(shù)字控制電路，包括本領(lǐng)域內(nèi)技術(shù)人員熟知的用于處理數(shù)據(jù)的專用集成電路(ASIC)?？刂破?2可包括存儲(chǔ)器，包括非易失性存儲(chǔ)器，例如電可擦除可編程只讀存儲(chǔ)器(EEPR0M)，用以存儲(chǔ)一個(gè)或多個(gè)例程、閾值和捕捉的數(shù)據(jù)。一個(gè)或多個(gè)例程可由處理器執(zhí)行以實(shí)現(xiàn)用于控制由控制器32輸出的信號(hào)用以線性化VC0 16的輸出的步驟，如本文所述那樣。
[0018]VCO 16的非線性特征可被預(yù)編程到控制器32中并用來控制由DAC輸出的輸入電壓VI的輸入值22，從而生成線性化頻率信號(hào)H)。如本文中使用的，線性化意味著由頻率速率FR指示的斜率基本恒定，其中“基本”意味著系統(tǒng)10的線性性能滿足不管系統(tǒng)被應(yīng)用于什么的線性要求，例如系統(tǒng)被應(yīng)用于雷達(dá)傳感器，這可要求小于0.5%的線性性能特性。
[0019]替代地，控制器32可被配置成檢測(cè)或接收頻率信號(hào)H)并通過直接測(cè)量來確定VCO16的非線性特性。如果VCO 16的非線性特性例如隨時(shí)間或隨溫度改變，則這種配置可能是有利的。如果非線性特性的確隨時(shí)間或溫度改變，則控制器可“學(xué)習(xí)”這些特性并由此進(jìn)一步細(xì)化DAC 30的控制以更好地線性化頻率信號(hào)H)。如果該應(yīng)用不需要相對(duì)于時(shí)間的高度線性化頻率掃描性能特性，或者在頻率信號(hào)H)的頻譜內(nèi)具有一定量的寄生頻率分量的頻率信號(hào)H)是可接受的，則積分器的添加可以是不必要的。
[0020]系統(tǒng)10還可包括增益和偏置級(jí)34，以進(jìn)一步基于輸出電壓VO來調(diào)節(jié)控制信號(hào)VC的值。系統(tǒng)還可包括濾波器36以進(jìn)一步平滑被提供給VCO 16的信號(hào)。應(yīng)當(dāng)理解，濾波器36 一般被表征為低通濾波器，并且這樣的濾波器不需要像如果DAC 30的輸出在沒有積分器20的平滑效果的情況下被直接施加至VCO 16時(shí)的濾波器那樣必需具有侵略性。換言之，在沒有積分器20的情況下，濾波器36的特性將可包括比那些足以使濾波器36平滑來自積分器20的逐段線性內(nèi)插信號(hào)更高的截止頻率和/或更高階。
[0021]系統(tǒng)還可包括分頻器38，配置成將由VCO 16輸出的頻率信號(hào)H)分頻為分頻頻率FD，該分頻頻率FD由控制器32采樣以確定頻率值14?？刂破?2因此可確定VCO的電壓-頻率特性曲線，從而確定由積分器20創(chuàng)建的期望的控制信號(hào)。
[0022]現(xiàn)在參看圖2，對(duì)于雷達(dá)傳感器，時(shí)間周期TC、靜默時(shí)間TS、和持續(xù)時(shí)間TD的合適值分別為46us、4us、和300us。頻率值14的合適值包括77GHz的最大頻率FMAX、以及76GHz的最小頻率值。這些值僅僅是示例值，因?yàn)榱私獾狡渌狄策m用于雷達(dá)傳感器或需要具有線性頻率掃描的信號(hào)的其它電系統(tǒng)。
[0023]圖3不出圖1所不系統(tǒng)10的一種替代，在下文中稱其為系統(tǒng)110。在該不例中，用采樣和保持電路來取代低速DAC和增益塊K，該采樣和保持電路由開關(guān)SW3和電容器C2形成的。已了解到，該偏置電壓VB也可由類似的采樣和保持電路所取代。替代地，圖1和圖3所示的積分器20可用采樣和保持型電路所取代，該采樣和保持型電路將電壓施加至電容器，并隨后可變電流源將從電容器汲取電流以生成輸出電壓V0。
[0024]因此，提供了系統(tǒng)10和用于從可被表征為非線性的壓控振蕩器(VCO)中生成線性可變頻率的系統(tǒng)。選擇DAC 30的分辨率，從而與積分器配合，向VC016提供控制信號(hào)VC，從而使得，比如果在沒有積分器210的平滑效果的情況下使用DAC 30的情況，頻率信號(hào)H)更線性地隨時(shí)間來改變頻率值14。替代地，通過向系統(tǒng)10增加積分器20，可放松DAC的性能/分辨率需求并由此降低生成諸如圖2所示的啁啾信號(hào)之類的信號(hào)的成本。
[0025]盡管已針對(duì)其優(yōu)選實(shí)施例對(duì)本發(fā)明進(jìn)行了描述，然而本發(fā)明不旨在如此限制，而是僅受后面權(quán)利要求書中給出的范圍限制。
【權(quán)利要求】
1.一種用于生成可變頻率的系統(tǒng)(10)，所述系統(tǒng)(10)包括: 壓控振蕩器(VCO(16))，配置成輸出具有依賴于控制信號(hào)的電壓值(18)的頻率值(14)的頻率信號(hào)；以及 積分器(20)，配置成改變被提供給所述VCO(16)的控制信號(hào)，其中改變所述積分器(20)的斜坡速率以使所述頻率值(14)在時(shí)間周期內(nèi)以基本恒定頻率速率而變化。
2.如權(quán)利要求1所述的系統(tǒng)(10)，其特征在于，所述積分器(20)的斜坡速率基于所述積分器(20)的輸入信號(hào)的輸入值(22)。
3.如權(quán)利要求2所述的系統(tǒng)(10)，其特征在于，所述輸入值(22)是由數(shù)-模轉(zhuǎn)換器(DAC (30))確定的。
【文檔編號(hào)】H03L7/099GK104467829SQ201410353067
【公開日】2015年3月25日 申請(qǐng)日期:2014年7月23日 優(yōu)先權(quán)日:2013年9月12日
【發(fā)明者】J·F·瑟西, R·K·羅西特 申請(qǐng)人:德爾福技術(shù)有限公司