一種壓控振蕩器電路的制作方法
【專利摘要】本發(fā)明提供了一種壓控振蕩器電路，屬于集成電路領(lǐng)域。該壓控振蕩器電路包括由MOS管N1、N2、N3、P1以及電阻R1構(gòu)成的壓控電流產(chǎn)生電路和由差分反相模塊DNV1、DNV2、DNV3、DNV4以及比較器CMP構(gòu)成的電流控制振蕩器模塊。本發(fā)明在壓控電壓為零時(shí)，振蕩器也能有一固定的振蕩頻率。這就大大減小了振蕩器的頻率隨壓控電壓的變化范圍，也就是減小了壓控振蕩器的調(diào)諧曲線增益，大大降低了壓控振蕩器的輸出噪聲和抖動(dòng)。而且，本發(fā)明采用了四級(jí)延遲單元電路，在每一級(jí)的輸出上都有二極管連接的NMOS管進(jìn)行輸出電壓限制，這樣就大大降低了每級(jí)電路的增益要求和輸出電壓范圍，從而降低了輸出噪聲。
【專利說明】一種壓控振蕩器電路

【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明屬于集成電路領(lǐng)域，特別涉及一種壓控振蕩器電路。

【背景技術(shù)】
[0002]隨著通信技術(shù)的飛速發(fā)展，壓控振蕩器已成為集成電路領(lǐng)域的研究熱點(diǎn)之一，它能夠?yàn)轭l率綜合器提供頻率綜合信號(hào)，還可以為混頻器產(chǎn)生本地振蕩信號(hào)。
圖1為現(xiàn)有壓控振蕩器的電路圖。電路中，NMOS管NI柵極接輸入電壓VCTRL，源極通過電阻Rl接到地，漏極接節(jié)點(diǎn)I_IC0 ；PM0S管Pl的柵極和漏極都接到節(jié)點(diǎn)I_IC0，PMOS管Pl的源極接電源VDD ;電流控制反相模塊INV1、INV2、INV3的偏置電流端ib都接到節(jié)點(diǎn)1_ICO,電流控制反相模塊INVl的輸入in接壓控振蕩器的輸出端V0，輸出out接電流控制反相模塊INV2的輸入；電流控制反相模塊INV2的輸出out接電流控制反相模塊INV3的輸入in ;電流控制反相模塊INV3的輸出out接壓控振蕩器的輸出端V0。這種傳統(tǒng)的壓控振蕩器，當(dāng)壓控電壓上升時(shí)，流過三個(gè)反相器的電路增大，從而使得壓控振蕩器的輸出頻率上升。
這種現(xiàn)有的壓控振蕩器，在壓控電壓為O導(dǎo)致流過PMOS管Pl的偏置電流為O時(shí)，振蕩頻率也為O。這就使得振蕩器的頻率隨壓控電壓的變化范圍比較大，導(dǎo)致了壓控振蕩器比較大的調(diào)諧曲線增益Kvco。而一般情況下，在壓控電壓上會(huì)有一定大小的紋波，所以大的調(diào)諧曲線增益Kvco會(huì)導(dǎo)致壓控振蕩器的輸出噪聲和抖動(dòng)比較大，對(duì)其性能有不利的影響。而且，由于現(xiàn)有壓控振蕩器由三級(jí)電流控制反相模塊構(gòu)成，每一級(jí)的輸出電壓范圍為全擺幅的整個(gè)電源電壓范圍，這導(dǎo)致了壓控振蕩器的輸出噪聲比較大。


【發(fā)明內(nèi)容】

[0003]有鑒于此，本發(fā)明提供了一種壓控振蕩器電路，以減小壓控振蕩器的調(diào)諧曲線增益Kvco以及降低壓控振蕩器的輸出噪聲。
一種壓控振蕩器電路，包括由MOS管N1、N2、N3、Pl以及電阻Rl構(gòu)成的壓控電流產(chǎn)生電路和由差分反相模塊DNVl、DNV2、DNV3、DNV4以及比較器CMP構(gòu)成的電流控制振蕩器模塊；
其中，NMOS管NI柵極接輸入電壓VCTRL，源極通過電阻Rl接到地，漏極接節(jié)點(diǎn)I_IC0 ；PMOS管Pl的柵極和漏極都接到節(jié)點(diǎn)I_IC0，PMOS管Pl的源極接電源VDD ；NM0S管N2的柵極接輸入電流端IBIAS，源極接地，漏極接節(jié)點(diǎn)I_IC0 ;NM0S管N3的柵極和漏極都接到輸入電流端IBIAS，源極接地；差分反相模塊DNVl的正輸入端inp接差分反相模塊DNV4的正輸出端νορ，并接到比較器CMP的正輸入端ip，差分反相模塊DNVl的負(fù)輸入端inn接到差分反相模塊DNV4的負(fù)輸出端von，并接到比較器CMP的負(fù)輸入端in，差分反相模塊DNV1、DNV2、DNV3、DNV4的偏置電流端ib都接到節(jié)點(diǎn)I_IC0 ;差分反相模塊DNVl的負(fù)輸出端von接差分反相模塊DNV2的正輸入端inp，差分反相模塊DNVl的正輸出端νορ接差分反相模塊DNV2的負(fù)輸入端inn ;差分反相模塊DNV2的負(fù)輸出端von接差分反相模塊DNV3的正輸入端inp，差分反相模塊DNV2的正輸出端νορ接差分反相模塊DNV3的負(fù)輸入端inn ;差分反相模塊DNV3的負(fù)輸出端von接差分反相模塊DNV4的正輸入端inp，差分反相模塊DNV3的正輸出端νορ接差分反相模塊DNV4的負(fù)輸入端inn ；比較器CMP的輸出端out接輸出V0。進(jìn)一步的，所述輸入電流端IBIAS輸入的是一個(gè)不隨電源電壓和溫度變化的電流。
進(jìn)一步的，所述差分反相模塊DNVl?DNV4為雙端輸出的差分放大電路。其中，PMOS管Pll的柵極接輸入電流偏置端ib，源極接電源電壓VDD，漏極接節(jié)點(diǎn)A ；PM0S管P12的柵極接輸入電流偏置端ib，源極接電源電壓VDD，漏極接節(jié)點(diǎn)B ；PM0S管P13的柵極接差分反相模塊的正輸入端inp，源極接節(jié)點(diǎn)B，漏極接差分反相模塊的負(fù)輸出端von ；PM0S管P14的柵極接差分反相模塊的負(fù)輸入端inn，源極接節(jié)點(diǎn)B，漏極接正輸出端vop ;NM0S管Nll的柵極和漏極都接節(jié)點(diǎn)A，源極接地；NM0S管N12的柵極接節(jié)點(diǎn)A，漏極接差分反相模塊的負(fù)輸出端von，源極接地；NM0S管N13的柵極和漏極都接差分反相模塊的負(fù)輸出端von，源極接地；NM0S管N14的柵極接差分反相模塊的負(fù)輸出端von，源極和漏極都接地；NM0S管N15的柵極接差分反相模塊的正輸出端νορ，源極和漏極都接地；NM0S管N16的柵極和漏極都接差分反相模塊的正輸出端νορ，源極接地；NM0S管N17的柵極接節(jié)點(diǎn)A，漏極接差分反相模塊的正輸出端νορ,源極接地。
進(jìn)一步的，所述比較器CMP為雙端輸入單端輸出的差分比較器。其中，NMOS管Nlll的柵極接比較器CMP的正輸入端ip，漏極接節(jié)點(diǎn)E，源極接地；NM0S管NI 12的柵極接比較器CMP的負(fù)輸入端in，漏極接比較器CMP的輸出out，源極接地；PM0S管Plll的柵極和漏極都接節(jié)點(diǎn)E，源極接電源VDD ；PM0S管Pl 12的柵極接節(jié)點(diǎn)E，漏極接比較器CMP的輸出out，源極接電源VDD。
本發(fā)明提供的壓控振蕩器與傳統(tǒng)的壓控振蕩器相比，在壓控電壓為零時(shí)也能有一路固定的偏置電流流過PMOS管P1，使得壓控振蕩器這時(shí)也能有一固定的振蕩頻率。這就大大減小了振蕩器的頻率隨壓控電壓的變化范圍，也就是減小了壓控振蕩器的調(diào)諧曲線增益Kvco，大大降低了壓控振蕩器的輸出噪聲和抖動(dòng)，提高了性能。而且，本發(fā)明采用了四級(jí)延遲單元電路，在每一級(jí)的輸出上都有二極管連接的NMOS進(jìn)行輸出電壓限制，這樣就大大降低了每級(jí)電路的增益要求和輸出電壓范圍，從而降低了輸出噪聲。

【專利附圖】

【附圖說明】
[0004]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
圖1為現(xiàn)有的壓控振蕩器的電路圖。
圖2為本發(fā)明提供的壓控振蕩器的電路圖。
圖3為本發(fā)明中的差分反相模塊DNVl?DNV4的電路圖。
圖4為本發(fā)明中的比較器CMP的電路圖。

【具體實(shí)施方式】
[0005]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
一種壓控振蕩器電路，如圖2所示，包括由MOS管N1、N2、N3、P1以及電阻Rl構(gòu)成的壓控電流產(chǎn)生電路和由差分反相模塊DNV1、DNV2、DNV3、DNV4以及比較器CMP構(gòu)成的電流控制振蕩器模塊；其中，NMOS管NI柵極接輸入電壓VCTRL，源極通過電阻Rl接到地，漏極接節(jié)點(diǎn)I_IC0 ；PM0S管Pl的柵極和漏極都接到節(jié)點(diǎn)I_IC0，PMOS管Pl的源極接電源VDD ；NM0S管N2的柵極接輸入電流端IBIAS，源極接地，漏極接節(jié)點(diǎn)I_IC0 ;NM0S管N3的柵極和漏極都接到輸入電流端IBIAS，源極接地；差分反相模塊DNVl的正輸入端inp接差分反相模塊DNV4的正輸出端νορ，并接到比較器CMP的正輸入端ip，差分反相模塊DNVl的負(fù)輸入端inn接到差分反相模塊DNV4的負(fù)輸出端von，并接到比較器CMP的負(fù)輸入端in，差分反相模塊DNVl、DNV2、DNV3、DNV4的偏置電流端ib都接到節(jié)點(diǎn)I_IC0 ;差分反相模塊DNVl的負(fù)輸出端von接差分反相模塊DNV2的正輸入端inp，差分反相模塊DNVl的正輸出端νορ接差分反相模塊DNV2的負(fù)輸入端inn ;差分反相模塊DNV2的負(fù)輸出端von接差分反相模塊DNV3的正輸入端inp，差分反相模塊DNV2的正輸出端νορ接差分反相模塊DNV3的負(fù)輸入端inn ;差分反相模塊DNV3的負(fù)輸出端von接差分反相模塊DNV4的正輸入端inp，差分反相模塊DNV3的正輸出端νορ接差分反相模塊DNV4的負(fù)輸入端inn ；比較器CMP的輸出端out接輸出V0。
作為本發(fā)明的實(shí)施例，所述輸入電流端IBIAS輸入的是一個(gè)不隨電源電壓和溫度變化的電流。當(dāng)壓控電壓為零，由壓控電壓產(chǎn)生的偏置電流為零時(shí)，輸入電流端IBIAS就為差分反相模塊DNVl?DNV4提供偏置電流。
作為本發(fā)明的實(shí)施例，如圖3所示，所述差分反相模塊DNVl?DNV4均為雙端輸出的差分放大電路，它的主要作用是對(duì)兩個(gè)差分輸入信號(hào)進(jìn)行放大輸出；其中，PMOS管Pll的柵極接輸入電流偏置端ib，源極接電源電壓VDD，漏極接節(jié)點(diǎn)A ；PM0S管P12的柵極接輸入電流偏置端ib，源極接電源電壓VDD，漏極接節(jié)點(diǎn)B ；PM0S管P13的柵極接差分反相模塊的正輸入端inp，源極接節(jié)點(diǎn)B，漏極接差分反相模塊的負(fù)輸出端von ；PM0S管P14的柵極接差分反相模塊的負(fù)輸入端inn，源極接節(jié)點(diǎn)B，漏極接正輸出端vop ;NM0S管Nll的柵極和漏極都接節(jié)點(diǎn)A，源極接地；NM0S管N12的柵極接節(jié)點(diǎn)A，漏極接差分反相模塊的負(fù)輸出端von，源極接地；NM0S管N13的柵極和漏極都接差分反相模塊的負(fù)輸出端von，源極接地；NM0S管N14的柵極接差分反相模塊的負(fù)輸出端von，源極和漏極都接地；NM0S管N15的柵極接差分反相模塊的正輸出端νορ，源極和漏極都接地；NM0S管N16的柵極和漏極都接差分反相模塊的正輸出端νορ，源極接地；NM0S管N17的柵極接節(jié)點(diǎn)A，漏極接差分反相模塊的正輸出端νορ，源極接地。在本實(shí)施例的差分反相模塊中，PMOS管Pll和Ρ12為差分反相模塊提供電流源；NMOS管Ν14和Ν15為MOS電容，起到穩(wěn)定輸出電壓的作用；與常規(guī)的誤差放大器相比，該差分反相模塊最大的差別在于引入了 NMOS管Ν13和Ν16，這兩個(gè)二極管連接的mos管起到了限制輸出電壓的作用，對(duì)降低輸出噪聲大大有利。
作為本發(fā)明的實(shí)施例，如圖4所示，所述比較器CMP為雙端輸入單端輸出的差分比較器；其中，NMOS管Nlll的柵極接比較器CMP的正輸入端ip，漏極接節(jié)點(diǎn)E，源極接地；NM0S管NI 12的柵極接比較器CMP的負(fù)輸入端in，漏極接比較器CMP的輸出out，源極接地；PM0S管Plll的柵極和漏極都接節(jié)點(diǎn)E，源極接電源VDD ;PM0S管P112的柵極接節(jié)點(diǎn)E，漏極接比較器CMP的輸出out，源極接電源VDD。這種比較器與傳統(tǒng)的比較器相比，不需要偏置電流的輸入，電路結(jié)構(gòu)更加簡(jiǎn)單，有利于縮小芯片的面積。
本發(fā)明提供的壓控振蕩器電路，與傳統(tǒng)的壓控振蕩器相比，在壓控電壓為零的時(shí)候也能有一路固定的偏置電流流過PMOS管P1，使得壓控振蕩器這時(shí)也能有一固定的振蕩頻率。隨著壓控電壓的上升，流入差分反相模塊DNVl?DNV4的偏置電流就越大，從而振蕩器的振蕩頻率就越高。由于壓控電壓為零時(shí)，也能有一固定振蕩頻率，這就大大減小了振蕩器的頻率隨壓控電壓的變化范圍，也就是減小了壓控振蕩器的調(diào)諧曲線增益Kvco，大大降低了壓控振蕩器的輸出噪聲和抖動(dòng)，提高了性能。而且，本發(fā)明采用了四級(jí)延遲單元電路，在每一級(jí)的輸出上都有二極管連接的NMOS進(jìn)行輸出電壓限制，這樣就大大降低了每級(jí)電路的增益要求和輸出電壓范圍，從而降低了輸出噪聲。
本說明書中各個(gè)實(shí)施例采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似部分互相參見即可。
對(duì)所公開的實(shí)施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。
【權(quán)利要求】
1.一種壓控振蕩器電路，其特征在于，包括由MOS管N1、N2、N3、P1以及電阻Rl構(gòu)成的壓控電流產(chǎn)生電路和由差分反相模塊DNV1、DNV2、DNV3、DNV4以及比較器CMP構(gòu)成的電流控制振蕩器模塊； 其中，NMOS管NI柵極接輸入電壓VCTRL，源極通過電阻Rl接到地，漏極接節(jié)點(diǎn)I_IC0 ；PMOS管Pl的柵極和漏極都接到節(jié)點(diǎn)I_IC0，PMOS管Pl的源極接電源VDD ；NM0S管N2的柵極接輸入電流端IBIAS，源極接地，漏極接節(jié)點(diǎn)I_IC0 ;NM0S管N3的柵極和漏極都接到輸入電流端IBIAS，源極接地；差分反相模塊DNVl的正輸入端inp接差分反相模塊DNV4的正輸出端νορ，并接到比較器CMP的正輸入端ip，差分反相模塊DNVl的負(fù)輸入端inn接到差分反相模塊DNV4的負(fù)輸出端von，并接到比較器CMP的負(fù)輸入端in，差分反相模塊DNV1、DNV2、DNV3、DNV4的偏置電流端ib都接到節(jié)點(diǎn)I_IC0 ;差分反相模塊DNVl的負(fù)輸出端von接差分反相模塊DNV2的正輸入端inp，差分反相模塊DNVl的正輸出端νορ接差分反相模塊DNV2的負(fù)輸入端inn ;差分反相模塊DNV2的負(fù)輸出端von接差分反相模塊DNV3的正輸入端inp，差分反相模塊DNV2的正輸出端νορ接差分反相模塊DNV3的負(fù)輸入端inn ;差分反相模塊DNV3的負(fù)輸出端von接差分反相模塊DNV4的正輸入端inp，差分反相模塊DNV3的正輸出端νορ接差分反相模塊DNV4的負(fù)輸入端inn ；比較器CMP的輸出端out接輸出V0。
2.如權(quán)利要求1所述的壓控振蕩器電路，其特征在于，所述輸入電流端IBIAS輸入的是一個(gè)不隨電源電壓和溫度變化的電流。
3.如權(quán)利要求1所述的壓控振蕩器電路，其特征在于，所述差分反相模塊DNVfDNV4均為雙端輸出的差分放大電路；其中，PMOS管Pll的柵極接輸入電流偏置端ib，源極接電源電壓VDD，漏極接節(jié)點(diǎn)A ；PM0S管P12的柵極接輸入電流偏置端ib，源極接電源電壓VDDjf極接節(jié)點(diǎn)B ；PM0S管P13的柵極接差分反相模塊的正輸入端inp，源極接節(jié)點(diǎn)B，漏極接差分反相模塊的負(fù)輸出端von ;PM0S管P14的柵極接差分反相模塊的負(fù)輸入端inn，源極接節(jié)點(diǎn)B，漏極接正輸出端vop ；NM0S管Nll的柵極和漏極都接節(jié)點(diǎn)A，源極接地；NM0S管N12的柵極接節(jié)點(diǎn)A，漏極接差分反相模塊的負(fù)輸出端von，源極接地；NM0S管N13的柵極和漏極都接差分反相模塊的負(fù)輸出端von，源極接地；NMOS管N14的柵極接差分反相模塊的負(fù)輸出端von,源極和漏極都接地；NM0S管N15的柵極接差分反相模塊的正輸出端νορ，源極和漏極都接地；NM0S管N16的柵極和漏極都接差分反相模塊的正輸出端νορ，源極接地；NM0S管N17的柵極接節(jié)點(diǎn)A，漏極接差分反相模塊的正輸出端νορ，源極接地。
4.如權(quán)利要求1所述的壓控振蕩器電路，其特征在于，所述比較器CMP為雙端輸入單端輸出的差分比較器；其中，NMOS管Nlll的柵極接比較器CMP的正輸入端ip，漏極接節(jié)點(diǎn)E，源極接地；匪05管附12的柵極接比較器CMP的負(fù)輸入端in，漏極接比較器CMP的輸出out，源極接地；PM0S管Plll的柵極和漏極都接節(jié)點(diǎn)E，源極接電源VDD ；PM0S管Pl 12的柵極接節(jié)點(diǎn)E，漏極接比較器CMP的輸出out，源極接電源VDD。
【文檔編號(hào)】H03B5/32GK104184416SQ201410421037
【公開日】2014年12月3日 申請(qǐng)日期:2014年8月25日 優(yōu)先權(quán)日:2014年8月25日
【發(fā)明者】林劍輝 申請(qǐng)人:長(zhǎng)沙瑞達(dá)星微電子有限公司